KR100277971B1

KR100277971B1 - 전계방출표시장치및그구동방법

Info

Publication number: KR100277971B1
Application number: KR1019980006755A
Authority: KR
Inventors: 최정필
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1998-03-02
Filing date: 1998-03-02
Publication date: 2001-02-01
Also published as: KR19990073676A

Abstract

전계 방출 표시 장치 및 그 구동 방법에 관한 것으로서, 특히 게이트 전극의 양쪽에 캐소드 전극을 분할하여 형성하거나 또는, 2개 이상의 게이트 전극과 2개 이상의 캐소드 전극을 각각 교대로 형성하거나 또는, 2개 이상의 분할된 게이트 전극을 대각선 구조로, 2개 이상의 분할된 캐소드 전극도 대각선 구조로 형성하고, 상기 동일 전극끼리는 같은 전위를 유지하기 위해 연결하며, 각각의 전극상에 전자 방출을 위한 박막을 형성하여 FEA를 구성하거나, 아니면 캐소드 전극과 게이트 전극에 공급되는 전압을 상호 스위칭함에 의해 상기 양 전극에 교류 구동 전압을 인가하여 상기 양 전극에서 스캐터링이 발생하도록 함으로써, 전계 방출 표시 장치의 발광 휘도를 높이고 균등성을 향상시킬 수 있다.

Description

전계 방출 표시 장치 및 그 구동 방법{FIELD EMISSION DISPLAY DEVICE AND THE DRIVING METHOD}

본 발명은 전계 방출 표시 장치(Field Emission Display ; FED)의 에미터 구조에 관한 것으로서, 특히 캐소드와 게이트 간에 박막을 여러개 설치하여 평면형 전계 방출 표시 장치의 휘도 성능을 개선할 수 있도록 하는 전계 방출 표시 장치 및 그 구동 방법에 관한 것이다.

통상, FED는 캐소드(Cathode ; 음극판)와 애노드(Anode ; 양극판)로 구성되어 있다. 상기 캐소드는 전자를 방출하는 마이크로 팁(Field Emitter Array ; FEA)으로 구성되고, 애노드는 형광체가 도포되어 사람이 볼 수 있는 영상을 나타내는 부분이다. 기본적으로 캐소드에서 방출된 전자가 애노드의 형광체에 부딪혀 영상을 나타내도록 설계되어있다. 또한, 작동방식이 기존 브라운관과 유사하면서도 평판으로 되어 있어 차세대 평판 브라운관으로 불린다.

그리고, FED의 제작공정을 보면 우선 유리기판 위에 전자를 방출하는 마이크로 팁 구조를 반도체 공정으로 제작하고 애노드에 형광체를 도포한 후 스페이서(Spacer)라는 분리층을 만들어 고진공 패키징을 한다. 그리고 FEA 캐소드의 게이트(Gate) 전극과 캐소드 전극에 적절한 양의 전압을 가하면 마이크로 팁에 강한 전기장이 형성되어 양자 역학적 터널효과에 의해 전자가 방출된다. 방출된 전자가 수백볼트의 전압이 가해진 애노드에 끌려 형광체를 때리면 이때 형광체 상에 발광이 된다.

이러한 전계 방출 표시 장치의 에미터(Emitter) 구조에는 SCE(Surface Conductive Emitter) 방식, DLC(Diamond Like Carbon) 방식, MIM(Metal In Metal) 방식, Spindt등 여러 가지가 있다.

이중 SCE 방식의 기본 구조는 도 1에 도시된 바와 같이, 평면 전자원을 사용해 에미터 제조 공정을 단순화한 것으로서, 특히 방출(Emission) 방향에 따라 수평 구조로 분류된다. 즉, 캐소드와 게이트 전극에 전압을 인가하면 터널링(Tunneling) 효과에 의해 캐소드에서 수평 방향으로 전자가 방출되는 원리를 이용한 것이다.

도 2는 도 1의 기본 구조를 이용한 SCE 방식의 발광 원리를 나타내고 있다. 즉, 터널링 효과에 의해 캐소드에서 방출된 전자는 게이트 전극에 충돌하는데 이때 게이트 전극에서 충돌로 인해 스캐터링(Scattering)되는 전자가 애노드 전압에 의해 당겨져서 형광체에 충돌하여 발광을 하게 된다.

도 3은 공지되어 있는 SCE 방식의 상세 구조로서, 전압은 캐소드와 게이트 전극에 인가되지만 실제 전계에 의한 터널링 효과는 각 전극 위에 형성된 박막에서 나타난다.

그러나, 이러한 평면 전자 방출 구조인 SCE 방식은 TIP 형태의 방식에 비해 다음과 같은 구조적인 단점을 가지고 있다.

첫째, 방출 효율이 낮다. 즉, 박막과 박막의 사이는 수십 nm 이하이며, 캐소드에서 방출된 전자는 대부분 게이트 전극에 흡수되고 실제 스캐터링되는 전자는 방출된 전자의 1% 정도에 불과하다. 또한, 애노드 전극에서 스캐터링 된 전자를 당기는데 필요한 전력이 전체 소비전력의 80% 정도를 차지하고 있다.

둘째, 균등성(Uniformity)이 좋지 않다. 도 3의 구조는 형광체 한 픽셀에 해당하는 에미터이다. 즉, 길게 마주보는 박막 사이에서 방출되는 전자가 사각형의 형광체 한 픽셀을 발광시키기 때문에 형광체 전면에 걸쳐 고른 발광을 기대하기는 어렵다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 픽셀당 형성되는 캐소드와 게이트 전극을 분할하고 분할된 각각의 전극상에 박막을 형성하여 한 픽셀당 방출을 일으키는 박막 사이의 틈을 보다 많고 넓게 형성시키는 전계 방출 표시 장치를 제공함에 있다.

본 발명의 목적은 캐소드 전극과 게이트 전극에 공급되는 전압을 상호 스위칭함으로써, 교류 구동 전압을 인가하는 전계 방출 표시 장치의 구동 방법을 제공함에 있다.

도 1은 일반적인 전계 방출 표시 장치의 에미터 구조중 SCE 방식의 기본 구조를 나타낸 도면

도 2는 도 1의 SCE 방식의 발광 원리를 나타낸 도면

도 3은 도 1의 SCE 방식의 전계 방출 표시 장치의 상세 도면

도 4는 본 발명의 실시예에 따른 전계 방출 표시 장치의 기본 구조도

도 5는 본 발명의 다른 실시예에 따른 전계 방출 표시 장치의 구조도

도 6은 본 발명의 또다른 실시예에 따른 전계 방출 표시 장치의 구조도

도 7은 도 6의 전자 방출 과정을 나타낸 도면

도 8은 본 발명의 또다른 실시예에 따른 전계 방출 표시 장치의 구조도

도 9는 본 발명의 또다른 실시예에 따른 전계 방출 표시 장치의 구조도

도면의 주요부분에 대한 부호의 설명

91,93 : 캐소드 전극 92 : 게이트 전극

상기와 같은 목적을 달성하기 위한 본 발명에 따른 전계 방출 표시 장치의 특징은, 게이트 전극의 양쪽에 캐소드 전극을 분할하여 형성하고, 상기 양쪽의 캐소드 전극은 같은 전위를 유지하기 위해 연결하며, 각각의 전극상에 전자 방출을 위한 박막을 형성하여 FEA를 구성하는데 있다.

본 발명에 따른 전계 방출 표시 장치의 다른 특징은, 2개 이상의 게이트 전극과 2개 이상의 캐소드 전극을 각각 교대로 형성하고, 상기 동일 전극끼리는 같은 전위를 유지하기 위해 연결하며, 각각의 전극상에 전자 방출을 위한 박막을 형성하여 FEA를 구성하는데 있다.

본 발명에 따른 전계 방출 표시 장치의 또 다른 특징은, 2개 이상의 분할된 게이트 전극을 대각선 구조로 형성하고 2개 이상의 분할된 캐소드 전극을 대각선 구조로 형성하며, 상기 동일 전극끼리는 같은 전위를 유지하기 위해 연결하며, 각각의 전극상에 전자 방출을 위한 박막을 형성하여 FEA를 구성하는데 있다.

본 발명에 따른 전계 방출 표시 장치의 또 다른 특징은, 게이트 전극이 캐소드 전극에 의해 둘러싸이도록 게이트 전극의 안팎으로 캐소드 전극을 형성하고, 상기 동일 전극끼리는 같은 전위를 유지하기 위해 연결하며, 각각의 전극상에 전자 방출을 위한 박막을 형성하여 FEA를 구성하는데 있다.

본 발명에 따른 전계 방출 표시 장치의 구동 방법의 특징은, 캐소드 전극과 게이트 전극에 공급되는 전압을 상호 스위칭함에 의해 상기 양 전극에 교류 구동 전압을 인가하여 상기 양 전극에서 스캐터링이 발생하도록 하는데 있다.

이러한 에미터 어레이 구조 및 구동 방법에 의해 전계 방출 표시 장치의 발광 휘도를 향상시키고 더불어 균등성을 향상시킬 수 있다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도 4는 본 발명에 따른 전계 방출 표시 장치의 기본 구조를 나타낸 것으로서, 가운데 게이트 전극의 양쪽에 캐소드 전극을 형성하였다. 양쪽의 캐소드 전극은 같은 전위를 유지하기 위해 연결되어 있으며 각각의 전극상에 전자 방출을 위한 박막이 형성되어 있다. 이 구조는 기존의 전자가 방출되는 박막 사이의 틈을 두배로 제공하고 있으며 가운데 게이트 전극은 양쪽의 캐소드 전극에서 발생하는 전자에 의해 양방향에서 스캐터링되는 효과를 얻게된다.

본 발명의 기본 구조에서는 전자 방출량을 두배로 증가시킴과 동시에 애노드 전극에 의해 형광체에 충돌하는 전자가 두 개의 틈에서 발생을 하므로 두 가지 방향의 충돌 각도를 가지게 되어 보다 좋은 균등성(Uniformity) 효과를 얻을 수 있다.

도 5는 상기 도 4의 전계 방출 표시 장치의 응용 구조로서, 기본 구조에서는 캐소드 전극을 게이트 전극의 양쪽에 형성한 것과 같이 응용 구조에서는 캐소드 전극과 게이트 전극을 번갈아 형성시키고, 캐소드 전극끼리 그리고, 게이트 전극끼리는 같은 전위를 유지하기 위해 연결되어 있으며 각각의 전극에 전자 방출을 위한 박막을 형성시킨다.

이 구조는 기존의 전자가 방출되는 박막 사이의 틈을 세배로 제공하고 있으므로 기존 구조에서 보다 3배의 전자 방출 효과를 얻을 수 있다.

이와 같은 응용 방법으로 픽셀당 전극을 분할하여 형성할 경우 분할 전극 수에 비례하는 전자 방출 효과를 얻을 수 있다.

도 6과 도 7은 교류 구동을 응용한 방법으로서, 캐소드 전극과 게이트 전극에 공급되는 전압을 상호 스위칭하면 구조 변형없이 전자의 방출 방향을 바꿀 수 있다. 즉, 도 6에서 (a), (b) 전극에는 교류 구동 전압이 인가되어 캐소드와 애노드 전극의 역할을 나누어 하게된다. 이 경우 도 7과 같이 양방향으로 전자를 방출시킬수 있기 때문에 두 전극에서 스캐터링이 발생하여 형광체 방향으로의 전자 충돌각이 두 가지가 된다. 따라서, 여러 각도로 형광체에 충돌하는 전자를 얻을 수 있으므로 균등성이 더욱 향상된다.

도 8은 또 다른 응용예로서, 기존 구조를 4등분 한 모양이다. 즉, 두 개의 게이트 전극과 두 개의 캐소드 전극을 각각 대각선 구조로 형성하고, 대각으로 형성된 동일 전극끼리는 같은 전위가 형성되도록 연결한다. 따라서, 각 캐소드 전극마다 두 개의 게이트 전극 방향으로 전자가 방출되고 스캐터링이 발생하는 위치와 그에 따른 전자의 방출 방향이 상하좌우 네 방향이므로 보다 전면적으로 애노드의 형광체를 발광시킬 수 있다.

도 9은 또 다른 응용예로서, 박막은 설명의 편의를 위해 생략하였다. 이때, 가운데 캐소드 전극(91)과 외곽의 캐소드 전극(93)은 같은 전위가 공급되는 동일한 전극이고 게이트 전극(92)은 안팎으로 캐소드 전극(91,93)에 둘러싸인 구조이다. 따라서, 상술된 도 8의 경우와 같이 상하좌우로 보다 넓은 면적에서 전자 방출이 일어나며 역시 전자가 애노드의 형광체에 전면적으로 충돌하므로 높은 발광 효율을 얻을 수 있다.

이상에서와 같이 본 발명에 따른 전계 방출 표시 장치 및 그 구동 방법에 의하면, 전자 방출이 일어나는 캐소드 전극과 애노드 전극의 대향면을 늘리는 새롭고 다양한 에미터 구조 즉, 형광체 한 픽셀에 대한 게이트 전극과 캐소드 전극을 분할하고 분할된 각 전극위에 박막을 형성하여 한 픽셀당 방출을 일으키는 박막 사이의 틈을 많고 넓게하거나, 또는 캐소드 전극과 게이트 전극에 공급되는 전압을 상호 스위칭함으로써, 전자 방출 효율의 증대와 더불어 형광체를 전면적으로 균등하게 발광시킬 수 있다.

Claims

기판상에 형성되는 캐소드, 게이트 전극, 양 전극상에 형성되는 박막으로 구성된 필드 에미터 어레이(FEA)를 형광체 픽셀마다 배치하여 화상을 표시하는 전계방출표시장치에 있어서,

상기 게이트 전극과 상기 캐소드 전극 중 어느한 전극이 다른 전극에 의해 둘러싸이도록 상기 다른전극의 안팎에서 상기 어느한 전극을 대향하도록 형성하고, 상기 동일전극끼리는 같은 전위를 유지하기 위해 연결하며, 각각의 전극상에 전자 방출을 위한 박막을 형성하여 FEA를 구성함을 특징으로 하는 전계 방출 표시장치.