KR20050057923A - Laser beam irradiation device for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method - Google Patents
Laser beam irradiation device for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method Download PDFInfo
- Publication number
- KR20050057923A KR20050057923A KR1020030090146A KR20030090146A KR20050057923A KR 20050057923 A KR20050057923 A KR 20050057923A KR 1020030090146 A KR1020030090146 A KR 1020030090146A KR 20030090146 A KR20030090146 A KR 20030090146A KR 20050057923 A KR20050057923 A KR 20050057923A
- Authority
- KR
- South Korea
- Prior art keywords
- laser beam
- thin film
- masks
- crystallization
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000007711 solidification Methods 0.000 title description 3
- 230000008023 solidification Effects 0.000 title description 3
- 238000002425 crystallisation Methods 0.000 claims abstract description 48
- 230000008025 crystallization Effects 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000003287 optical effect Effects 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 239000010408 film Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 238000002310 reflectometry Methods 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 101
- 239000011229 interlayer Substances 0.000 description 20
- 238000003860 storage Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000005192 partition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005401 electroluminescence Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
더욱 상세하게, 본 발명의 실시예에 따른 결정화용 레이저 조사 장치는, 적어도 둘 이상이 나란하게 배열되어 있으며, 레이저빔을 국부적으로 반사시키거나 투과시키는 영역을 정의하는 박막 패턴 가지는 다수의 마스크, 순차적 측면 고상 결정 공정에서 임의의 각으로 레이저빔을 마스크를 향하여 조사하는 광학부, 박막 패턴을 통하여 반사되는 레이저빔이 조사되어 결정화가 이루어지는 비정질 규소 박막이 형성되어 있는 기판을 지지하는 플레이트를 포함한다.More specifically, the laser irradiation apparatus for crystallization according to the embodiment of the present invention, at least two or more are arranged side by side, a plurality of masks having a thin film pattern defining a region for locally reflecting or transmitting the laser beam, sequential An optical unit for irradiating a laser beam toward a mask at an arbitrary angle in a side solid-state crystal process, and a plate for supporting a substrate on which an amorphous silicon thin film on which crystallization is formed by irradiating a laser beam reflected through a thin film pattern is formed.
Description
이 발명은 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법 및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.The present invention relates to a laser beam irradiation apparatus for crystallization, a crystallization method using the same, and a method for manufacturing a thin film transistor array panel including the same.
일반적으로 박막 트랜지스터 표시판은 매트릭스 배열을 가지는 화소를 가지는 액정 표시 장치 또는 유기 EL 표시 장치 등의 한 기판으로 사용된다. 이때, 각각의 화소에는 스위칭 소자로 박막 트랜지스터를 구비되어 R, G, B 화소를 선택적으로 구동하며, 이를 통하여 다양한 색의 화면을 구현하는 것이 가능하다. In general, the thin film transistor array panel is used as a substrate such as a liquid crystal display device or an organic EL display device having pixels having a matrix array. At this time, each pixel is provided with a thin film transistor as a switching element to selectively drive the R, G, B pixels, it is possible to implement a screen of various colors.
액정 표시 장치는 두 표시판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 화상 신호를 제어하기 위해 스위칭 소자로 박막 트랜지스터를 사용한다.A liquid crystal display is an apparatus that displays an image by applying an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two display panels by using an electrode, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the electric field. . In this case, a thin film transistor is used as the switching element to control the image signal transmitted to the electrode.
유기 발광(organic electro-luminescence)은 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이고, 각각의 화소에는 구동 박막 트랜지스터와 스위칭 트랜지스터가 구비되어 있다. 이때, 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결되어 있다. Organic electro-luminescence is a display device that displays an image by electrically exciting and emitting a fluorescent organic material, and includes a hole injection electrode (anode), an electron injection electrode (cathode), and an organic light emitting layer formed therebetween. When charge is injected into the organic light emitting layer, electrons and holes are paired and extinguished to emit light. Each pixel includes a driving thin film transistor and a switching transistor. In this case, the amount of current of the driving thin film transistor that supplies the current for light emission is controlled by the data voltage applied through the switching transistor, and the gate and source of the switching transistor and the gate signal line (or scan line) are disposed to cross each other. It is connected to the data signal line.
이러한 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다. The most common thin film transistor used in such a display device uses amorphous silicon as a semiconductor layer.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널 또는 유기 EL(electro luminescence) 등의 표시 장치에서 직접 구동 회로를 형성하기는 부적합한 단점이 있다. Such amorphous silicon thin film transistors are approximately 0.5 占 ??. It has a mobility of about 1 cm 2 / Vsec, so that it can be used as a switching element of a liquid crystal display device, but the mobility is small and a direct drive circuit in a display device such as a liquid crystal panel or an organic electroluminescence (EL). There is an inadequate disadvantage of forming it.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터를 스위칭 소자로 또는 구동 소자로 이용하는 액정 표시 장치 또는 유기 EL(electro luminescence)가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 장치용 패널에 내장하는 칩 인 글라스(Chip In Glass)를 구현할 수 있다.Therefore, to overcome this problem, the current mobility is approximately 20 ??. A liquid crystal display device or an organic EL (electro luminescence) using a polycrystalline silicon thin film transistor using a polycrystalline silicon of about 150 cm 2 / Vsec as a semiconductor layer as a switching element or a driving element has been developed. Because of the current mobility, it is possible to implement a chip in glass in which a driving circuit is embedded in a panel for a display device.
현재 낮은 융점을 가지는 유리 기판 상부에 다결정 규소의 박막을 결정화하여 형성하는 방법 중 가장 많이 쓰이는 방법은 엑시머 레이저 어닐닝(eximer laser annealing)하는 기술로, 직접 비정질 규소가 흡수하는 파장대의 엑시머 레이저를 조사하여 비정질 규소를 1400℃ 정도의 온도로 용융시켜 다결정으로 결정화한다. 이때, 결정립의 크기는 3,000-5,000Å 정도로 비교적 균일한 입자 크기로 형성되며, 경정화되는 시간은 30-200 ns에 불과하여 유기 기판에는 손상을 주지 않는다. 하지만, 불균일한 결정입계로 인하여 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키거나 입자의 미세 구조를 조절하지 못하는 단점을 가지고 있다. Currently, the most widely used method of crystallizing polycrystalline silicon thin film formed on the glass substrate having low melting point is excimer laser annealing, which irradiates an excimer laser in the wavelength band absorbed directly by amorphous silicon. The amorphous silicon is melted to a temperature of about 1400 ° C. to crystallize into polycrystal. At this time, the size of the crystal grains is formed to a relatively uniform particle size of about 3,000-5,000Å, hardening time is only 30-200 ns does not damage the organic substrate. However, due to non-uniform grain boundaries, the uniformity of the electrical characteristics between the thin film transistors may be reduced or the microstructure of the particles may not be controlled.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 마스크의 투과 영역(슬릿)에 레이저빔을 통과시켜 비정질 규소를 완전히 녹여 슬릿 모양의 액상 영역을 형성하면, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 순차적 측면 고상 결정은 그레인의 크기를 슬릿의 폭만큼 성장시킬 수 있는 장점을 가지고 있다. To solve this problem, a sequential lateral solidification process has been developed that can artificially control the distribution of grain boundaries. This technique takes advantage of the fact that the grains of polycrystalline silicon grow in a direction perpendicular to the interface at the boundary between the liquid region to which the laser is irradiated and the solid region to which the laser is not irradiated. At this time, when the laser beam is passed through the transmission region (slit) of the mask to completely dissolve the amorphous silicon to form a slit-shaped liquid region, the liquid amorphous silicon is cooled and crystallized, and the crystal is a solid region without laser irradiation. From the boundary of, grows in a direction perpendicular to the interface and the growth of grains stops when they meet at the center of the liquid region. This sequential lateral solid crystal has the advantage of growing the grain size by the width of the slit.
하지만, 이러한 순차적 측면 고상 결정화 공정에서는 레이저 빔 조사 영역이 크기 제한으로 인하여 한번에 넓은 영역을 결정화하기 어려우며, 단위 조사 영역간의 레이저빔 에너지가 불균일하여 박막 트랜지스터의 특성이 조사 영역에 따라 달라 화상이 표시될 때에는 스티치 현상으로 표시 특성을 저하시키는 원인으로 작용한다. However, in this sequential lateral solid crystallization process, it is difficult to crystallize a large area at a time due to the size limitation of the laser beam irradiation area, and the laser beam energy between the unit irradiation areas is nonuniform, so that the characteristics of the thin film transistors vary depending on the irradiation area. In this case, the stitch phenomenon acts as a cause of deterioration of display characteristics.
본 발명의 목적은 한번에 넓은 영역을 결정화하는 동시에 단위 조사 영역간에 레이저빔 에너지가 불균일하더라도 표시 특성을 확보할 수 있는 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법 및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.Disclosure of Invention An object of the present invention is to crystallize a large area at a time, and to crystallize a laser beam irradiation device capable of securing display characteristics even if the laser beam energy is uneven between unit irradiation areas, a crystallization method using the same, and a method of manufacturing a thin film transistor array panel including the same. To provide.
위와 같은 과제를 해결하기 위하여 본 발명에서는 광원으로부터의 레이저빔을 일부는 반사시키고 일부는 투과시키며, 투과 영역을 정의하는 박막 패턴이 형성되어 있는 다수의 마스크를 조사되는 레이저빔에 대하여 임의의 각으로 배치하고 레이저빔을 조사하여 비정질 규소층을 다결정 규소층으로 결정화한다.In order to solve the above problems, in the present invention, a plurality of masks on which a thin film pattern defining a transmission area is partially reflected and partially transmitted by a laser beam from a light source are formed at an arbitrary angle with respect to the laser beam to be irradiated. It is arranged and irradiated with a laser beam to crystallize the amorphous silicon layer into a polycrystalline silicon layer.
더욱 상세하게, 본 발명의 실시예에 따른 결정화용 레이저 조사 장치는, 적어도 둘 이상이 나란하게 배열되어 있으며, 레이저빔을 국부적으로 반사시키거나 투과시키는 영역을 정의하는 박막 패턴 가지는 다수의 마스크, 순차적 측면 고상 결정 공정에서 임의의 각으로 레이저빔을 마스크를 향하여 조사하는 광학부, 박막 패턴을 통하여 반사되는 레이저빔이 조사되어 결정화가 이루어지는 비정질 규소 박막이 형성되어 있는 기판을 지지하는 플레이트를 포함한다.More specifically, the laser irradiation apparatus for crystallization according to the embodiment of the present invention, at least two or more are arranged side by side, a plurality of masks having a thin film pattern defining a region for locally reflecting or transmitting the laser beam, sequential An optical unit for irradiating a laser beam toward a mask at an arbitrary angle in a side solid-state crystal process, and a plate for supporting a substrate on which an amorphous silicon thin film on which crystallization is formed by irradiating a laser beam reflected through a thin film pattern is formed.
박막 패턴은 레이저빔의 일부는 반사시키고 일부는 투과시키는 반투과막 또는 레이저빔의 전부를 반사시키는 반사막으로 이루어진 것이 바람직하며, 다수의 마스크 중 광학부로부터 가장 멀리 배치되어 있는 마스크의 박막 패턴은 반사막으로 이루어진 것이 바람직하다.The thin film pattern is preferably made of a semi-transmissive film that reflects a portion of the laser beam and a portion of the laser beam or a reflective film that reflects all of the laser beam, and the thin film pattern of the mask that is disposed farthest from the optical part among the plurality of masks is a reflective film. It is preferably made of.
다수의 마스크는 일정한 간격으로 배치되어 있으며, 레이저빔의 단위 조사 공정은 간격으로 다수의 마스크를 이동하면서 실시하며, 다수의 마스크에 배치되어 있는 각각의 박막 패턴은 임의의 영역 전체에 대하여 택일적으로 위치하는 것이 바람직하다. 이때, 다수의 마스크의 박막 패턴의 가장자리는 일부 중첩하여 배치되어 있는 것이 바람직하다.The plurality of masks are arranged at regular intervals, and the unit irradiation process of the laser beam is performed while moving the plurality of masks at intervals, and each thin film pattern disposed on the plurality of masks is alternatively used for the entire arbitrary region. Preferably located. At this time, it is preferable that the edges of the thin film patterns of the plurality of masks are partially overlapped.
다수의 박막 패턴에 형성되어 있는 반투과막 또는 반사막의 반사도는 서로 다른 것이 바람직하며, 광학부로부터 멀어질수록 각각의 마스크에 형성된 박막 패턴의 반사도는 순차적으로 증가하는 것이 바람직하다.It is preferable that the reflectivity of the semi-transmissive film or the reflective film formed on the plurality of thin film patterns is different from each other, and the reflectivity of the thin film pattern formed on each mask increases sequentially as the distance from the optical part is increased.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는, 우선 절연 기판의 상부에 비정질 규소 박막을 형성하고, 앞에서 언급한 레이저빔 조사 장치를 이용하여 비정질 규소 박막을 다결정 규소 박막으로 결정화한 다음, 다결정 규소 박막을 패터닝하여 반도체층을 형성한다. 이어, 반도체층과 중첩하는 게이트 전극을 가지는 게이트선을 형성하고, 게이트 전극과 반도체층 사이에 게이트 절연막을 형성하고, 게이트선과 교차하며 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하고, 드레인 전극과 연결되는 화소 전극을 형성한다.In the method of manufacturing a thin film transistor array panel according to an embodiment of the present invention, first, an amorphous silicon thin film is formed on an insulating substrate, and the amorphous silicon thin film is crystallized into a polycrystalline silicon thin film using the above-described laser beam irradiation apparatus. The polycrystalline silicon thin film is patterned to form a semiconductor layer. Subsequently, a gate line having a gate electrode overlapping the semiconductor layer is formed, a gate insulating film is formed between the gate electrode and the semiconductor layer, a data line and a drain electrode intersecting the gate line, and having a source electrode are formed. A pixel electrode to be connected is formed.
이때, 박막 트랜지스터 표시판은 유기 발광 표시 장치 또는 액정 표시 장치의 한 기판으로 사용할 수 있다.In this case, the thin film transistor array panel may be used as a substrate of an organic light emitting diode display or a liquid crystal display.
본 발명의 실시예에 따른 결정화 방법에서는, 우선 기판의 상부에 비정질 규소층을 적층한 다음, 레이저빔을 국부적으로 반사시키거나 투과시키는 영역을 정의하는 박막 패턴 가지는 다수의 마스크를 이용하여 레이저빔을 반사시켜 비정질 규소층을 다결정 규소층으로 결정화한다.In the crystallization method according to an embodiment of the present invention, first, an amorphous silicon layer is laminated on a substrate, and then a laser beam is formed using a plurality of masks having a thin film pattern defining a region for locally reflecting or transmitting the laser beam. By reflection, the amorphous silicon layer is crystallized into a polycrystalline silicon layer.
레이저빔의 단위 조사 공정은 다수의 마스크가 배열된 간격만큼 이동하면서 실시하며, 다수의 마스크에 배치되어 있는 각각의 박막 패턴은 임의의 영역 전체에 대하여 택일적으로 위치하여 레이저빔을 조사하는 것이 바람직하다.The unit irradiation process of the laser beam is performed while the plurality of masks are moved by the intervals arranged, and each thin film pattern disposed in the plurality of masks is preferably positioned to irradiate the laser beam with respect to the entire entire area. Do.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.
이제 본 발명의 실시예에 따른 결정화 장치 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A crystallization apparatus and a method of manufacturing a thin film transistor array panel using the same according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.
순차적 측면 고상 결정(sequential lateral solidification) 공정에서 슬릿으로 투과 영역을 정의하는 마스크를 이용하여 레이저빔을 투과 영역을 통과시켜 국부적으로 비정질 규소를 완전히 녹여 비정질 규소층에 액상 영역을 형성한 다음 고상 영역의 경계면에 수직하게 그레인을 성장시켜 비정질 규소를 다결정 규소로 결정화한다. 이때, 본 발명의 실시예에서는 레이저빔의 일부 또는 전부는 반사시키거나 일부는 투과시키는 반사 또는 반투과 영역을 정의하는 패턴이 형성되어 있는 다수의 마스크를 광원에 대하여 임의의 각으로 배치하여 비정질 규소층을 다결정 규소층으로 결정화한다. In the sequential lateral solidification process, a laser beam is passed through the transmission region using a mask defining the transmission region as a slit, thereby locally dissolving the amorphous silicon completely to form a liquid region in the amorphous silicon layer. The grain is grown perpendicular to the interface to crystallize the amorphous silicon into polycrystalline silicon. At this time, in the embodiment of the present invention, a plurality of masks formed with a pattern defining a reflection or semi-transmissive area that reflects part or all of the laser beam or part of the laser beam are formed at random angles with respect to the light source to form amorphous silicon. The layer is crystallized with a polycrystalline silicon layer.
도 1은 본 발명의 실시예에 따른 결정화 장치 및 이를 이용한 순차적 측면 고상 결정화 공정을 개략적으로 도시한 구성도이고, 도 2a 내지 도 2c는 본 발명의 결정화 장치에서 사용되는 마스크에서 투과 영역의 구조를 도시한 평면도이고, 도 3은 도 2a 내지 도 2c 각각의 마스크로 통하여 결정화되는 위치를 구체적으로 도시한 평면도이다. 1 is a block diagram schematically illustrating a crystallization apparatus and a sequential side solid phase crystallization process using the same according to an embodiment of the present invention, Figures 2a to 2c is a structure of the transmission region in the mask used in the crystallization apparatus of the present invention 3 is a plan view illustrating a position to be crystallized through each mask of FIGS. 2A to 2C.
본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서는 도 1에 도시한 바와 같은 결정화용 레이저빔 조사 장치를 이용하는데, 이러한 결정화용 레이저빔 조사 장치는, 일정한 주파수의 레이저빔을 일정하게 생성하고 레이저빔에 원하는 에너지를 부여하거나, 레이저빔의 잔상을 제거하거나 균일한 주파수를 가지도록 하는 등의 기능을 가지도록 하는 광학부(600)와 레이저빔을 국부적으로 반사시키거나 투과시키는 반투과 영역 또는 반사 영역을 정의하는 박막 패턴이 형성되어 있으며, 적어도 둘 이상의 마스크를 포함하는 패턴 마스크(700) 및 비정질 규소층(150)이 형성되어 있는 기판(도시하지 않음)을 지지하는 플레이트를 포함한다. 본 발명의 실시예에서 패턴 마스크(700)는 다수의 마스크를 포함하는데, 본 실시예에서는 제1 내지 제3 마스크(710, 720, 730)를 포함하는데, 각각의 마스크(710, 720, 730)에는 도 2a 내지 도 2c에서 보는 바와 같이 레이저빔을 국부적으로 반사시키거나 투과시키는 반투과 영역 또는 반사 영역을 정의하는 박막 패턴(711, 721, 731)이 형성되어 있으며, 나머지(712, 722, 732)는 레이저빔을 차단하는 차단부이다. 이때, 각각의 마스크(710, 720, 730)는 일정한 간격(a)으로 배치되어 있으며, 레이저빔에 대하여 임의의 각으로 기울려 레이저빔을 비정질 규소층(150)이 형성된 기판으로 유도한다. 따라서, 이러한 레이저빔 조사 장치를 이용한 결정화 방법에서는 한번의 단위 조사 공정으로 박막 패턴(711, 721, 732)에 대응하는 넓은 영역을 한번에 결정화할 수 있다. 이때, 본 발명의 실시예에 따른 결정화용 레이저빔 조사 장치는 제1 내지 제3 마스크(710, 720, 730)의 위치를 고정하기 위해 이들을 지지하는 지지체를 더 포함하는 있으며, 지지체는 제1 내지 제3 마스크(710, 720, 730) 사이의 간격을 조절할 수 있는 간격 정렬 수단을 포함할 수 있다. 또한, 레이저빔이 기판 상부의 비정질 규소 박막(150)의 정확한 위치에 조사되도록 레이저빔을 집적하는 투과 렌즈를 더 포함할 수 있다.In the sequential lateral solid-state crystallization process according to the embodiment of the present invention, a crystallization laser beam irradiation apparatus as shown in FIG. 1 is used. The crystallization laser beam irradiation apparatus generates a laser beam of a constant frequency and generates a laser. Semi-transmissive area or reflection for locally reflecting or transmitting the optical unit 600 and the laser beam to provide a desired energy to the beam, to remove the afterimage of the laser beam, or to have a uniform frequency A thin film pattern defining a region is formed and includes a plate supporting a substrate (not shown) on which a pattern mask 700 including at least two or more masks and an amorphous silicon layer 150 are formed. In the embodiment of the present invention, the pattern mask 700 includes a plurality of masks, and in this embodiment, the first to third masks 710, 720, and 730 are included, respectively. As shown in FIGS. 2A to 2C, thin film patterns 711, 721, and 731 are defined to define a transflective region or a reflective region for locally reflecting or transmitting the laser beam, and the rest 712, 722, 732. ) Is a blocking unit for blocking the laser beam. In this case, each of the masks 710, 720, and 730 is disposed at a predetermined interval a, and is inclined at an angle with respect to the laser beam to guide the laser beam to the substrate on which the amorphous silicon layer 150 is formed. Therefore, in the crystallization method using the laser beam irradiation apparatus, a wide area corresponding to the thin film patterns 711, 721, and 732 can be crystallized at once by one unit irradiation process. At this time, the laser beam irradiation apparatus for crystallization according to an embodiment of the present invention further includes a support for supporting them to fix the position of the first to third masks (710, 720, 730), the support is first to It may include a gap alignment means for adjusting the interval between the third mask (710, 720, 730). In addition, the laser beam may further include a transmission lens for integrating the laser beam so that the laser beam is irradiated to the correct position of the amorphous silicon thin film 150 on the substrate.
여기서, 각각의 마스크(710, 720, 730)에 배치되어 있는 박막 패턴(711, 721, 731)은 택일적으로 위치하여, 임의의 영역에 대하여 레이저빔은 택일적으로 한번 조사되어 결정화가 진행된다. 이러한 한번의 단위 레이저빔 조사 공정이 끝난 다음에는 각각의 마스크(710, 720, 730)는 a 간격만큼 이동하여 다음의 단위 레이저빔 조사 공정을 실시하며, 수평 방향 또는 수직 방향으로 마스크를 이용하면서 연속적으로 이루어질 수 있다. 도 3은 임의의 영역에 대하여 마스크(710, 720, 730)를 통하여 결정화된 영역을 나타낸 도면으로, a1은 도 2a의 마스크(710)를 통하여 결정화되는 영역이며, a2는 도 2b의 마스크(720)를 통하여 결정화되는 영역이며, a3은 도 2c의 마스크를 통하여 결정화되는 영역이다. 이때, 순차적 측면 고상 결정화 공정 중에 각각의 영역에서 결정화가 연속적으로 이루어지기 위해서는 반투과 영역 또는 반사 영역을 정의하는 박막 패턴(711, 721, 731)의 가장자리 경계부는 서로 중첩하도록 배치되는 것이 바람직하다. Here, the thin film patterns 711, 721, and 731 disposed on the masks 710, 720, and 730 are alternatively positioned, and the laser beam is alternatively irradiated once to an arbitrary region, whereby crystallization proceeds. . After the one unit laser beam irradiation process is finished, each mask 710, 720, and 730 is moved by a distance to perform the next unit laser beam irradiation process, and continuously using the mask in the horizontal direction or the vertical direction. Can be made. 3 is a view showing a region crystallized through masks 710, 720, and 730 with respect to an arbitrary region, where a1 is a region crystallized through mask 710 of FIG. 2A and a2 is mask 720 of FIG. 2B. Is a region to be crystallized through), and a3 is a region to be crystallized through the mask of FIG. 2C. In this case, in order for the crystallization to be continuously performed in each region during the sequential side solid phase crystallization process, the edge boundaries of the thin film patterns 711, 721, and 731 defining the transflective or reflective regions are preferably disposed to overlap each other.
이때, 기판의 비정질 규소층에 도달하여 결정화에 기여하는 레이저빔의 조사량을 균일하기 위해서는 각각의 제1 내지 제3 마스크(710, 720, 730)에 형성되어 있는 박막 패턴(711, 721, 731)은 다른 반사도를 가져야 하는데, 광학부(600)로부터 멀어질수록 반사도를 순차적으로 증가하는 것이 바람직하다. 제1 및 제2 마스크(710, 720)의 박막 패턴(711, 721)은 레이저빔의 일부는 반사시켜 비정질 규소 박막(500)으로 유도하며, 나머지 일부는 투과시키는 반투과막이 패턴으로 형성되어 있으며, 제3 마스크(730)의 박막 패턴(731)은 레이저빔을 반사시켜 비정질 규소 박막(150)으로 유도하는 반사막이 형성되어 있다. 제1 마스크(710)의 박막 패턴 (711)은 레이저빔의 1/3만을 반사시켜 비정질 규소 박막(150)으로 유도하고, 나머지 레이저빔의 2/3은 투과시키며, 제2 마스크(720)의 박막 패턴(721)은 레이저빔의 1/2만을 반사시켜 기판(110)으로 유도하고, 나머지 1/2의 레이저빔 투과시키며, 제3 마스크(730)의 박막 패턴(731)은 반사막으로 이루어져 투과한 레이저빔을 모두 반사시켜 기판(110)으로 유도한다. 그러면, 비정질 규소 박막(150)에는 레이저빔에 대하여 제1 내지 제3 마스크(710, 720, 730)를 통하여 균일하게 전체적으로 1/3에 해당하는 레이저빔만이 도달하게 결정화에 기여한다. 이때, 결정화가 충분히 이루어지기 위해서는 레이저빔의 에너지를 증가시키는 것이 바람직하며 레이저빔의 조사 시간을 연장할 수 있다.At this time, the thin film patterns 711, 721, and 731 formed in the first to third masks 710, 720, and 730 are respectively formed in order to uniformize the irradiation amount of the laser beam that reaches the amorphous silicon layer of the substrate and contributes to the crystallization. Should have a different reflectivity, it is preferable to increase the reflectivity sequentially as the distance from the optical unit 600. The thin film patterns 711 and 721 of the first and second masks 710 and 720 reflect a portion of the laser beam to the amorphous silicon thin film 500, and a portion of the thin film patterns 711 and 721 transmits the semi-transmissive layer. In the thin film pattern 731 of the third mask 730, a reflective film is formed to reflect the laser beam to guide the amorphous silicon thin film 150. The thin film pattern 711 of the first mask 710 reflects only one third of the laser beam to guide the amorphous silicon thin film 150, and transmits two thirds of the remaining laser beams to each other. The thin film pattern 721 reflects only one half of the laser beam to the substrate 110 and transmits the other half of the laser beam. The thin film pattern 731 of the third mask 730 is made of a reflective film to transmit the thin film pattern 721. All one laser beam is reflected to guide the substrate 110. Then, the amorphous silicon thin film 150 contributes to the crystallization such that only one third of the laser beams are uniformly reached through the first to third masks 710, 720, and 730 with respect to the laser beams. At this time, in order to sufficiently crystallize, it is preferable to increase the energy of the laser beam, and the irradiation time of the laser beam can be extended.
따라서, 이러한 본 발명의 실시예에 레이저빔 조사 장치 및 결정화 방법에서는 레이저빔에 대하여 임의의 각으로 기울려 배치된 다수의 마스크를 이용하여 레이저빔을 반사시켜 결정화를 실시함으로써 한번의 조사를 통하여 넓은 면적을 동시에 결정화할 수 있다. Therefore, the laser beam irradiation apparatus and the crystallization method according to the embodiment of the present invention reflects the laser beam using a plurality of masks which are inclined at an arbitrary angle with respect to the laser beam to perform crystallization by applying a large area through one irradiation. Can be crystallized simultaneously.
또한, 본 발명의 실시예에 따른 결정화 방법에서는 마스크를 이동하면서 단위 레이저빔 조사 공정을 실시할 때 조사되는 레이저빔의 에너지가 변하더라도 임의의 조사 영역에 대하여 마스크의 수만큼 미소 영역으로 분할하여 결정화를 실시함으로써 불균일한 박막 트랜지스터의 특성이 스티치 현상으로는 나타나지 않아 표시 특성이 저하되는 것을 방지할 수 있다. In addition, in the crystallization method according to the embodiment of the present invention, when the unit laser beam irradiation process is performed while moving the mask, even if the energy of the laser beam to be irradiated changes, the crystallization is divided into minute regions by the number of masks for any irradiation region. By performing the above, the characteristics of the non-uniform thin film transistor do not appear as a stitch phenomenon and the display characteristics can be prevented from deteriorating.
다음은, 이러한 본 발명의 실시예에 따른 결정화용 레이저빔 조사 장치 및 이를 이용한 결정화 방법을 포함하는 다결정 규소 박막 트랜지스터 표시판의 제조 방법에 대하여 구체적으로 설명하기로 한다. Next, a method of manufacturing a polysilicon thin film transistor array panel including a crystallization laser beam irradiation apparatus and a crystallization method using the same according to an embodiment of the present invention will be described in detail.
우선, 도 4 내지 도 6을 참조하여 완성된 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 설명하기로 한다.First, the structure of the thin film transistor array panel for an organic light emitting display device will be described with reference to FIGS. 4 to 6.
절연 기판(110) 위에는 산화 규소 또는 질화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 제1 및 제2 다결정 규소층(150a, 150b)이 형성되어 있고, 제2 다결정 규소층(150b)에는 축전기용 다결정 규소층(157)이 연결되어 있다. 제1 다결정 규소층(150a)은 제1 트랜지스터부 (153a, 154a, 155a)로 이루어져 있으며, 제2 다결정 규소층(150b)은 제2 트랜지스터부(153b, 154b, 155b)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 소스 영역(제1 소스 영역, 153a)과 드레인 영역(제1 드레인 영역, 155a)은 n형 불순물로 도핑되어 있고, 제2 트랜지스터부(153b, 154b, 155b)의 소스 영역(제2 소스 영역, 153b)과 드레인 영역(제2 드레인 영역, 155b)은 p형 불순물로 도핑되어 있다. 이 때, 구동 조건에 따라서는 제1 소스 영역(153a) 및 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스 영역(153b) 및 드레인 영역(155b)이 n형 불순물로 되핑될 수도 있다. 여기서, 제1 트랜지스터부(153a, 154a, 155a)는 스위칭 박막 트랜지스터의 반도체이며, 제2 트랜지스터부(153b, 154b, 155b)는 구동 박막 트랜지스터의 반도체이다.A blocking layer 111 made of silicon oxide, silicon nitride, or the like is formed on the insulating substrate 110, and first and second polycrystalline silicon layers 150a and 150b are formed on the blocking layer 111, and a second layer is formed on the insulating substrate 110. The polycrystalline silicon layer 157 for capacitors is connected to the polycrystalline silicon layer 150b. The first polycrystalline silicon layer 150a includes first transistor portions 153a, 154a, and 155a, and the second polycrystalline silicon layer 150b includes second transistor portions 153b, 154b, and 155b. The source region (first source region 153a) and the drain region (first drain region, 155a) of the first transistor portions 153a, 154a, and 155a are doped with n-type impurities, and the second transistor portions 153b and 154b. The source region (second source region 153b) and the drain region (second drain region 155b) of 155b are doped with p-type impurities. At this time, depending on the driving conditions, the first source region 153a and the drain region 155a may be doped with p-type impurities, and the second source region 153b and the drain region 155b may be back-doped with n-type impurities. . Here, the first transistor portions 153a, 154a, and 155a are semiconductors of the switching thin film transistor, and the second transistor portions 153b, 154b, and 155b are semiconductors of the driving thin film transistor.
다결정 규소층(150a, 150b, 157) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 알루미늄 또는 알루미늄 합금 등과 같이 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)이 형성되어 있다. 제1 게이트 전극(124a)은 게이트선(121)에 연결되어 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널부(제1 채널부, 154a)와 중첩하고 있으며, 제2 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널부(제2 채널부, 154b)와 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(124b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다. A gate insulating layer 140 made of silicon oxide or silicon nitride is formed on the polycrystalline silicon layers 150a, 150b, and 157. On the gate insulating layer 140, a gate line 121 including a conductive film made of a low resistance conductive material such as aluminum or an aluminum alloy, first and second gate electrodes 124a and 124b, and a storage electrode 133 are formed. have. The first gate electrode 124a is connected to the gate line 121 to have a branch shape, and overlaps the channel portion (first channel portion 154a) of the first transistor, and the second gate electrode 124b is a gate. It is separated from the line 121 and overlaps with the channel portion (second channel portion 154b) of the second transistor. The storage electrode 133 is connected to the second gate electrode 124b and overlaps the storage electrode portion 157 of the polysilicon layer.
게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)의 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 데이터 신호를 전달하는 데이터선(171), 전원 전압을 공급하는 선형의 전원 전압용 전극(172), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 제1 소스 전극(173a)은 데이터선(171)의 일부이며 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스 영역(153a)과 연결되어 있고, 제2 소스 전극(173b)은 전원 전압용 전극(172)의 일부로 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스 영역(153b)과 연결되어 있다. 제1 드레인 전극(175a)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인 영역(155a) 및 제2 게이트 전극(124b)과 접촉하여 이들을 서로 전기적으로 연결하고 있다. 제2 드레인 전극(175b)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(186)를 통하여 제2 드레인 영역(155b)과 연결되어 있으며, 데이터선(171)과 동일한 물질로 이루어져 있다. A first interlayer insulating layer 801 is formed on the gate line 121, the first and second gate electrodes 124a and 124b, and the storage electrode 133, and transmits a data signal on the first interlayer insulating layer 801. A data line 171, a linear power supply voltage electrode 172 for supplying a power supply voltage, first and second source electrodes 173a and 173b, and first and second drain electrodes 175a and 175b are formed. have. The first source electrode 173a is a part of the data line 171 and has a branch shape, and the first source region is formed through the contact hole 181 penetrating the first interlayer insulating layer 801 and the gate insulating layer 140. The contact hole 153a is connected to the second source electrode 173b and has a branch shape as part of the electrode 172 for the power supply voltage and penetrates the first interlayer insulating film 801 and the gate insulating film 140. It is connected to the second source region 153b through 184. The first drain electrode 175a is connected to the first drain region 155a and the second gate electrode 124b through the contact holes 182 and 183 penetrating the first interlayer insulating layer 801 and the gate insulating layer 140. They are in electrical contact with each other by contact. The second drain electrode 175b is connected to the second drain region 155b through a contact hole 186 penetrating through the first interlayer insulating layer 801 and the gate insulating layer 140, and the data line 171. It is made of the same material.
데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b) 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(802)이 형성되어 있으며, 제2 층간 절연막(802)은 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 가진다.A second interlayer insulating layer 802 made of silicon nitride, silicon oxide, or an organic insulating material is formed on the data line 171, the power voltage electrode 172, and the first and second drain electrodes 175a and 175b. The second interlayer insulating film 802 has a contact hole 185 exposing the second drain electrode 175b.
제2 층간 절연막(802) 상부에는 접촉구(185)를 통하여 제2 드레인 전극(175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO (Indium Tin Oxide) 또는 IZO(Indium zinc Oxide) 등의 투명한 절연 물질로 형성할 수도 있다. 투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 아래 방향으로 화상을 표시하는 바텀 방출 (bottom emission) 방식의 유기 발광에 적용한다. 불투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 상부 방향으로 화상을 표시하는 탑 방출(top emission) 방식의 유기 발광에 적용한다. The pixel electrode 190 connected to the second drain electrode 175b is formed on the second interlayer insulating layer 802 through the contact hole 185. The pixel electrode 190 is preferably formed of a material having excellent reflectivity such as aluminum or silver alloy. However, if necessary, the pixel electrode 190 may be formed of a transparent insulating material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode 190 made of a transparent conductive material is applied to a bottom emission organic light emitting diode that displays an image in a downward direction of the display panel. The pixel electrode 190 made of an opaque conductive material is applied to top emission organic light emitting diodes that display an image in an upper direction of the display panel.
제2 층간 절연막(802) 상부에는 유기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다. 격벽(803)은 검정색 안료를 포함하는 감광제를 노광, 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(803)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다. An organic insulating material is formed on the second interlayer insulating layer 802, and a partition 803 is formed to separate the organic light emitting cells. The partition 803 surrounds the pixel electrode 190 to define a region in which the organic emission layer 70 is to be filled. The partition wall 803 serves as a light shielding film by exposing and developing a photosensitive agent including a black pigment, and at the same time, the forming process can be simplified. An organic emission layer 70 is formed in an area on the pixel electrode 190 surrounded by the partition 803. The organic light emitting layer 70 is formed of an organic material emitting one of red, green, and blue light, and the red, green, and blue organic light emitting layers 70 are repeatedly arranged in sequence.
유기 발광층(70)과 격벽(803) 위에는 버퍼층(804)이 형성되어 있다. 버퍼층(804)은 필요에 따라서는 생략될 수 있다. The buffer layer 804 is formed on the organic light emitting layer 70 and the partition 803. The buffer layer 804 may be omitted as necessary.
버퍼층(804) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 반사성이 좋은 금속으로 이루어질 수 있다.The common electrode 270 is formed on the buffer layer 804. The common electrode 270 is made of a transparent conductive material such as ITO or IZO. If the pixel electrode 190 is made of a transparent conductive material such as ITO or IZO, the common electrode 270 may be made of a metal having good reflectivity such as aluminum.
한편, 도시하지는 않았으나 공통 전극(270)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(270)과 버퍼층(804) 사이 또는 공통 전극(270) 위에 형성할 수 있으며, 유기 발광층(70)과는 중첩하지 않도록 격벽(803)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다.Although not shown, an auxiliary electrode may be formed of a metal having low resistance to compensate for the conductivity of the common electrode 270. The auxiliary electrode may be formed between the common electrode 270 and the buffer layer 804 or on the common electrode 270. The auxiliary electrode may be formed in a matrix shape along the partition wall 803 so as not to overlap the organic light emitting layer 70. .
이러한 유기 발광 표시판의 구동에 대하여 간단히 설명한다.The driving of such an organic light emitting panel will be briefly described.
게이트선(121)에 온(on) 펄스가 인가되면 제1 트랜지스터가 온되어 데이터선 (171)을 통하여 인가되는 화상 신호 전압 또는 데이터 전압이 제2 게이트 전극(124b)으로 전달된다. 제2 게이트 전극(124b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온되어 데이터 전압에 의한 전류가 화소 전극(190)과 유기 발광층(70)으로 흐르게 되며, 유기 발광층(70)은 특정 파장대의 빛을 방출한다. 이때, 제2 박막 트랜지스터를 통하여 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압과 전원 전압용 전극(172)을 통하여 전달되는 전원 전압과 차이의 크기에 의하여 결정된다. When an on pulse is applied to the gate line 121, the first transistor is turned on, and an image signal voltage or data voltage applied through the data line 171 is transferred to the second gate electrode 124b. When the image signal voltage is applied to the second gate electrode 124b, the second transistor is turned on so that a current caused by the data voltage flows to the pixel electrode 190 and the organic light emitting layer 70, and the organic light emitting layer 70 has a specific wavelength band. Emits light. In this case, the amount of light emitted from the organic light emitting layer 70 varies according to the amount of current flowing through the second thin film transistor, thereby changing the luminance. At this time, the amount of current that the second transistor can flow is determined by the magnitude of the difference between the image signal voltage transmitted through the first transistor and the power supply voltage transmitted through the power supply voltage electrode 172.
그러면, 이러한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법을 도 7 내지 도 20b와 앞서의 도 4 내지 6을 참고로 하여 설명한다.Next, a method of manufacturing the thin film transistor array panel for the OLED display will be described with reference to FIGS. 7 to 20B and FIGS. 4 to 6.
먼저, 도 7 내지 도 8b에서 보는 바와 같이 기판(110)의 상부에 산화 규소 등을 증착하여 차단층(111)을 형성하고, 차단층(111) 위에 비정질 규소층을 증착한다. 비정질 규소층의 증착은 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다. 이어서, 비정질 규소층에 레이저빔을 조사하여 다결정 규소로 결정화한다. 이때, 앞에서 설명한 바와 같이 도 1의 결정화용 레이저빔 조사 장치 및 이를 이용한 결정화 방법으로 순차적 고상 결정을 실시한다. 따라서, 한번의 결정화 공정으로 넓은 면적을 결정화할 수 있으며, 임의의 조사 영역을 분할하여 결정화를 실시함으로써 단위 조사 공정에서 레이저빔의 에너지가 미세하게 다르더라도 표시 장치의 표시 특성이 저하되는 것을 방지할 수 있다. First, as shown in FIGS. 7 to 8B, a silicon oxide or the like is deposited on the substrate 110 to form a blocking layer 111, and an amorphous silicon layer is deposited on the blocking layer 111. Deposition of the amorphous silicon layer may be performed by low temperature chemical vapor deposition (LPCVD), plasma enhanced chemical vapor deposition (PECVE), or sputtering. Subsequently, the amorphous silicon layer is irradiated with a laser beam to crystallize into polycrystalline silicon. At this time, as described above, the solid crystal is sequentially performed by the crystallization laser beam irradiation apparatus of FIG. 1 and the crystallization method using the same. Accordingly, a large area can be crystallized in one crystallization process, and crystallization is performed by dividing an arbitrary irradiation area to prevent the display characteristics of the display device from being deteriorated even when the energy of the laser beam varies slightly in the unit irradiation process. Can be.
다음, 다결정 규소층을 사진 식각하여 제1 및 제2 트랜지스터부(150a, 150b)와 유지 전극부(157)를 형성한다. Next, the polycrystalline silicon layer is photo-etched to form the first and second transistor parts 150a and 150b and the storage electrode part 157.
다음, 도 9 내지 도 10b에 나타낸 바와 같이, 다결정 규소층(150a, 150b, 157) 위에 게이트 절연막(140)을 증착한다. 이어서, 게이트용 금속층(120)을 증착하고 감광막을 도포하고 노광 및 현상하여 제1 감광막 패턴(PR1)을 형성한다. 제1 감광막 패턴(PR1)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 제2 게이트 전극(124b)과 유지 전극(133)을 형성하고, 노출되어 있는 제2 트랜지스터부(150b) 다결정 규소층에 p형 불순물 이온을 주입하여 채널 영역(154b)을 정의하고 제2 소스 영역(153b)과 제2 드레인 영역(155b)을 형성한다. 이 때, 제2 트랜지스터부 (150a) 다결정 규소층은 제1 감광막 패턴(PR1) 및 게이트 금속층(120)에 덮여 보호된다.Next, as shown in FIGS. 9 to 10B, the gate insulating layer 140 is deposited on the polycrystalline silicon layers 150a, 150b, and 157. Subsequently, the gate metal layer 120 is deposited, the photosensitive film is coated, exposed, and developed to form the first photoresist film pattern PR1. By etching the gate metal layer 120 using the first photoresist pattern PR1 as a mask, the second gate electrode 124b and the sustain electrode 133 are formed, and the second transistor portion 150b is exposed to the polycrystalline silicon layer. The p-type impurity ions are implanted to define the channel region 154b and form the second source region 153b and the second drain region 155b. In this case, the polycrystalline silicon layer of the second transistor unit 150a is covered and protected by the first photoresist pattern PR1 and the gate metal layer 120.
다음, 도 11 내지 도 12b에 나타낸 바와 같이, 제1 감광막 패턴(PR1)을 제거하고, 감광막을 새로 도포하고 노광 및 현상하여 제2 감광막 패턴(PR2)을 형성한다. 제2 감광막 패턴(PR2)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 제1 게이트 전극(124a) 및 게이트선(121)을 형성하고, 노출되어 있는 제1 트랜지스터부(150a) 다결정 규소층에 n형 불순물 이온을 주입하여 채널 영역(154a)을 정의하고 제1 소스 영역(153a)과 제1 드레인 영역(155a)을 형성한다. 이 때, 제2 트랜지스터부(150a) 및 유지 전극부(157)는 제2 감광막 패턴(PR2)에 덮여 보호된다.Next, as shown in FIGS. 11 to 12B, the first photoresist pattern PR1 is removed, the photoresist is newly applied, exposed and developed to form a second photoresist pattern PR2. The gate metal layer 120 is etched using the second photoresist pattern PR2 as a mask to form the first gate electrode 124a and the gate line 121, and to the exposed first polycrystalline silicon layer 150a. The n-type impurity ions are implanted to define the channel region 154a and form the first source region 153a and the first drain region 155a. At this time, the second transistor unit 150a and the storage electrode unit 157 are covered and protected by the second photosensitive film pattern PR2.
다음, 도 13 내지 도 14b에 나타낸 바와 같이, 게이트선(121, 124b), 제2 게이트 전극(124b) 및 유지 전극(133) 위에 제1 층간 절연막(801)을 적층하고 게이트 절연막(140)과 함께 사진 식각하여 제1 소스 영역(173a), 제1 드레인 영역(175a), 제2 소스 영역(173b) 및 제2 드레인 영역(175b)을 각각 노출시키는 접촉구(181, 182, 184, 186)와 제2 게이트 전극(124b)의 일단부를 노출시키는 접촉구(183)를 형성한다. Next, as shown in FIGS. 13 to 14B, a first interlayer insulating film 801 is stacked on the gate lines 121 and 124b, the second gate electrode 124b, and the storage electrode 133, and the gate insulating film 140 is formed. Photo-etched together, the contact holes 181, 182, 184, and 186 exposing the first source region 173a, the first drain region 175a, the second source region 173b, and the second drain region 175b, respectively. And a contact hole 183 exposing one end of the second gate electrode 124b.
다음, 도 15 내지 도 16b에 나타낸 바와 같이, 데이터 금속층을 적층하고 사진 식각하여 데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극 (175a, 175b)을 형성한다. 이 때, 이후에 형성하는 화소 전극(190)을 함께 형성할 수도 있으며, 화소 전극(190)을 ITO 또는 IZO 등의 투명한 도전 물질로 형성하는 경우에는 별개의 사진 식각 공정을 통하여 형성한다.Next, as shown in FIGS. 15 to 16B, the data metal layer is stacked and photo-etched to form the data line 171, the power voltage electrode 172, and the first and second drain electrodes 175a and 175b. In this case, the pixel electrode 190 to be formed later may be formed together. When the pixel electrode 190 is formed of a transparent conductive material such as ITO or IZO, the pixel electrode 190 is formed through a separate photolithography process.
다음, 도 17 내지 도 18b에서 보는 바와 같이, 제2 층간 절연막(802)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 형성한다.Next, as shown in FIGS. 17 to 18B, the second interlayer insulating layer 802 is stacked and patterned by a photolithography process using a mask to form a contact hole 185 exposing the second drain electrode 175b.
이어, 도 19 내지 도 20b에서 보는 바와 같이, 투명한 도전 물질 또는 저저항을 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(190)을 형성한다.Next, as shown in FIGS. 19 to 20B, the pixel electrode 190 is formed by stacking and patterning a transparent conductive material or a conductive material having low resistance.
다음, 도 4 내지 도 6에 나타낸 바와 같이, 화소 전극(190)이 형성되어 있는 제2 층간 절연막(802) 위에 검정색 안료를 포함하는 유기막을 도포하고 노광 및 현상하여 격벽(803)을 형성하고, 각 화소 영역에 유기 발광층(70)을 형성한다. 이 때, 유기 발광층(70)은 다층 구조로 이루어지는 것이 보통이다. 유기 발광층(70)은 마스킹(masking) 후 증착, 잉크젯 프린팅 등의 방법을 통하여 형성한다.Next, as shown in FIGS. 4 to 6, an organic film including a black pigment is coated on the second interlayer insulating film 802 on which the pixel electrode 190 is formed, exposed, and developed to form a partition 803. The organic emission layer 70 is formed in each pixel area. At this time, the organic light emitting layer 70 usually has a multilayer structure. The organic light emitting layer 70 is formed by masking, deposition, and inkjet printing.
다음, 유기 발광층(70) 위에 전도성 유기 물질을 도포하여 버퍼층(804)을 형성하고, 버퍼층(804) 위에 ITO 또는 IZO를 증착하여 공통 전극(270)을 형성한다.Next, a conductive organic material is coated on the organic emission layer 70 to form a buffer layer 804, and ITO or IZO is deposited on the buffer layer 804 to form a common electrode 270.
이 때, 도시하지는 않았으나 공통 전극(270) 형성 전 또는 후에 알루미늄 등의 저저항 물질로 보조 전극을 형성할 수 있다. 또, 화소 전극(190)을 투명 도전 물질로 형성하는 경우에는 공통 전극(270)을 반사성이 우수한 금속을 형성한다.At this time, although not shown, the auxiliary electrode may be formed of a low resistance material such as aluminum before or after the common electrode 270 is formed. When the pixel electrode 190 is formed of a transparent conductive material, the common electrode 270 is formed of a metal having excellent reflectivity.
이러한 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에서는 화소 전극(190)을 불투명한 도전막으로 형성하고, 공통 전극(270)을 투명한 도전 물질로 형성하여, 화상을 표시판의 상부 방향으로 표시하는 탑 발광 방식에 대하여 설명하였다. In the organic light emitting diode display panel according to the exemplary embodiment of the present invention and a method of manufacturing the same, the pixel electrode 190 is formed of an opaque conductive film, and the common electrode 270 is formed of a transparent conductive material to form an image. The top emission method of displaying in the upper direction of the display panel has been described.
한편, 본 발명의 실시예에 따른 결정화 방법은 화소 전극(190)을 투명 도전 물질로 형성하고 공통 전극(270)을 불투명한 도전 물질로 형성하는 경우에는 화상을 표시한의 하부로 표시하는 바텀 방출 방식의 박막 트랜지스터 표시판 및 그 제조 방법에도 동일하게 적용할 수 있으며, 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에도 동일하게 적용할 수 있으며, 하나의 실시예를 도면을 참조하여 설명하기로 한다.On the other hand, in the crystallization method according to the embodiment of the present invention, when the pixel electrode 190 is formed of a transparent conductive material and the common electrode 270 is formed of an opaque conductive material, the bottom emission of displaying an image below the display is shown. The same may be applied to the thin film transistor array panel and the method of manufacturing the same. The same may be applied to the thin film transistor array panel and the manufacturing method of the liquid crystal display, and one embodiment will be described with reference to the drawings.
도 21은 본 발명의 실시예에 따른 결정화 방법을 통하여 다결정 규소층을 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 22는 도 21의 박막 트랜지스터 표시판을 XXII-XXII' 선을 따라 잘라 도시한 단면도이다.FIG. 21 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display including a polysilicon layer through a crystallization method according to an exemplary embodiment of the present invention, and FIG. 22 is a line XXII-XXII 'of the thin film transistor array panel of FIG. 21. A cross-sectional view taken along the line.
도 21 및 도 22에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에는 n형 불순물이 고농도로 도핑되어 있는 소스 영역(153)과 드레인 영역(155) 및 이들 사이에 위치하며 불순물이 도핑되지 않은 채널 영역(154)이 포함된 박막 트랜지스터의 다결정 규소층(150)이 형성되어 있다. 21 and 22, a blocking layer 111 made of silicon oxide or silicon nitride is formed on the transparent insulating substrate 110, and a high concentration of n-type impurities is doped on the blocking layer 111. The polysilicon layer 150 of the thin film transistor including the source region 153 and the drain region 155 and a channel region 154 disposed between them and having no impurities doped therein is formed.
그리고 게이트 절연(140) 위에는 일 방향으로 긴 게이트선(121)이 각각 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 n형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역(152)이 각각 형성되어 있다. Gate gates 121 elongated in one direction are formed on the gate insulation 140, and a portion of the gate lines 121 extend to overlap the channel region 154 of the polysilicon layer 150. A portion of the gate line 121 to be used is used as the gate electrode 124 of the thin film transistor. A low concentration doped region 152 is formed between the source region 153 and the channel region 154 and between the drain region 155 and the channel region 154 in which n-type impurities are lightly doped.
또한, 게이트 절연막(140) 상부에는 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 되며, 유지 전극 영역(157)의 양쪽에도 저농도 도핑 영역(152)이 각각 형성되어 있으며, 유지 전극 영역(157)의 한쪽에는 고농도 도핑 영역(158)이 위치한다. 게이트선(121)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 게이트선 (121) 폭보다 넓게 형성할 수 있으며, 게이트 구동 회로의 출력단에 직접 연결될 수 있다.In addition, a storage electrode line 131 for increasing the storage capacitance of the pixel is parallel to the gate line 121 and formed on the same layer on the gate insulating layer 140. A portion of the storage electrode line 131 overlapping the polycrystalline silicon layer 150 becomes the storage electrode 133, and the polycrystalline silicon layer 150 overlapping the storage electrode 133 becomes the storage electrode region 157. Low concentration doped regions 152 are formed on both sides of the sustain electrode region 157, and a high concentration doped region 158 is positioned on one side of the sustain electrode region 157. One end portion of the gate line 121 may be formed wider than the width of the gate line 121 to be connected to an external circuit, and may be directly connected to an output terminal of the gate driving circuit.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 및 반도체층(150) 위에는 제1 층간 절연막(801)이 형성되어 있다. 제1 층간 절연막(801)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다. The first interlayer insulating layer 801 is formed on the gate insulating layer 140 and the semiconductor layer 150 on which the gate line 121 and the storage electrode line 131 are formed. The first interlayer insulating layer 801 includes first and second contact holes 141 and 142 exposing the source region 153 and the drain region 155, respectively.
제1 층간 절연막(801) 위의 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173d)으로 사용된다. 데이터선(171)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있으며, 데이터 구동 회로의 출력단에 직접 연결될 수 있다. A data line 171 is formed to intersect the gate line 121 on the first interlayer insulating layer 801 to define a pixel region. A portion or the branched portion of the data line 171 is connected to the source region 153 through the first contact hole 141 and the portion connected to the source region 153 is the source electrode 173d of the thin film transistor. Used. One end of the data line 171 may be formed wider than the width of the data line 171 to be connected to an external circuit (not shown), and may be directly connected to an output terminal of the data driving circuit.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.A drain electrode 175 is formed on the same layer as the data line 171 and is separated from the source electrode 173 and connected to the drain region 155 through the second contact hole 142.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(801) 위에 제2 층간 절연막(802)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(175)을 노출하는 제3 접촉구(143)를 가진다. The second interlayer insulating layer 802 is formed on the first interlayer insulating layer 801 including the drain electrode 175 and the data line 171. The second interlayer insulating layer 602 has a third contact hole 143 exposing the drain electrode 175.
제2 층간 절연막(802) 위에는 제3 접촉구(143)를 통해 드레인 전극(175d)과 연결되어 있는 화소 전극(190)이 각각의 화소 영역에 형성되어 있다. The pixel electrode 190 connected to the drain electrode 175d through the third contact hole 143 is formed in each pixel area on the second interlayer insulating layer 802.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서도 다결정 규소층(150)을 앞에서 설명한 바와 같이 본 발명의 실시예에 따른 레이저빔 조사 장치 및 이를 이용한 결정화 방법으로 반도체층(150)을 형성한다. In the method of manufacturing the thin film transistor array panel according to the embodiment of the present invention, as described above, the polysilicon layer 150 is formed, the semiconductor layer 150 is formed by the laser beam irradiation apparatus and the crystallization method using the same according to the embodiment of the present invention. do.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
이처럼, 본 발명에서는 레이저빔을 반사시키거나 투과시키는 영역을 정의하는 박막 패턴을 가지는 다수의 마스크를 이용하여 임의의 영역을 분할하여 결정화를 실시함으로써 넓은 면적을 한번에 결정화할 수 있으며, 표시 장치의 특성이 저하되는 것을 방지할 수 있다.As described above, in the present invention, a large area can be crystallized at a time by performing a crystallization by dividing an arbitrary region by using a plurality of masks having a thin film pattern defining a region that reflects or transmits a laser beam. This deterioration can be prevented.
도 1은 본 발명의 실시예에 따른 결정화 장치를 이용하여 마스크의 슬릿에 레이저를 통과시켜 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정화 공정을 개략적으로 도시한 개략도이고, 1 is a schematic diagram schematically illustrating a sequential lateral solid phase crystallization process of crystallizing amorphous silicon into polycrystalline silicon by passing a laser through a slit of a mask using a crystallization apparatus according to an embodiment of the present invention.
도 2a 내지 2c는 도 1에 도시한 각각의 마스크에 형성되어 있는 투과 영역의 위치를 도시한 평면도이고,2A to 2C are plan views showing the positions of the transmission regions formed in the respective masks shown in FIG. 1,
도 3은 임의의 영역에 대해서 도 2a 내지 도 2c의 마스크를 통하여 결정화되는 위치를 도시한 평면도이고, 3 is a plan view showing a position to be crystallized through the mask of FIGS. 2A to 2C for an arbitrary region,
도 4는 본 발명의 실시예에 따른 결정화 장치 및 방법을 이용하여 제조한 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,4 is a layout view illustrating a structure of a thin film transistor array panel for an organic light emitting diode display manufactured using a crystallization apparatus and a method according to an exemplary embodiment of the present invention.
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V' 선 및 VI-VI' 선을 따라 잘라 도시한 단면도이고,5 and 6 are cross-sectional views of the thin film transistor array panel of FIG. 4 taken along lines V-V 'and VI-VI',
도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19는 도 4 내지 도 6의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고, 7, 9, 11, 13, 15, 17, and 19 are layout views illustrating intermediate steps in the method of manufacturing the thin film transistor array panel of FIGS. 4 to 6.
도 8a 및 도 8b는 도 7에서 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이고,8A and 8B are cross-sectional views taken along the lines VIIIa-VIIIa 'and VIIIb-VIIIb' of FIG. 7;
도 10a 및 도 10b는 도 9에서 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이고,10A and 10B are cross-sectional views taken along the lines Xa-Xa 'and Xb-Xb' in FIG. 9,
도 12a 및 도 12b는 도 11에서 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도이고,12A and 12B are cross-sectional views taken along the lines XIIa-XIIa 'and XIIb-XIIb' in FIG. 11,
도 14a 및 도 14b는 도 13에서 XIVa-XIVa' 선 및 XIVb-XIVb' 선을 따라 잘라 도시한 단면도이고,14A and 14B are cross-sectional views taken along lines XIVa-XIVa 'and XIVb-XIVb' in FIG. 13,
도 16a 및 도 16b는 도 15에서 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이고,16A and 16B are cross-sectional views taken along the lines XVIa-XVIa 'and XVIb-XVIb' of FIG. 15;
도 18a 및 도 18b는 도 17에서 XVIIIa-XVIIIa' 선 및 XVIIIb-XVIIIb' 선을 따라 잘라 도시한 단면도이고,18A and 18B are cross-sectional views taken along the lines XVIIIa-XVIIIa 'and XVIIIb-XVIIIb' in FIG. 17,
도 20a 및 도 20b는 도 19에서 XXa-XXa' 선 및 XXb-XXb' 선을 따라 잘라 도시한 단면도이고,20A and 20B are cross-sectional views taken along the lines XXa-XXa 'and XXb-XXb' of FIG. 19.
도 21은 본 발명의 실시예에 따른 결정화용 마스크를 이용하여 제조한 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.FIG. 21 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display device manufactured using a crystallization mask according to an exemplary embodiment of the present invention.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030090146A KR101100875B1 (en) | 2003-12-11 | 2003-12-11 | Laser beam irradiation device for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030090146A KR101100875B1 (en) | 2003-12-11 | 2003-12-11 | Laser beam irradiation device for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050057923A true KR20050057923A (en) | 2005-06-16 |
| KR101100875B1 KR101100875B1 (en) | 2012-01-02 |
Family
ID=37251627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030090146A KR101100875B1 (en) | 2003-12-11 | 2003-12-11 | Laser beam irradiation device for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101100875B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7879700B2 (en) | 2003-02-25 | 2011-02-01 | Samsung Electronics Co., Ltd. | Crystallization apparatus and method of amorphous silicon |
| US8865578B2 (en) | 2010-07-23 | 2014-10-21 | Samsung Display Co., Ltd. | Method of manufacturing polycrystalline silicon layer, and method of manufacturing transistor having the polycrystalline silicon layer |
| KR20160057924A (en) | 2014-11-14 | 2016-05-24 | 한국기계연구원 | Sputtering crystallizing appratus using laser and sputtering crystallizing method using thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3026520B2 (en) * | 1991-08-23 | 2000-03-27 | 東京エレクトロン株式会社 | Liquid crystal display manufacturing equipment |
| JP4986347B2 (en) * | 2000-08-25 | 2012-07-25 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
2003
- 2003-12-11 KR KR1020030090146A patent/KR101100875B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7879700B2 (en) | 2003-02-25 | 2011-02-01 | Samsung Electronics Co., Ltd. | Crystallization apparatus and method of amorphous silicon |
| US8865578B2 (en) | 2010-07-23 | 2014-10-21 | Samsung Display Co., Ltd. | Method of manufacturing polycrystalline silicon layer, and method of manufacturing transistor having the polycrystalline silicon layer |
| KR20160057924A (en) | 2014-11-14 | 2016-05-24 | 한국기계연구원 | Sputtering crystallizing appratus using laser and sputtering crystallizing method using thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101100875B1 (en) | 2012-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101230299B1 (en) | Thin film transistor array panel | |
| KR100997971B1 (en) | Mask for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method | |
| KR100878240B1 (en) | A poly-crystallization mask, and a method for manufacturing a thin film transistor using the mask | |
| US8106409B2 (en) | Thin film transistor array panel | |
| KR102034071B1 (en) | Organic Light Emitting Display Device Including Poly-Si Thin Film Transistor And Manufacturing Method Of The Same | |
| KR101100875B1 (en) | Laser beam irradiation device for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method | |
| KR101263652B1 (en) | Flat panel display device and method for manufacturing the same | |
| KR100805155B1 (en) | Organic light emitting diode display having thin film transistor and manufacturing the same | |
| KR101032944B1 (en) | Mask for solidification, and method for manufacturing a thin film transistor array panel using the method | |
| KR101071255B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR100920343B1 (en) | Poly silicon thin film transistor array panel and fabricating method of the same | |
| KR101054339B1 (en) | Polycrystalline Mask and Silicon Crystallization Method Using The Same | |
| KR101018749B1 (en) | Mask for solidification, and method for manufacturing a thin film transistor array panel using the mask | |
| KR101348759B1 (en) | Mask for solidification, and method for manufacturing a thin film transistor | |
| KR20060089833A (en) | Optic mask for solidification, thin film transistor array panel using the same and manufacturing method thereof | |
| KR100878243B1 (en) | A method for manufacturing a thin film transistor using polysilicon | |
| KR101032940B1 (en) | Thin film transistor array panel | |
| KR100992143B1 (en) | Silicon crystallization system and silicon crystallization method | |
| KR100992124B1 (en) | Panel for a display device and method for manufacturing thereof | |
| KR20060084588A (en) | Thin film transistor array panel | |
| KR20050068537A (en) | Method for manufacturing a thin film transistor array panel using the method | |
| KR20060084490A (en) | Optic mask for solidification and thin film transistor array panel using thesame | |
| KR20050063015A (en) | Method for manufacturing a thin film transistor | |
| KR20100084899A (en) | Mask for solidification, solidification method usting the same and method for manufacturing thin film transistor array panel including the same | |
| KR20070091791A (en) | Mask, method for fabricating polysilicon thin film and method for fabricating thin film transistor substrate using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |