KR20050057790A - 반도체 소자의 인덕터 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 인덕터 형성방법에 관한 것으로, 본 발명의 사상은 하부 전극층이 형성된 반도체 기판 상에 인덕터 패턴을 정의하는 제1 포토레지스트로 형성된 제1 및 제2 패턴을 형성하는 단계, 상기 결과물 전면에 시드층을 형성하는 단계, 상기 결과물 전면에 제2 포토레지스트를 형성하는 단계, 상기 결과물의 제1 포토레지스트로 형성된 제1 패턴이 노출되도록 평탄화 공정을 수행하여, 제1 포토레지스트로 형성된 제1 패턴상의 시드층을 제거하는 단계, 상기 결과물 전면에 가스 클러스트 이온 빔 공정을 수행하여, 제1 포토레지스트로 형성된 제2 패턴 상의 시드층을 제거하는 단계, 상기 형성된 제2 포토레지스트를 제거하는 단계 및 상기 결과물 전면에 도금공정을 수행하여 도금층을 형성하여 인덕터의 형성을 완료하는 단계를 포함한다.

Description

반도체 소자의 인덕터 형성방법{Method of forming a inductor in a semiconductor devices}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 인덕터 형성방법에 관한 것이다.

일반적으로 RF MEMS 인덕터 형성 공정시, 인덕터 패턴을 정의하는 포토레지스트 패턴을 형성하고, 인덕터 패턴에 도금층이 형성되도록 시드층을 형성하고, 전기 도금공정을 수행하여, 인덕터의 형성을 완료한다.

이때, 인덕터 패턴뿐만 아니라 포토레지스트 패턴에도 시드층이 형성되는 데, 이 도금층이 형성되지 않아도 되는 포토레지스트 패턴상에 형성된 시드층은 CMP공정 등을 통해 제거된다.

한편, 상기 포토레지스트 패턴을 형성하기 위해 도포된 포토레지스트에 수행되는 사진 공정시 포토레지스트는 단차가 발생되는 특성을 갖게 된다.

그러나 상기 단차가 발생된 포토레지스트에 상기 시드층을 제거하는 CMP 공정을 수행하면, 시드층의 제거가 어려워지게 되어 인덕터 영역에만 도금층을 형성하는 공정은 어렵게 되는 문제점이 있다.

또한, 상기 수행되는 CMP 공정은 상기 형성된 인덕터 패턴 및 포토레지스트 패턴에 손상을 줄 수 있는 문제점이 있다.

상술한 문제점을 해결하기 위한 본 발명의 목적은 인덕터 형성영역에만 도금층이 형성될 수 있도록 하는 반도체 소자의 인덕터 형성방법을 제공함에 있다.

또한, 상기 인덕터 패턴 및 이를 정의하는 포토레지스트 패턴에 가해지는 손상을 줄일 수 있는 반도체 소자의 인덕터 형성방법을 제공함에 있다.

상술한 문제점을 해결하기 위한 본 발명의 사상은 하부 전극층이 형성된 반도체 기판 상에 인덕터 패턴을 정의하는 제1 포토레지스트로 형성된 제1 및 제2 패턴을 형성하는 단계, 상기 결과물 전면에 시드층을 형성하는 단계, 상기 결과물 전면에 제2 포토레지스트를 형성하는 단계, 상기 결과물의 제1 포토레지스트로 형성된 제1 패턴이 노출되도록 평탄화 공정을 수행하여, 제1 포토레지스트로 형성된 제1 패턴상의 시드층을 제거하는 단계, 상기 결과물 전면에 가스 클러스트 이온 빔 공정을 수행하여, 제1 포토레지스트로 형성된 제2 패턴 상의 시드층을 제거하는 단계, 상기 형성된 제2 포토레지스트를 제거하는 단계 및 상기 결과물 전면에 도금공정을 수행하여 도금층을 형성하여 인덕터의 형성을 완료하는 단계를 포함한다.

상기 제1 포토레지스트로 형성된 제1 패턴은 상기 제1 포토레지스트로 형성된 제2 패턴보다 높은 높이를 가지는 것이 바람직하다.

상기 제1 포토레지스트는 200℃ 정도의 온도에서 하드 베이크(hard bake)공정을 수행하여 통상의 용제로 제거되지 않도록 형성하는 것이 바람직하다.

상기 제2 포토레지스트는 하드 베이크 공정을 수행하지 않는 것 또는 저온의 하드 베이크 온도를 수행하는 것 중 어느 것을 사용하여 통상의 용제에 의해 제거되도록 하기 위해 형성하는 것이 바람직하다.

본 발명의 또 다른 사상은 하부 전극층이 형성된 반도체 기판 상에 인덕터 패턴을 정의하는 포토레지스트로 형성된 제1 및 제2 패턴을 형성하는 단계, 상기 결과물 전면에 시드층을 형성하는 단계, 상기 결과물 전면에 가스 클러스트 이온 빔 공정을 수행하여, 포토레지스트로 형성된 제1 및 제2 패턴 상의 시드층을 제거하는 단계 및 상기 결과물 전면에 도금공정을 수행하여 도금층을 형성하여 인덕터의 형성을 완료하는 단계를 포함한다.

상기 포토레지스트로 형성된 제1 패턴은 상기 포토레지스트로 형성된 제2 패턴보다 높은 높이를 가지는 것이 바람직하다.

본 발명의 또 다른 사상은 하부 전극층이 형성된 반도체 기판 상에 인덕터 패턴을 정의하는 포토레지스트로 형성된 제1 및 제2 패턴을 형성하는 단계, 상기 결과물 전면에 시드층을 형성하는 단계, 상기 결과물의 포토레지스트로 형성된 제1 패턴이 노출되도록 평탄화 공정을 수행하여, 포토레지스트로 형성된 제1 패턴상의 시드층을 제거하는 단계, 상기 결과물 전면에 가스 클러스트 이온 빔 공정을 수행하여, 포토레지스트로 형성된 제2 패턴 상의 시드층을 제거하는 단계 및 상기 결과물 전면에 도금공정을 수행하여 도금층을 형성하여 인덕터의 형성을 완료하는 단계를 포함한다.

상기 포토레지스트로 형성된 제1 패턴은 상기 포토레지스트로 형성된 제2 패턴보다 높은 높이를 가지는 것이 바람직하다.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.

도 1 내지 도 7은 본 발명의 제1 실시예에 따른 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.

도 1을 참조하면, 하부 전극층(12)이 형성된 반도체 기판(미도시)상에 인덕터 패턴을 정의하는 제1 및 제2 포토레지스트 패턴(PR1A, PR1B)을 형성한다.

이때, 제1 및 제2 포토레지스트 패턴(PR1A, PR1B)을 형성하기 위해 도포된 제1 포토레지스트에 수행되는 사진 공정시 단차(A)가 발생되는 특성이 있는 데, 이 발생된 단차(A)를 가진 제1 포토레지스트를 패터닝하게 되면, 제1 및 제2 포토레지스트 패턴과 같은 단차를 가진 패턴을 갖게 된다. 상기 도포된 제1 포토레지스트는 200℃ 정도의 온도에서 하드 베이크(hard bake)가 되어 일반용제로 제거되지 않도록 형성한다.

도 2를 참조하면, 상기 결과물의 벽면을 따라 구리 시드층(14)을 형성한다. 이 구리 시드층(14)은 500Å정도의 두께로 형성하는 데, 이후 수행되는 가스 클러스터 이온빔(gas cluster ion beam)공정에 의해 빨리 제거될 수 있는 두께로 증착되도록 한다.

도 3을 참조하면, 상기 구리 시드층(14)이 형성된 결과물 전면에 제2 포토레지스트(PR2)를 형성한다. 이 제2 포토레지스트(PR2)는 인덕터 패턴을 정의하는 상기 제1 포토레지스트(미도시)와 달리 통상의 용제에 쉽게 제거되도록 하기 위해, 하드 베이크 공정을 수행하지 않거나 또는 저온의 하드 베이크 온도를 수행할 수 있다. 상기 제2 포토레지스트(PR2)는 인덕터 패턴 저면에 형성된 구리 시드층(14)이 이후 수행되는 가스 클러스터 이온빔 공정에 의해 제거되는 것을 방지하기 위해 형성한다.

도 4를 참조하면, 상기 결과물 전면에 상기 구리 시드층(14)이 노출되도록 CMP공정과 같은 평탄화 공정을 수행하여, 제1 및 제2 포토레지스트 패턴(PR1A, PR1B) 상에 형성된 제2 포토레지스트(PR2)를 제거한다.

상기 CMP 공정은 슬러리 및 DI워터 중 어느 하나를 사용하여 수행할 수 있는 데, 이때, DI 워터를 사용하여 CMP 공정을 수행할 때는 제2 포토레지스트(PR2)만이 제거되지만, 슬러리를 사용하여 CMP 공정을 수행할 때는 제2 포토레지스트(PR2) 뿐만 아니라 구리 시드층(14)의 소정 두께도 제거될 수 있어, 후속 구리 시드층(14)의 제거를 용이하게 할 수도 있다.

도 5를 참조하면, 상기 공정을 통해 제1 및 제2 포토레지스트 패턴(PR1A, PR1B) 상의 노출된 구리 시드층(14)을 제거하는 공정을 수행한다.

상기 구리 시드층(14)의 제거는 가스 클러스터 이온 빔(Gas Cluster Ion Beam: GCIB)공정에 의해 수행된다.

도 6을 참조하면, 상기 결과물에 형성된 제2 포토레지스트(PR2)를 제거하는 공정을 수행한다. 상기 제2 포토레지스트의 제거는 통상의 용제를 통해 제거하는 데, 이 제거 공정시 인덕터 패턴을 정의하는 제1 및 제2 포토레지스트 패턴(PR1A, PR1B)은 제거되지 않는다.

따라서 상기 가스 클러스터 이온 빔 공정에 의해 구리 시드층(14)의 제거 및 제2 포토레지스트(PR2)의 제거로 인해, 인덕터가 형성될 영역에만 구리 시드층(14)이 잔존하게 된다.

도 7을 참조하면, 상기 결과물 전면에 전기 도금공정을 수행하면, 상기 인덕터 패턴에만 잔존한 구리 시드층(14)에 의해, 인덕터 패턴에만 구리 도금층(16)이 형성되어, 인덕터의 형성이 완료된다.

도 8 내지 도 9는 본 발명의 제2 실시예인 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.

도 8을 참조하면, 상기 제1 실시 예에서의 도 2에 도시된 구리 시드층 형성공정까지 동일하게 진행한 뒤, 상기 결과물 전면에 가스 클러스터 이온 빔 공정을 수행하여 구리 시드층 제거공정을 수행한다. 이때, 구리 시드층(14)은 제1 및 제2 포토레지스트 패턴(PR1A, PR1B)의 측면 및 인턱터 패턴의 저면에만 형성되어 있다.

도 9를 참조하면, 상기 결과물 전면에 전기 도금공정을 수행하면, 상기 인덕터 패턴에만 잔존한 구리 시드층(14)에 의해, 인덕터 패턴에만 구리 도금층(16)이 형성되어, 인덕터의 형성이 완료된다.

도 10 내지 도 11은 본 발명의 제3 실시예인 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.

도 10을 참조하면, 상기 제1 실시 예에서의 도 2에 도시된 구리 시드층(14) 형성공정까지 동일하게 진행한 뒤, 상기 결과물의 제1 포토레지스트 패턴(PR1A)이 노출될 때까지 CMP 공정과 같은 평탄화 공정을 수행하여 제1 포토레지스트 패턴(PR1A) 상부에 형성된 구리 시드층(14)을 제거한다. 이때, 제1 포토레지스트 패턴과 단차를 가진 제2 포토레지스트 패턴(PR1B)상부에는 구리 시드층(14)이 잔존하게 된다.

도 11을 참조하면, 상기 결과물 전면에 가스 클러스터 이온 빔 공정을 수행하여 구리 시드층 제거공정을 수행한다. 이어서, 상기 결과물 전면에 전기 도금공정을 수행하면, 상기 인덕터 패턴에만 잔존한 구리 시드층(14)에 의해, 인덕터 패턴에만 구리 도금층(16)이 형성되어, 인덕터의 형성이 완료된다.

본 발명에 의하면, 제2 포토레지스트 및 가스 클러스터 이온 빔 공정을 수행함으로써, 인덕터 형성영역에만 도금층이 형성될 수 있도록 한다.

또한, 본 발명에 의하면, 제2 포토레지스트 및 가스 클러스터 이온 빔 공정을 수행함으로써, 상기 인덕터 패턴 및 이를 정의하는 포토레지스트 패턴에 가해지는 손상을 줄일 수 있다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 제2 포토레지스트 및 가스 클러스터 이온 빔 공정을 수행함으로써, 인덕터 형성영역에만 도금층이 형성될 수 있도록 하는 효과가 있다.

또한, 본 발명에 의하면, 제2 포토레지스트 및 가스 클러스터 이온 빔 공정을 수행함으로써, 상기 인덕터 패턴 및 이를 정의하는 포토레지스트 패턴에 가해지는 손상을 줄일 수 있는 효과가 있다.

본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.

도 1 내지 도 7은 본 발명의 제1 실시예인 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.

도 8 내지 도 9는 본 발명의 제2 실시예인 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.

도 10 내지 도 11은 본 발명의 제3 실시예인 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.

*도면의 주요부분에 대한 부호의 설명*

12: 하부 전극층 14: 구리 시드층

16: 구리 도금층

Claims (9)

1. 하부 전극층이 형성된 반도체 기판 상에 인덕터 패턴을 정의하는 제1 포토레지스트로 형성된 제1 및 제2 패턴을 형성하는 단계;

   상기 결과물 전면에 시드층을 형성하는 단계;

   상기 결과물 전면에 제2 포토레지스트를 형성하는 단계;

   상기 결과물의 제1 포토레지스트로 형성된 제1 패턴이 노출되도록 평탄화 공정을 수행하여, 제1 포토레지스트로 형성된 제1 패턴상의 시드층을 제거하는 단계;

   상기 결과물 전면에 가스 클러스트 이온 빔 공정을 수행하여, 제1 포토레지스트로 형성된 제2 패턴 상의 시드층을 제거하는 단계;

   상기 형성된 제2 포토레지스트를 제거하는 단계; 및

   상기 결과물 전면에 도금공정을 수행하여 도금층을 형성하여 인덕터의 형성을 완료하는 단계를 포함하는 반도체 소자의 인덕터 형성방법.
2. 제1 항에 있어서, 상기 제1 포토레지스트로 형성된 제1 패턴은

   상기 제1 포토레지스트로 형성된 제2 패턴보다 높은 높이를 가지는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
3. 제1 항에 있어서, 상기 제1 포토레지스트는

   200℃ 정도의 온도에서 하드 베이크(hard bake)공정을 수행하여 통상의 용제로 제거되지 않도록 형성하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
4. 제1 항에 있어서, 상기 제2 포토레지스트는

   하드 베이크 공정을 수행하지 않는 것 또는 저온의 하드 베이크 온도를 수행하는 것 중 어느 것을 사용하여 통상의 용제에 의해 제거되도록 하기 위해 형성하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
5. 제1 항에 있어서, 상기 평탄화 공정은

   슬러리 및 DI워터중 어느 하나를 사용하여 수행하는 CMP 공정인 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
6. 하부 전극층이 형성된 반도체 기판 상에 인덕터 패턴을 정의하는 포토레지스트로 형성된 제1 및 제2 패턴을 형성하는 단계;

   상기 결과물 전면에 시드층을 형성하는 단계;

   상기 결과물 전면에 가스 클러스트 이온 빔 공정을 수행하여, 포토레지스트로 형성된 제1 및 제2 패턴 상의 시드층을 제거하는 단계; 및

   상기 결과물 전면에 도금공정을 수행하여 도금층을 형성하여 인덕터의 형성을 완료하는 단계를 포함하는 반도체 소자의 인덕터 형성방법.
7. 제6 항에 있어서, 상기 포토레지스트로 형성된 제1 패턴은

   상기 포토레지스트로 형성된 제2 패턴보다 높은 높이를 가지는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
8. 하부 전극층이 형성된 반도체 기판 상에 인덕터 패턴을 정의하는 포토레지스트로 형성된 제1 및 제2 패턴을 형성하는 단계;

   상기 결과물 전면에 시드층을 형성하는 단계;

   상기 결과물의 포토레지스트로 형성된 제1 패턴이 노출되도록 평탄화 공정을 수행하여, 포토레지스트로 형성된 제1 패턴상의 시드층을 제거하는 단계;

   상기 결과물 전면에 가스 클러스트 이온 빔 공정을 수행하여, 포토레지스트로 형성된 제2 패턴 상의 시드층을 제거하는 단계; 및

   상기 결과물 전면에 도금공정을 수행하여 도금층을 형성하여 인덕터의 형성을 완료하는 단계를 포함하는 반도체 소자의 인덕터 형성방법.
9. 제8 항에 있어서, 상기 포토레지스트로 형성된 제1 패턴은

   상기 포토레지스트로 형성된 제2 패턴보다 높은 높이를 가지는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.