KR20050054475A - 광 반도체 장치의 제조방법 - Google Patents

광 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20050054475A
KR20050054475A KR1020040101219A KR20040101219A KR20050054475A KR 20050054475 A KR20050054475 A KR 20050054475A KR 1020040101219 A KR1020040101219 A KR 1020040101219A KR 20040101219 A KR20040101219 A KR 20040101219A KR 20050054475 A KR20050054475 A KR 20050054475A
Authority
KR
South Korea
Prior art keywords
diisocyanate
resin layer
optical semiconductor
resin
preferable
Prior art date
Application number
KR1020040101219A
Other languages
English (en)
Other versions
KR100798195B1 (ko
Inventor
스에히로이치로
호타유지
사다요리나오키
가마다다카시
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050054475A publication Critical patent/KR20050054475A/ko
Application granted granted Critical
Publication of KR100798195B1 publication Critical patent/KR100798195B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G18/00Polymeric products of isocyanates or isothiocyanates
    • C08G18/06Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen
    • C08G18/70Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen characterised by the isocyanates or isothiocyanates used
    • C08G18/72Polyisocyanates or polyisothiocyanates
    • C08G18/74Polyisocyanates or polyisothiocyanates cyclic
    • C08G18/76Polyisocyanates or polyisothiocyanates cyclic aromatic
    • C08G18/7607Compounds of C08G18/7614 and of C08G18/7657
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/14Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles in several steps
    • B29C43/146Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles in several steps for making multilayered articles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G18/00Polymeric products of isocyanates or isothiocyanates
    • C08G18/02Polymeric products of isocyanates or isothiocyanates of isocyanates or isothiocyanates only
    • C08G18/025Polymeric products of isocyanates or isothiocyanates of isocyanates or isothiocyanates only the polymeric products containing carbodiimide groups
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G18/00Polymeric products of isocyanates or isothiocyanates
    • C08G18/06Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen
    • C08G18/70Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen characterised by the isocyanates or isothiocyanates used
    • C08G18/71Monoisocyanates or monoisothiocyanates
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29LINDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2011/00Optical elements, e.g. lenses, prisms
    • B29L2011/0016Lenses
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29LINDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2011/00Optical elements, e.g. lenses, prisms
    • B29L2011/0083Reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Polyurethanes Or Polyureas (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, (1) 도체 상에 탑재한 1종 이상의 광 반도체 소자 상에 수지 층을 형성하는 단계, 및 (2) 단계(1)에서 형성한 수지 층을 가압 성형하는 단계를 포함하는 광 반도체 장치의 제조방법을 제공한다.

Description

광 반도체 장치의 제조방법{PROCESS FOR PRODUCING OPTICAL SEMICONDUCTOR DEVICE}
본 출원은, 2003년 12월 4일자로 출원된 일본 특허출원 제 2003-406400 호에 기초한 것으로, 그 내용은 본원에 참고로 인용하고 있다.
본 발명은 광 반도체 장치의 제조방법에 관한 것이다.
광 반도체 장치의 광 취출 효율을 향상시키기 위해서, 복수의 수지 층으로 광 반도체 소자가 봉지되고, 수지 층의 굴절률을 광 반도체 소자 측으로부터 최외층으로 향하여 순차적으로 작게 한 광 반도체 장치가 알려져 있다(특허문헌 1 참조).
특허문헌 1 : 일본 특허공개 제 1990-65220 호 공보(청구항 1)
종래, 광 반도체 소자에 직접 접하는 제 1 봉지 수지는, 딥핑(dipping) 또는 포팅(potting)에 의해 형성되어 있다. 그러나, 딥핑 또는 포팅에 의한 수지 봉지에서는, 액상 수지를 개개의 광 반도체 소자에 소정량 적가하는 작업에 문제가 생기고, 또한 개개의 봉지 형상이 불균일하면, 발광에 편차가 발생하기 쉽다고 하는 결점을 갖는다.
본 발명의 목적은, 1종 이상의 광 반도체 소자의 수지 봉지를 간편하고 또한 균일하게 할 수 있는 광 반도체 소자의 제조방법을 제공하는 것에 있다.
본 발명의 다른 목적 및 효과는 아래 설명으로부터 자명해질 것이다.
본 발명은, (1) 도체 상에 탑재한 1종 이상의 광 반도체 소자 상에 수지 층을 형성하는 단계, 및 (2) 단계(1)에서 형성한 수지 층을 가압 성형하는 단계를 포함하는 광 반도체 장치의 제조방법에 관한 것이다.
본 발명의 광 반도체 장치의 제조방법은, (1) 도체 상에 탑재한 1종 이상의 광 반도체 소자 상에 수지 층을 형성하는 단계, 및 (2) 단계(1)에서 형성한 수지 층을 가압 성형하는 단계를 포함한다.
단계(1)에 있어서, 광 반도체 소자는, 통상 광 반도체 장치에 사용되는 것이면 특별히 한정되지 않고, 예컨대 질화 갈륨(GaN, 굴절률: 2.5), 갈륨인(GaP, 굴절률: 2.9), 갈륨 비소(GaAs, 굴절률: 3.5) 등을 들 수 있고, 이들 중에서는, 청색 발광하며 형광체를 개입시켜서 백색 LED의 제조가 가능하다는 관점에서, GaN이 바람직하다.
광 반도체 소자를 탑재하는 도체는, 통상 광 반도체 장치에 사용되는 것이면 특별히 한정되지 않지만, 소정의 형상을 갖는 리드 프레임(lead frame)이 도체로서 사용되고 있어도, 에칭에 의해 소정 형상으로 형성된 도체이어도 된다.
광 반도체 소자 및 도체를 장착하는 기판(2)도 특별히 한정되지 않지만, 본 발명에서는, 그 효과가 더욱 현저하게 발휘되는 관점에서, 하나의 기판 상에 복수의 도체 및 광 반도체 소자가 탑재되어 있는 것이 바람직하다.
단계(1)에서의 수지 층을 구성하는 수지(이 수지는 이후 "제 1 수지"로서 지칭된다)의 굴절률은, 광 반도체 소자로부터의 광 취출 효율을 높이는 관점에서, 1.6 이상이 바람직하고, 1.7 내지 2.1이 더욱 바람직하다.
광 반도체 소자를 봉지하는 수지로서는, 폴리에터설폰, 폴리이미드, 방향족 폴리아마이드, 폴리카보다이이미드, 에폭시 수지 등을 들 수 있다.
이들 중에서, 단계(1)에서의 수지 층을 구성하는 수지로서는, 저온, 저압에서의 가공이 용이하다고 하는 관점에서, 폴리카보다이이미드가 바람직하며, 하기 화학식 1로 표시되는 폴리카보다이이미드가 더욱 바람직하다.
상기 식에서,
R은 다이아이소사이아네이트 잔기를 나타내고,
R1은 모노아이소사이아네이트 잔기를 나타내며,
n은 1 내지 100의 정수이다.
본 발명에 있어서, 상기 화학식 1로 표시되는 폴리카보다이이미드는 1종 또는 2종 이상의 다이아이소사이아네이트를 축합 반응시키고, 모노아이소사이아네이트로 말단 봉쇄하는 것에 의해 수득된다.
상기 화학식 1에서, R은 출발물질로서 사용되는 다이아이소사이아네이트의 잔기를 나타내고, R1은 다른 출발물질로서 사용되는 모노아이소사이아네이트의 잔기를 나타낸다. 또한, n은 1 내지 100의 정수이다.
출발물질로서 사용되는 다이아이소사이아네이트 및 모노아이소사이아네이트는 방향족 계 또는 지방족 계 중 어느 쪽이어도 되고, 각각 1종 이상의 방향족 아이소사이아네이트 또는 1종 이상의 지방족 아이소사이아네이트를 단독으로 또는 양자를 함께 사용할 수 있다. 본 발명에서는, 폴리카보다이이미드의 굴절률을 더욱 높게 하는 관점에서는, 방향족 아이소사이아네이트가 적합하게 사용된다. 즉, 다이아이소사이아네이트 및 모노아이소사이아네이트의 적어도 한쪽이 1종 이상의 방향족 아이소사이아네이트를 포함하는지 또는 방향족 아이소사이아네이트인지, 또는 모두 1종 이상의 방향족 아이소사이아네이트인 것이 바람직하다. 이 중에서도, 다이아이소사이아네이트가 지방족 아이소사이아네이트 또는 방향족 아이소사이아네이트이고, 또한 모노아이소사이아네이트가 1종 이상의 방향족 아이소사이아네이트인 것이 더욱 바람직하며, 다이아이소사이아네이트 및 모노아이소사이아네이트의 어느 쪽이 방향족 아이소사이아네이트인 것이 특히 바람직하다.
본 발명에서 사용되는 다이아이소사이아네이트로서는 예컨대 헥사메틸렌 다이아이소사이아네이트, 도데카메틸렌 다이아이소사이아네이트, 2,2,4-트라이메틸헥사메틸렌 다이아이소사이아네이트, 4,4'-다이클로로헥실메테인 다이아이소사이아네이트, 자일렌 다이아이소사이아네이트, 테트라메틸자일릴렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 사이클로헥실 다이아이소사이아네이트, 라이신 다이아이소사이아네이트, 메틸사이클로헥세인-2,4'-다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 4,4'-다이페닐 에터 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 2,4-톨릴렌 다이아이소사이아네이트, 나프탈렌 다이아이소사이아네이트, 1-메톡시페닐-2,4-다이아이소사이아네이트, 3,3'-다이메톡시-4,4'-다이페닐메테인 다이아이소사이아네이트, 4,4'-다이페닐 에터 다이아이소사이아네이트, 3,3'-다이메틸-4,4'-다이페닐 에터 다이아이소사이아네이트, 2,2-비스[4-(4-아이소사이아네이토페녹시)페닐]헥사플루오로프로페인, 2,2-비스[4-(4-아이소사이아네이토페녹시)페닐]프로판 등을 들 수 있다.
그 중에서도, 고굴절률의 발현 및 그 제어의 용이성의 관점에서, 톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트 및 나프탈렌 다이아이소사이아네이트, 헥사메틸렌 다이아이소사이아네이트 및 도데카메틸렌 다이아이소사이아네이트로 이루어진 군에서 선택된 적어도 1종이 적합하게 사용되며, 나프탈렌 다이아이소사이아네이트가 더욱 적합하게 사용된다.
이들 다이아이소사이아네이트는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있지만, 내열성의 관점에서는 2 내지 3종의 다이아이소사이아네이트를 혼합하여 사용하는 것이 바람직하다.
출발물질로서 사용되는 1종 이상의 다이아이소사이아네이트로서는, 사용되기 전 다이아이소사이아네이트 중 방향족 다이아이소사이아네이트가 바람직하게는 10몰% 이상(상한은 100몰%) 포함하는 것이 바람직하다. 상기 다이아이소사이아네이트로서는 상기 적합한 것을 사용하는 것이 바람직하다.
본 발명에서 사용되는 모노아이소사이아네이트로서는 예컨대 사이클로헥실 아이소사이아네이트, 페닐 아이소사이아네이트, p-니트로페닐 아이소사이아네이트, p- 및 m-톨릴 아이소사이아네이트, p-폼일페닐 아이소사이아네이트, p-아이소프로필페닐 아이소사이아네이트, 1-나프틸 아이소사이아네이트 등을 들 수 있다.
모노아이소사이아네이트는, 서로 반응하지 않지만 효율적으로 폴리카보다이이미드의 말단 봉쇄를 진행시키려는 관점에서, 방향족 모노아이소사이아네이트가 바람직하게 사용되고, 1-나프틸 아이소사이아네이트가 더욱 바람직하게 사용된다.
이들 모노아이소사이아네이트는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
말단 봉쇄에 사용되는 모노아이소사이아네이트는 보존 안전성의 관점에서 사용하는 다이아이소사이아네이트 성분 100몰에 대해 1 내지 10몰의 범위로 사용하는 것이 바람직하다.
본 발명의 폴리카보다이이미드의 제조는 소정의 용매 중의 카보다이이미드화 촉매의 존재 하에서 출발물질로서의 다이아이소사이아네이트를 축합 반응에 의해 카보다이이미드화시키고, 모노아이소사이아네이트에 의해 말단 봉쇄하는 것에 의해 실시한다.
다이아이소사이아네이트의 축합 반응의 반응 온도로서는, 통상 0 내지 150℃이며, 바람직하게는 10 내지 120℃이다.
출발물질인 다이아이소사이아네이트에 지방족 다이아이소사이아네이트와 방향족 다이아이소사이아네이트를 병행하여 사용하는 경우는 저온에서 반응시키는 것이 바람직하다. 반응 온도로서는, 0 내지 50℃가 바람직하고, 10 내지 40℃가 더욱 바람직하다. 반응 온도가 이러한 범위 내에 있으면, 지방족 다이아이소사이아네이트와 방향족 다이아이소사이아네이트의 축합 반응이 충분히 진행하므로 바람직하다.
지방족 다이아이소사이아네이트 및 방향족 다이아이소사이아네이트로 이루어진 폴리카보다이이미드에 대해, 반응 용액 중에 과도하게 존재하는 방향족 다이아이소사이아네이트를 더 반응시킬 것을 소망하는 경우, 반응 온도는 40 내지 150℃가 바람직하고 50 내지 120℃가 더욱 바람직하다. 반응 온도가 이러한 범위 내에 있으면, 임의의 용매를 사용하여 반응을 원활하게 진행시킬 수 있으므로 바람직하다.
반응 용액 중의 다이아이소사이아네이트 농도는 5 내지 80중량%인 것이 바람직하다. 다이아이소사이아네이트 농도가 이러한 범위 내에 있으면, 카보다이이미드화가 충분히 진행하고, 또한 반응의 제어가 용이하므로 바람직하다.
모노아이소사이아네이트에 의한 말단 봉쇄는, 다이아이소사이아네이트의 카보다이이미드화의 초기, 중기, 말기 또는 전반에 걸쳐, 모노아이소사이아네이트를 반응 용액 중에 가하는 것에 의해 실시할 수 있다. 상기 모노아이소사이아네이트로서는 방향족 모노아이소사이아네이트가 바람직하다.
카보다이이미드화 촉매로서는 공지된 인계 촉매가 모두 적합하게 사용된다. 예컨대, 1-페닐-2-포스폴렌 1-옥사이드, 3-메틸-2-포스폴렌 1-옥사이드, 1-에틸-2-포스폴렌 1-옥사이드, 3-메틸-1-페닐-2-포스폴렌 2-옥사이드 또는 이들 3-포스폴렌 이성체 등의 포스폴렌 옥사이드를 들 수 있다.
폴리카보다이이미드의 제조에 사용되는 용매(유기 용매)로서는 공지된 것이 사용된다. 구체적으로는, 테트라클로로에틸렌, 1,2-다이클로로에탄, 클로로폼 등의 할로겐화 탄화수소, 아세톤, 메틸 에틸 케톤, 메틸 아이소뷰틸 케톤, 사이클로헥사논 등의 케톤계 용매, 테트라하이드로푸란, 다이옥세인 등의 사이클릭 에터계 용매, 톨루엔, 자일렌 등의 방향족 탄화수소계 용매를 들 수 있다. 이들의 용매는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 이들 용매는 수득된 폴리카보다이이미드를 용해하는 경우에도 사용된다.
또한, 반응의 종말점은, 적외 분광 분석(IR 측정)에 의한 카보다이이미드 구조(N=C=N) 유래의 흡수(2,140㎝-1)의 관측 및 아이소사이아네이트 유래의 흡수(2,280㎝-1)의 소실에 의해 확인할 수 있다.
카보다이이미드화 반응의 종료 후, 통상 폴리카보다이이미드는 용액으로서 수득되지만, 메탄올, 에탄올, 아이소프로필 알코올, 헥세인 등의 불량한 용매에 수득된 용액을 더 투입하여, 폴리카보다이이미드를 침전으로써 석출시켜 미반응 단량체 또는 촉매를 제거하여도 된다.
또한, 일단 침전으로서 회수된 폴리카보다이이미드의 용액을 조제하기 위해서는, 상기 침전을 소정의 조작에 의해 세정하고. 건조시키고, 재차 유기 용매에 용해한다. 이러한 조작을 하는 것에 의해, 폴리카보다이이미드 용액의 보존 안정성을 향상시킬 수 있다.
또한, 폴리카보이미드 용액 중에 부생성물이 포함되는 경우에는, 예컨대 적당한 흡착제를 사용하여 부생성물을 흡착 제거함으로써 정제하더라도 좋다. 흡착제로서는 예컨대 알루미나 겔, 실리카 겔, 활성탄, 제올라이트, 활성 산화마그네슘, 활성 보크사이트(bauxite), 풀의 토양(Full's earth), 활성 백토, 분자체 카본 등을 들 수 있고, 그들의 흡착제는 단독으로 또는 2종 이상을 병용할 수 있다.
이상으로부터, 본 발명에서의 폴리카보다이이미드를 수득할 수 있다. 단계(1)에서의 수지 층을 구성하는 폴리카보다이이미드로서는, 굴절률을 더욱 높게 하는 관점에서, 주요 쇄 구조가 방향족 및 지방족 다이아이소사이아네이트로 구성되고, 또한 말단 봉쇄가 방향족 모노아이소사이아네이트로 이루어진 것이 바람직하며, 주요 쇄 구조가 방향족 다이아이소사이아네이트로 구성되고, 또한 말단 봉쇄가 방향족 모노아이소사이아네이트로 이루어진 것이 더욱 바람직하다.
구체적으로는, 폴리카보다이이미드로서는, 상기 화학식 1의 R로 표시되는 다이아이소사이아네이트 잔기에서 10몰% 이상(상한은 100몰%)이 방향족 다이아이소사이아네이트 잔기인 것이 바람직하고, 상기 화학식 1의 R1로 표시되는 모노아이소사이아네이트 잔기가 방향족 모노아이소사이아네이트 잔기인 것이 바람직하다. 또한, 다이아이소사이아네이트 잔기로서는 톨릴렌 다이아이소사이아네이트 잔기, 4,4'-다이페닐메테인 다이아이소사이아네이트 잔기, 나프탈렌 다이아이소사이아네이트 잔기, 헥사메틸렌 다이아이소사이아네이트 잔기 및 도데카메틸렌 다이아이소사이아네이트 잔기로 이루어진 군에서 선택된 적어도 1종이 바람직하고, 나프탈렌 다이아이소사이아네이트 잔기가 더욱 바람직하며, 상기 방향족 모노아이소사이아네이트 잔기로서는 1-나프틸아이소사이아네이트 잔기가 바람직하다.
제 1 수지로 이루어진 수지 층을 광 반도체 소자 상에 형성하는 단계로서는, 예컨대 도 1에 도시하는 바와 같이, 시이트 형상의 수지(1)를 광 반도체 소자(2)를 탑재한 기판(3) 상에 라미네이터(4) 등을 사용하여 접합하는 방법, 또는 도 2에 도시하는 바와 같이, 수지(1)를 광 반도체 소자(2)를 탑재한 기판(3) 상에 캐스팅 다이(5) 등을 사용하여 도포한 후 경화시키는 방법을 들 수 있다. 도 1 및 2에서, 광 반도체 소자(2)는 각각 통상적인 방법에 따라 와이어(6)에 의해 도체(7)와 연결되어 있다.
도 1에 나타내는 방법에 있어서, 시이트 형상의 수지는, 예컨대 수지를 용매 중에 용해시킨 수지 용액을 캐스팅, 스핀 코팅, 롤 코팅 등의 방법에 의해, 적당한 두께로 막 형성시키고, 또한 경화 반응을 진행시키지 않고, 용매의 제거가 가능한 정도의 온도에서 건조시켜 수득된다. 막 형성된 수지 용액을 건조시키는 온도는 수지 또는 용매의 종류의 따라서 다르기 때문에, 일률적으로는 결정할 수 없지만, 20 내지 350℃가 바람직하며, 50 내지 200℃가 더욱 바람직하다. 또한, 가열 건조 후의 시이트 형상의 수지의 두께는, 광 반도체 소자의 높이 또는 스탬퍼에 의한 성형을 고려하면, 약 150 내지 400㎛ 정도가 바람직하다. 또한, 시이트 형상의 수지를 복수개 중첩시켜 사용하더라도 좋다.
또한, 라미네이터 등을 사용하여 가열 압착에 의해 시이트 형상의 수지를 용융하여 기판에 접합하는 경우, 바람직하게는 70 내지 250℃, 더욱 바람직하게는 100 내지 200℃로 가열하고, 바람직하게는 0.1 내지 10MPa, 더욱 바람직하게는 0.5 내지 5MPa로 가압하는 것이 바람직하다. 라미네이터를 사용하는 경우의 회전수는 100 내지 2,000rpm이 바람직하고, 500 내지 1,000rpm이 더욱 바람직하다.
도 2에 나타내는 방법에 있어서, 캐스팅을 위한 다이의 조건에 있어서, 가열 온도는 바람직하게는 30 내지 80℃, 더욱 바람직하게는 50 내지 60℃이며, 선 속도는 0.5 내지 8m/분이 바람직하다. 도포 후의 건조 온도는, 바람직하게는 20 내지 350℃, 더욱 바람직하게는 100 내지 200℃이며, 건조 시간은 10 내지 60분이 바람직하다.
계속해서, 상술된 단계(1) 다음에 단계(2)가 제공된다. 본 발명의 특징은 단계(2)에 있다. 단계(1)에서 형성한 수지 층을 가압 성형하는 것에 의해, 광 반도체 소자를 간편하고 균일한 수지 층으로 봉지할 수 있고, 광 취출 효율이 없는 광 반도체 장치를 수득할 수 있다.
수지 층의 가압 성형은 스탬퍼 등을 사용하여 실시할 수 있다. 본 발명에 있어서는, 스탬퍼로서, 예컨대 폴리이미드 시이트 또는 폴리카보네이트 시이트를 레이저 가공에 의해 소정의 형태로 가공한 것, 또는 그러한 형태를 마스터(원반)로 하고, 니켈 도금 등의 금속 도금을 하여 제조한 것 등을 사용할 수 있다.
스탬퍼에 의한 수지 층의 가압 성형은, 예컨대 도 3에 도시하는 바와 같이 스탬퍼(8)를 광 반도체 소자(2) 상에 오목 형상 또는 볼록 형상으로 형성할 수 있도록 정렬하고, 또한 열 프레스 판과 다른 한쪽의 열 프레스 판 사이에 삽입하여 가열·가압하는 것에 의해, 단계(1)에서 형성한 수지 층을 열 경화시켜 성형시킬 수 있다. 스탬퍼에 의해, 한번에 다수의 광 반도체 소자를 균일한 형상을 갖는 수지 층으로 봉지할 수 있다.
가열·가압의 조건으로서는, 바람직하게는 70 내지 250℃, 더욱 바람직하게는 100 내지 200℃에서의 가열 및 바람직하게는 0.1 내지 10MPa, 더욱 바람직하게는 0.5 내지 5MPa에서의 가압을 바람직하게는 5초 내지 3분간, 더욱 바람직하게는 10초 내지 1분간 실시하는 조건을 들 수 있다.
광 반도체 소자 상의 수지 층을 오목 형상 또는 볼록 형상으로 성형함으로써, 렌즈에 의한 광의 제어와 취출 효율의 향상을 도모할 수 있다.
본 발명에서는, 단계(2) 후, (3) 단계(2)에서 가압 성형한 수지 층(제 1 수지 층) 상에, 제 1 수지 층을 구성하는 제 1 수지보다도 굴절률이 작은 제 2 수지로 이루어진 제 2 수지 층을 더 형성하는 단계를 마련하는 것이 바람직하다.
제 2 수지로서는, 그 굴절률을 고려하여, 제 2 수지가 제 1 수지보다도 굴절률이 작아지도록 선택되어 있으면 한정되지 않지만, 제 1 수지와 제 2 수지의 비굴절률 차[(제 1 수지의 굴절률-제 2 수지의 굴절률)/제 1 수지의 굴절률 × 100]는, 수지 층 계면에서의 광 취출 효율을 높게 한다고 하는 관점에서, 5 내지 35%가 바람직하다.
제 2 수지로서는, 제 1 수지와 동일한 수지를 예시할 수 있지만, 성형의 용이성 및 저비용의 관점에서 에폭시가 바람직하다.
제 1 수지 층 및 제 2 수지 층에는, 실리카 등의 광 산란성 충전재, 형성 발광제 등의 첨가제가 적절하게 함유되어 있어도 된다.
제 2 수지 층의 형성은 사출 성형법, 캐스팅법, 트랜스퍼 성형법, 침적법(dipping), 디스펜서 등에 의한 포팅법 등의 공지된 방법을 적절히 선택하여 실시할 수 있다.
또한, 필요에 따라, 제 2 수지 층의 외측에 복수의 수지 층을 형성하더라도 되고, 그 경우 복수의 수지 층의 수지의 굴절률은 최외 수지 층을 향하여 순차적으로 작게 하는 것이 바람직하다.
본 발명과 같이, 스탬퍼를 사용하여 광 반도체 소자 상의 수지 층을 가압 성형하는 것에 의해, 광 반도체 소자의 수지 봉지를 간편하고 또한 균일하게 할 수 있고 광 취출 효율의 편차가 없는 고품질의 광 반도체 장치를 수득할 수 있다. 따라서, 본 발명에 의해 제조하는 광 반도체 장치로서는, 기판 상에 복수의 광 반도체 소자를 탑재한 광 반도체 장치, 특히 발광 다이오드 어레이가 바람직하다. 본 발명에 의해 수득된 발광 다이오드 어레이의 일례를 도 4에 나타낸다. 도 4에 있어서, LED 어레이(9) 상의 LED 칩(10) 및 도체(7)는 스탬퍼에 의해 가압 성형된 제 1 수지 층(11)에 의해 봉지되고, 상기 제 1 수지 층(11)은 또한 제 2 수지 층(12)에 의해 봉지되어 있다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명하지만, 본 발명은 실시예에만 한정되는 것이 아니다.
또한, 이하에서, 합성 반응은 모두 질소 기류 하에서 실시하였다. IR 측정은 FT/IR-230(일본 분광(Nippon Bunko K.K.)제)을 사용하여 실시하였다.
폴리카보다이이미드의 제조예
교반 장치, 적가 깔때기, 환류 냉각기 및 온도계가 부착된 500㎖의 4목 플라스크에, 톨릴렌 다이아이소사이아네이트(이성체 혼합물 : 미쓰이 다케다 케미컬(Mitsui-Takeda Chemical) 제품 T-80) 29.89g(171.6밀리몰), 4,4'-다이페닐메테인 다이아이소사이아네이트 94.48g(377.52밀리몰), 나프탈렌 다이아이소사이아네이트 64.92g(308.8밀리몰) 및 톨루엔 184.59g을 넣어 혼합하였다.
또한, 1-나프틸 아이소사이아네이트 8.71g(51.48밀리몰) 및 3-메틸-1-페닐-2-포스폴렌 2-옥사이드 0.82g(4.29밀리몰)을 첨가하고, 교반하면서 100℃로 승온하여 2시간 유지하였다.
반응 진행은 IR 측정에 의해 확인하였다. 구체적으로는 아이소사이아네이트의 N-C-O 신축 진동(2,280㎝-1)의 흡수의 감소 및 카보다이이미드의 N=C=N 신축 진동(2,140㎝-1)의 흡수의 증가를 관측하였다. IR 측정에 의해 반응의 종말점을 확인하고, 반응액을 실온까지 냉각하는 것에 의해, 폴리카보다이이미드 용액(비교예 1에서 사용)을 수득하였다. 또한, 폴리카보다이이미드의 다이아이소사이아네이트 잔기의 100몰%가 방향족 다이아이소사이아네이트 잔기이었다. 또한, 상기 화학식 1에서, n은 15 내지 77로 분포하고 있었다.
다음에, 폴리카보다이이미드 용액을 박리제(불소화 실리콘)로 처리하여 폴리(에틸렌 테레프탈레이트) 필름으로 이루어진 분리기(두께, 50㎛)(도레이 주식회사(Toray Industries, Inc.)) 상에 도포하였다. 이것을 130℃에서 1분간 가열한 후, 150℃에서 1분간 가열하고, 분리기를 제거하여 일시적으로 경화된 시이트 형상의 폴리카보다이이미드(두께, 50㎛)를 수득하였다.
수득된 시이트 형상의 폴리카보다이이미드를 150℃의 경화 오븐에서 경화시키고, 그의 굴절률을 다중 파장 아베(Abbe)의 굴절률계(ATAGO사제 DR-M4)에서 파장 589㎚ 25℃에서 측정하였다. 상기 경화체의 굴절률은 1.748이었다.
실시예 1
상기 제조예에서 수득된 일시적으로 경화된 시이트 형상의 폴리카보다이이미드를 4장 중첩시키고, 50㎜ × 30㎜에서 두께 200㎛의 시이트를 제조하였다. 이러한 시이트를, GaN으로 이루어진 LED 칩이 7 × 18개(2.5 × 2.2㎜ 피치)로 탑재한, 50㎜ × 30mm의 기판에 라미네이터를 사용하고, 회전 속도 500rpm, 롤 온도 100℃, 롤 압력 0.5MPa에서 접합하여 제 1 수지 층을 형성하였다.
이어서, 0.74㎜φ, 2.5 × 2.2㎜ 피치, 4 × 4개 배열, 깊이 0.17㎜의 스탬퍼(폴리이미드로 이루어짐)를 중첩시키고, 200℃, 1.5MPa에서 1분간 가압 성형을 실시하였다.
이어서, 저굴절율 수지 층(제 2 수지 층)으로서, 에폭시 수지(NT-8006: 닛토 덴코(Nitto Denko)제 굴절률 1.560)을 적층시키고, 120℃에서 5시간 경화시키고, 표면 장착형의 발광 다이오드를 수득하였다.
볼록부 고굴절률 수지 층의 두께는 175㎛이고, 총 수지 층 두께는 300㎛이었다. 고굴절률 수지 층의 굴절률은 1.748이므로, 저굴절률 수지 층과의 굴절률 차는 0.188이 된다.
수득된 발광 다이오드 어레이에서, 각 발광 다이오드의 정면의 광량(절대 에너지)의 평균치는 0.13μW/㎠/㎚, 표준 편차는 O.O25μW/㎠/㎚이었다.
비교예 1
상기 카보다이이미드 용액을 각 LED 칩마다 적가하고, 제 1 수지 층을 형성시키는 것 이외에, 실시예 1과 동일하게 실시하여 발광 다이오드를 제조하였다.
수득된 발광 다이오드 어레이에서, 각 발광 다이오드의 정면의 광량의 평균치는 0.08μW/㎠/㎚, 표준 편차는 O.O19μW/㎠/㎚이었다.
이상의 결과에 의해, 실시예 1에서는 비교예 1과 같이 각 LED 칩마다 소정량의 수지를 적가할 필요가 없기 때문에 제조 단계가 간단하며, 또한 각 LED 칩의 광 취출 효율의 격차도 작은 것을 알 수 있다.
본 발명의 광 반도체 장치는 퍼스널 컴퓨터, 휴대 전화 등의 면광원 등에 사용되는 것이다.
본 발명이 그의 특정 양태를 참고하여 상세하게 기술하고 있지만, 당해 분야의 숙련자라면 본 발명의 취지 및 범위를 벗어나지 않고서 다양한 변화 및 변형이 가능하리라는 것이 자명할 것이다.
본 발명에 따르면, 광 반도체 소자의 수지 봉지를 간편하고 또한 균일하게 할 수 있어, 광 취출 효율의 편차가 없는 고품질의 광 반도체 장치를 수득할 수 있다.
도 1은 본 발명의 단계(1)에 있어서, 광 반도체 소자 상에 수지 층을 형성할 때의 한 실시형태이다.
도 2는 본 발명의 단계(1)에 있어서, 광 반도체 소자 상에 수지 층을 형성할 때의 한 실시형태이다.
도 3은 본 발명의 단계(2)에 있어서, 스탬퍼(stamper)에 의해 수지 층을 가압 성형할 때의 한 실시형태이다.
도 4는 본 발명에 의해 수득된 발광 다이오드 어레이(array)의 한 실시형태의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 수지 2 : 광 반도체 소자
3 : 기판 4 : 라미네이터(laminater)
5 : 캐스팅 다이 6 : 와이어
7 : 도체 8 : 스탬퍼
9 : LED 어레이 10 : LED 칩
11 : 제 1 수지 층 12 : 제 2 수지 층

Claims (5)

  1. (1) 도체 상에 탑재한 1종 이상의 광 반도체 소자 상에 수지 층을 형성하는 단계, 및 (2) 단계(1)에서 형성한 수지 층을 가압 성형하는 단계를 포함하는 광 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    단계(2)를 스탬퍼(stamper)를 사용하여 실시하는 제조방법.
  3. 제 1 항에 있어서,
    단계(2) 후, (3) 단계(2)에서 가압 성형시킨 수지 층에 이를 구성하는 수지보다 굴절률이 작은 제 2 수지로 이루어진 제 2 수지 층을 형성시키는 단계를 추가로 포함하는 제조방법.
  4. 제 1 항에 있어서,
    단계(1)에서 형성한 수지 층이 하기 화학식 1로 표시되는 폴리카보다이이미드를 포함하는 제조방법.
    화학식 1
    상기 식에서,
    R은 다이아이소사이아네이트 잔기이고,
    R1은 모노아이소사이아네이트 잔기이고,
    n은 1 내지 100의 정수이다.
  5. 제 1 항에 있어서,
    광 반도체 장치가 발광 다이오드 어레이(array)인 제조방법.
KR1020040101219A 2003-12-04 2004-12-03 광 반도체 장치의 제조방법 KR100798195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003406400A JP2005167092A (ja) 2003-12-04 2003-12-04 光半導体装置の製造方法
JPJP-P-2003-00406400 2003-12-04

Publications (2)

Publication Number Publication Date
KR20050054475A true KR20050054475A (ko) 2005-06-10
KR100798195B1 KR100798195B1 (ko) 2008-01-24

Family

ID=34464008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101219A KR100798195B1 (ko) 2003-12-04 2004-12-03 광 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US20050136570A1 (ko)
EP (1) EP1538681A3 (ko)
JP (1) JP2005167092A (ko)
KR (1) KR100798195B1 (ko)
CN (1) CN100401538C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101135740B1 (ko) * 2006-08-29 2012-04-16 파나소닉 주식회사 발광 광원 및 그 제조 방법
KR101423267B1 (ko) * 2013-06-05 2014-07-25 주식회사 씨티랩 반도체 소자 구조물 성형장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259847A (ja) * 2004-03-10 2005-09-22 Nitto Denko Corp 光半導体装置の製造方法
KR20070045462A (ko) 2005-10-27 2007-05-02 엘지이노텍 주식회사 발광 다이오드 패키지
US7344952B2 (en) * 2005-10-28 2008-03-18 Philips Lumileds Lighting Company, Llc Laminating encapsulant film containing phosphor over LEDs
JP4275718B2 (ja) * 2006-01-16 2009-06-10 パナソニック株式会社 半導体発光装置
KR100796670B1 (ko) 2006-04-27 2008-01-22 (주)루멘스 발광다이오드 및 그 제조방법
US8092735B2 (en) * 2006-08-17 2012-01-10 3M Innovative Properties Company Method of making a light emitting device having a molded encapsulant
JP5080881B2 (ja) * 2007-06-27 2012-11-21 ナミックス株式会社 発光ダイオードチップの封止体の製造方法
JP5064278B2 (ja) 2008-03-25 2012-10-31 日東電工株式会社 光半導体素子封止用樹脂シートおよび光半導体装置
US8328390B2 (en) * 2008-10-09 2012-12-11 Phoseon Technology, Inc. High irradiance through off-center optics
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US10500770B2 (en) * 2010-03-02 2019-12-10 So-Semi Technologies, Llc LED packaging with integrated optics and methods of manufacturing the same
US8747681B2 (en) 2010-07-14 2014-06-10 Ocean's King Lighting Science & Technology Co., Ltd. Preparation method of fluorescent powder layer
CN102130225A (zh) * 2010-12-14 2011-07-20 黄金鹿 一种提高集成led光源出光率的封装方法
KR101199216B1 (ko) * 2011-12-09 2012-11-07 엘지이노텍 주식회사 발광 다이오드 패키지
DE102012214487A1 (de) * 2012-08-14 2014-02-20 Osram Gmbh Längliches Leuchtmodul mit vergossenem Leuchtband
CN106469778B (zh) * 2015-08-18 2017-12-22 江苏诚睿达光电有限公司 一种异形有机硅树脂光转换体贴合封装led的工艺方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2830472C3 (de) * 1978-07-11 1981-07-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum serienmäßigen Umhüllen elektrischer Bauelemente, insbesondere Kondensatoren
FR2549291B2 (fr) * 1982-10-29 1986-05-09 Radiotechnique Compelec Procede d'encapsulation de composants electroniques par extrusion de matiere plastique et applications a la fabrication de voyants lumineux et a l'encapsulation de circuits electroniques
JPS6196780A (ja) * 1984-10-17 1986-05-15 Stanley Electric Co Ltd Ledチツプのコ−テイング方法
US5929188A (en) * 1996-04-30 1999-07-27 Dainichiseika Color & Chemicals Mfg. Co., Ltd. Polycarbodiimide compound, production process thereof, resin composition, and treatment method of article
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
FI108106B (fi) * 1996-11-25 2001-11-15 Modular Technology Group Engin Menetelmä johde-elementin valmistamiseksi ja johde-elementti
JPH10214925A (ja) * 1996-11-28 1998-08-11 Nitto Denko Corp 半導体素子封止用封止ラベル
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
JP2000143756A (ja) * 1998-09-03 2000-05-26 Nitto Denko Corp 芳香族ポリカルボジイミド及びそのシ―ト
JP2000136291A (ja) * 1998-11-02 2000-05-16 Toshiba Chem Corp 封止用樹脂組成物及び半導体封止装置
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
KR20010011655A (ko) * 1999-07-29 2001-02-15 김우연 평판형 표시장치의 도광판 및 그 제조방법
EP1220310A4 (en) * 1999-09-10 2008-03-05 Nitto Denko Corp SEMICONDUCTOR WAFER WITH ANISOTROPIC FILM AND CORRESPONDING MANUFACTURING METHOD
JP2001203392A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Works Ltd 発光ダイオード
KR100406856B1 (ko) * 2000-08-30 2003-11-21 가부시키가이샤 시티즌 덴시 표면 실장형 발광 다이오드 및 그 제조방법
JP3922338B2 (ja) * 2000-09-20 2007-05-30 セイコーエプソン株式会社 基板の製造方法及び製造装置
JP2002214414A (ja) * 2001-01-22 2002-07-31 Omron Corp マイクロ凹凸パターンを有する樹脂薄膜を備えた光学素子、該光学素子の製造方法及び装置
JP4089383B2 (ja) * 2001-10-30 2008-05-28 ソニー株式会社 情報記録媒体の製造方法と製造装置
US6734465B1 (en) * 2001-11-19 2004-05-11 Nanocrystals Technology Lp Nanocrystalline based phosphors and photonic structures for solid state lighting
JP4231702B2 (ja) * 2003-01-17 2009-03-04 日東電工株式会社 マイクロレンズアレイ
JP2004238441A (ja) * 2003-02-04 2004-08-26 Nitto Denko Corp 光半導体素子封止用樹脂

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101135740B1 (ko) * 2006-08-29 2012-04-16 파나소닉 주식회사 발광 광원 및 그 제조 방법
KR101423267B1 (ko) * 2013-06-05 2014-07-25 주식회사 씨티랩 반도체 소자 구조물 성형장치

Also Published As

Publication number Publication date
CN1624945A (zh) 2005-06-08
KR100798195B1 (ko) 2008-01-24
JP2005167092A (ja) 2005-06-23
EP1538681A2 (en) 2005-06-08
US20050136570A1 (en) 2005-06-23
CN100401538C (zh) 2008-07-09
EP1538681A3 (en) 2005-09-21

Similar Documents

Publication Publication Date Title
KR100821436B1 (ko) 광반도체 소자 캡슐화용 시이트 및 상기 시이트를 이용한광반도체 장치의 제조방법
KR100798195B1 (ko) 광 반도체 장치의 제조방법
KR100798216B1 (ko) 광학 반도체 소자 캡슐화용 시트 및 상기 시트를 갖는 광학 반도체 장치의 제조 방법
EP1580818A1 (en) Process for producing optical semiconductor device
JP4863682B2 (ja) 光半導体素子封止用シート
EP1621563A1 (en) Resin for optical-semiconductor element encapsulation
EP1538682A2 (en) Semiconductor light emitting device
US20040157992A1 (en) Resin for the encapsulation of photosemiconductor element, photosemiconductor device comprising encapsulated optical semiconductor element, and process for producing the device
US7189591B2 (en) Process for producing light-emitting semiconductor device
US6978079B2 (en) Optical semiconductor device
EP1439406B1 (en) Microlens array
JP2005203737A (ja) 半導体発光素子の製造方法
JP5209028B2 (ja) 光半導体素子封止用シートの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee