KR20050039068A - 알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오신호처리시스템 - Google Patents

알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오신호처리시스템 Download PDF

Info

Publication number
KR20050039068A
KR20050039068A KR1020030074430A KR20030074430A KR20050039068A KR 20050039068 A KR20050039068 A KR 20050039068A KR 1020030074430 A KR1020030074430 A KR 1020030074430A KR 20030074430 A KR20030074430 A KR 20030074430A KR 20050039068 A KR20050039068 A KR 20050039068A
Authority
KR
South Korea
Prior art keywords
processor
dsp
data
risc
shared memory
Prior art date
Application number
KR1020030074430A
Other languages
English (en)
Inventor
김범호
김선태
마평수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030074430A priority Critical patent/KR20050039068A/ko
Publication of KR20050039068A publication Critical patent/KR20050039068A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors

Abstract

본 발명은 DSP와 RISC의 듀얼프로세서를 통해 부호화/복호화 모듈들을 각각의 특성에 맞게 분리 수행시킴으로써 보다 효율적인 부호화기/복호화기를 구현하고 최적의 성능을 발휘할 수 있도록 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호처리시스템에 관한 것이다.
본 발명은 부호화/복호화의 각 단계별 모듈들을 그 프로세서의 처리 효율성에 따라 모듈별로 분담하여 처리하는 DSP 프로세서와 RISC 프로세서의 듀얼 프로세서와, 상기 DSP 프로세서 및 상기 RSIC 프로세서의 각 단계별 모듈의 처리결과 데이터를 저장하여 이들 데이터를 상호 공유시키는 공유 메모리와, 상기 DSP 프로세서와 상기 RISC 프로세서간에 그 수행 모듈의 동작 및 동작완료에 따른 관련정보를 상호 전달하는 DSP 브릿지로 구성된다.

Description

알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오 신호처리시스템 {Video signal processing System by dual processor of RISC and DSP}
본 발명은 비디오 신호 처리시스템에 관한 것이며, 보다 상세히는 DSP와 RISC의 듀얼프로세서를 통해 부호화/복호화 모듈들을 각각의 특성에 맞게 분리 수행시킴으로써 보다 효율적인 부호화기/복호화기를 구현하고 최적의 성능을 발휘할 수 있도록 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호처리시스템에 관한 것이다.
최근 무선통신 기술의 급속한 발전으로 인해서 다양한 이동 컴퓨터들이 등장하여 인터넷을 이용하고 있다. 특히, 개인휴대폰을 이용하여 인터넷에 접속하고 PDA를 이용하여 인터넷상에서 멀티미디어 서비스를 제공받는 것은 점점 보편화되고 있다.
하지만, 무선망의 낮은 대역폭과 이동 컴퓨터의 처리능력 제한, 적은 메모리 공간 등은 유선망의 멀티미디어 컨텐츠를 이동컴퓨터가 서비스 받는데 있어서 문제점들로 등장하고 있다. 일반적으로 인터넷상에 존재하는 멀티미디어 서비스들은 높은 대역폭을 요구하는 것과 동시에 고성능의 컴퓨터를 위해서 제공되고 있는 것이 현실이다.
따라서, 멀티미디어에 관련된 계산은 기존의 범용 마이크로프로세서 명령어들로는 그 처리에 한계를 보이기 때문에 기존에는 DSP(Digital Signal Processing) 전용 칩을 사용하여 왔다.
그러나, 최근에는 범용 마이크로프로세서의 성능이 크게 개선됨에 따라 소프트웨어로 이러한 연산을 수행하고자 하는 움직임과 맞물려 멀티미디어 전용 명령어들을 범용 마이크로프로세서에 추가할 수 있게 됨으로써 그래픽, 비디오, 오디오 및 네트워크 등의 응용을 빠르게 처리하는 것이 가능하게 되었다. 이 같은 상황에서 2.5G나 3G 이동 단말 장치를 위한 프로세서로, 다양한 멀티미디어가 가미된 응용구현이 가능하도록 DSP를 포함한 단일 칩 프로세서 기술이 등장하고 있다.
RISC(Reduced Instruction Set Computer) 프로세서가 다양한 응용을 위해 만들어진 반면에, DSP 프로세서는 어떤 특정한 목적을 위해 전용으로 만들어지며 많은 양의 데이터를 소수의 명령어를 사용하여 빠르게 처리하도록 만들어져 있다.
한편, 최근에 다양한 멀티미디어가 가미된 응용구현이 가능하도록 RISC 프로세서와 DSP를 포함하는 단일 칩 프로세서인 듀얼 프로세서 기술이 등장함에 따라 듀얼 프로세서 구조에서 비디오의 인코더/디코더를 구현하는 여러 기술들이 연구되고 있다.
이러한 종래 연구의 대부분에서는 비디오 신호처리의 부호화/복호화 전 과정을 DSP가 담당하도록 설계하고 있다. 하지만, DSP는 움직임 추정 및 DCT와 같이 많은 계산을 요구하는 부분에서 높은 성능을 발휘하지만, 많은 비트 연산이 필요한 부분에서는 RISC 칩보다 효율성이 낮게 되는 문제점이 있다.
따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 비디오 신호 처리를 위한 부호화기/복호화기에서 DSP 프로세서만을 단독으로 사용하지 않고, 부호화/복호화 모듈들을 DSP와 RISC의 특성에 맞도록 분리 수행시킴으로써 보다 효율적인 부호화기/복호화기를 구현하고 최적의 성능을 발휘할 수 있도록 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호처리시스템을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 RISC와 DSP의 듀얼 프로세서에서의 비디오 신호처리시스템은, 움직임 추정 및 보상 기법을 이용하여 비디오 데이터의 부호화 및 복호화를 수행하는 비디오 신호 처리시스템에 있어서, 모듈별 프로세서의 처리 효율성에 따라 부호화 및 복호화의 각 단계별 모듈들을 분담 수행하는 DSP 프로세서와 RSIC 프로세서로 구성되는 듀얼 프로세서; 상기 DSP 프로세서와 상기 RSIC 프로세서간의 데이터 공유를 위해 부호화 및 복호화의 각 모듈별 처리결과 데이터가 저장되는 공유 메모리; 및 상기 DSP 프로세서와 상기 RSIC 프로세서간의 통신을 수행하는 프로세서 브릿지;로 구성된다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 RISC와 DSP의 듀얼 프로세서로 이루어진 비디오 신호 처리시스템에 대한 개략적인 구성도이다.
도 1에서, RISC(110)와 DSP(120)는 각각 작은 내부 메모리(미도시)를 보유하고 있으며, 메모리 컨트롤러(135)를 통해 보다 큰 외부 공유 메모리(130)에 접근한다. 일반적으로 비디오 부호화/복호화와 같은 많은 양의 데이터를 필요로 하는 멀티미디어 응용에서는 내부 메모리만으로 처리하기에는 메모리가 부족하고, 외부 공유 메모리를 이용하여 각 단계별 모듈들을 처리할 필요가 있다.
DSP 브릿지(112,122)는 응용 프로그램에서 DSP(120)와 RISC(110) 사이의 통신을 수행하기 위한 것이다. 즉, RISC(110)에서 실행중인 어플리케이션(111)이 DSP(120)에 위치하고 있는 태스크(Task)(121)를 이용하기 위해서는 DSP 브릿지(112,122)를 통해서 DSP상의 태스크(121)의 동작 시점을 알려주고, DSP(120)에서는 동작을 수행한 뒤 태스크의 동작이 완료되었음을 DSP 브릿지(122,112)를 통하여 RISC(110) 상의 어플리케이션(111)에게 알려준다. 또한, DSP 브릿지는 내부적으로 인터럽트(113)를 통해서 통신한다.
한편, 도 2는 본 발명에 따른 비디오 신호 처리시스템의 부호화기에 대한 블록 구성도이다.
도 2에 도시된 바와 같이, 본 발명의 부호화기는 DCT(Discrete Cosine Transform) 블록(201), IDCT(Inverse DCT) 블록(202), 양자화 블록(203), 역양자화 블록(204), 움직임 추정(Motion Estimation) 블록(205), 움직임 보상(Motion Compensation) 블록(206), 가변길이 부호화(Variable Length Encoding) 블록(207)으로 이루어진다. 이들 각 구성 블록 중에서 강조 표시된 DCT 블록(201), IDCT 블록(202), 움직임 추정블록(205), 및 움직임 보상블록(206)은 DSP(120)에서 수행된다.
도 2를 참조하여 비디오 신호의 부호화 과정에 대해 살펴보도록 한다.
부호화기의 기본적인 알고리즘은 DCT 변환과 움직임 보상 및 예측을 조합한 방식이다. 우선 입력한 비디오 데이터인 VOP(Video Object Plane) 프레임을 기본 처리 단위인 매크로 블록으로 분할한다. 그리고, 각 매크로 블록 단위로 DCT 변환을 실시한 후에 양자화하고, 양자화된 DCT 계수와 양자화폭을 가변길이 부호화하여 부호화된 데이터를 생성한다. 이러한 부호화를 Intra 부호화라 하고 이런 식으로 부호화된 VOP를 I-VOP라고 한다.
한편, 대상 매크로블록을 포함하는 VOP에 대하여 시간적으로 인접한 별도의 VOP로부터 블록매칭을 비롯한 움직임 검출방법으로, 대상 매크로 블록에 대하여 오차가 가장 적은 예측 매크로블록을 검출한다. 오차가 가장 적은 예측 매크로블록으로 움직임을 나타낸 신호가 움직임 벡터이고 예측 매크로블록을 생성하기 위하여 참조하는 영상을 참조 VOP라고 부른다. 검출된 움직임 벡터에 기초하여 참조 VOP를 움직임 보상하여 최적의 예측 매크로블록을 얻는다.
그리고, 부호화 대상 매크로블록과 이에 대응하는 예측 매크로블록과의 차분을 구하여, 이 차분신호에 대하여 DCT를 실시한 후, DCT 변환계수를 양자화한다. 양자화된 DCT계수를 움직임 벡터 및 양자화폭과 함께 가변길이 부호화하면 부호화된 데이터가 생성되는데, 이를 VOP간 부호화 또는 Inter 부호화라고 한다.
이와 같은 부호화를 수행함에 있어서, DSP(120)의 각 블록들은 RISC(110)로부터 프로그램 및 데이터의 정보를 DSP 브릿지(112,122)를 통해 확인한 후 메모리 컨트롤러(135)를 이용해 외부 공유 메모리로부터 필요한 데이터를 받아와 해당 기능을 수행한다. 그리고, 결과 데이터를 외부 공유 메모리에 저장하고 DSP 브릿지(112,122)를 통해 RISC(110)에 통보한다.
도 3은 본 발명에 따른 부호화기에서의 데이터 흐름도이다.
도 3을 참조하면, 메모리 상의 비디오 데이터(301)는 DSP의 DCT 블록(302)을 통해 DCT 데이터로 변환되고 그 DCT 변환 데이터(303)는 메모리(130)에 저장된다. 그리고, 이 변환 데이터는 RISC의 양자화 블록(304)에 의해 양자화된 후 그 양자화된 데이터(305)는 메모리(130)에 저장된다. 또한, 양자화된 데이터는 RISC의 역양자화 블록(306)에서 역양자화되고, 그 역양자화 데이터(307)는 메모리를 통해서 DSP로 전달되어 DSP의 역DCT 블록(308)에서 역 이산 코사인 변환된다. 여기서 생성된 재구성 이미지 데이터(309)는 DSP의 움직임 보상 블록(310)에서 보상된 후 메모리에 저장된다.
또한, 움직임 검출을 위해서, 메모리상의 비디오 데이터(301)는 DSP의 움직임 추정블록(311)에서 움직임 추정을 통해 움직임 벡터(311)가 추출되고 이 움직임 벡터 데이터는 RISC(110)의 가변길이 부호화 블록(313)에서 부호화되고 부호화된 데이터(314)가 생성된다.
이와 같이 DSP(120)와 RISC(110)를 함께 사용하여 인코딩하는 구조는 빈번한 메모리 이동이 필요하지만 전 인코딩 과정을 DSP에서 수행하는 기존의 방법에서도 DSP의 작은 내부 메모리의 한계로 인하여 외부 메모리를 사용하기 위해 많은 메모리 이동이 필요하게 되므로 성능저하에 별다른 영향을 미치지 못한다. 또한 본 구조는 DSP(120)에서 수행되는 블록이 RISC(110)에서 동작하는 블록과 독립적으로 동작하므로 부호화 성능이 향상될 수 있다.
한편, 도 4는 본 발명에 따른 복호화기의 블록 구성도이며, 도 4에 도시된 바와 같이, 본 발명의 복호화기는 가변길이 복호화 블록(401), 역양자화 블록(402), IDCT 블록(403), 움직임 보상 블록(404)으로 구성된다. 여기에서 IDCT 블록(403)과 역양자화 블록(404)은 도 2에서의 해당 블록과 동일한 블록으로 DSP(120)에서 수행된다. 또한, 복호화기에서도 RISC(110)와 DSP(120)는 DSP 브릿지(112,122)를 통해 상호 연계되고, 메모리 컨트롤러(135)를 통해 외부 공유 메모리(130)로부터 필요한 데이터를 받아와 각 단계별 기능을 수행한다.
부호화된 데이터는 가변길이 복호화 블록(401)에서 가변길이 부호로 표현된 정보들을 복호화에 필요한 정보 형태로 변환되고, 역양자화 블록(402)과 역DCT 블록(403)을 거쳐서 복호화 된다. 또한, 예측 매크로블록은 움직임 보상 블록(404)에서 움직임 벡터로 이용되어 연속되는 두 VOP 간의 움직임을 재구성해 이미지를 생성한다.
도 5는 본 발명에 따른 복호화기에서의 데이터 흐름도이다.
도 5에서, 메모리 상의 부호화된 비디오 데이터(501)는 RISC의 가변길이 복호화 블록(502)을 통해 복호화된 데이터(503)로 변환되어 메모리에 저장된다. 저장된 데이터는 DSP의 움직임 추정블록(504)에 의해 움직임 데이터(505)가 추출되어 메모리에 저장된다.
한편, 가변길이 복호화 블록(502)에서 복호화된 데이터는 RISC에서 역양자화 과정(506)을 거쳐 역양자화 데이터(507)로 메모리에 저장된다. 이 데이터는 DSP에서 역DCT(508)를 통해 재구성된 이미지 데이터(509)로 변환되어 메모리에 저장된 후, 움직임 데이터와 함께 RISC에서 이미지 구성 과정(510)을 거쳐 비디오 데이터(511)로 만들어져 메모리에 저장된다.
상술한 바와 같이 본 발명에 따른 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호처리시스템은, 비디오 신호 처리의 부호화/복호화를 구성하는 모듈들을 DSP와 RISC의 특성에 맞도록 두 프로세서에 분리 수행시키고 DSP에서 수행되는 블록이 RISC에서 동작하는 블록과 독립적으로 동작하기 때문에, 부호화/복호화의 처리속도 및 성능을 향상시키고 그 효율성을 증대시킬 수 있다.
이상에서 설명한 것은 본 발명에 따른 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호처리시스템을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명에 따른 비디오 신호처리시스템의 개략적 구성도.
도 2는 본 발명에 따른 부호화기에 대한 블록 구성도.
도 3은 본 발명에 따른 부호화기의 데이터 흐름도.
도 4는 본 발명에 따른 복호화기에 대한 블록 구성도.
도 5는 본 발명에 따른 복호화기의 데이터 흐름도.
<도면의 주요부분에 대한 부호의 설명>
110: RSIC 프로세서 120: DSP 프로세서
112,122: DSP 브릿지 130: 외부 메모리
135: 메모리 컨트롤러 201: DCT 블록
202: 역 DCT 블록 203: 양자화 블록
204: 역 양자화 블록 205: 움직임 추정 블록
206: 움직임 보상 블록 207: 가변길이 부호화 블록
401: 가변길이 복호화 블록

Claims (7)

  1. 움직임 추정 및 보상 기법을 이용하여 비디오 데이터의 부호화 및 복호화를 수행하는 비디오 신호 처리시스템에 있어서,
    모듈별 프로세서의 처리 효율성에 따라 부호화 및 복호화의 각 단계별 모듈들을 분담 수행하는 DSP 프로세서와 RSIC 프로세서로 구성되는 듀얼 프로세서;
    상기 DSP 프로세서와 상기 RSIC 프로세서간의 데이터 공유를 위해 부호화 및 복호화의 각 모듈별 처리결과 데이터가 저장되는 공유 메모리; 및
    상기 DSP 프로세서와 상기 RSIC 프로세서간의 통신을 수행하는 프로세서 브릿지;로 구성되는 것을 특징으로 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호 처리시스템.
  2. 제 1항에 있어서, 상기 공유 메모리는,
    외부 메모리를 사용하고, 메모리 컨트롤러를 통해 상기 DSP 프로세서와 상기 RISC 프로세서의 데이터 저장 및 독출을 제어하는 것을 특징으로 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호 처리시스템.
  3. 제 1항에 있어서, 상기 프로세서 브릿지는,
    상기 DSP 프로세서와 상기 RISC 프로세서에 각각 구비되며, 내부 인터럽트를 통해 각 단계별 모듈들의 동작시점 및 동작 완료여부와 그 결과데이터의 저장위치 정보를 상호 전달하는 것을 특징으로 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호 처리시스템.
  4. 제 1항에 있어서, 상기 DSP 프로세서는, 비디오 데이터의 부호화를 위해서,
    상기 공유 메모리로부터 해당 비디오 데이터를 독출하여 주파수 변환하고 그 변환 데이터를 상기 공유 메모리에 저장한 후 관련정보를 상기 RISC 프로세서에 통보하는 주파수 변환 모듈과,
    상기 공유 메모리에서 해당 역 양자화 데이터를 독출하고 역 주파수 변환하여 재구성 이미지 데이터를 생성하는 역 주파수변환 모듈과,
    상기 재구성 이미지 데이터를 움직임 보상하고 상기 공유 메모리에 저장하는 움직임 보상 모듈과,
    상기 공유 메모리 상의 해당 비디오 데이터에 대해 움직임 추정을 하여 움직임 벡터를 추출하고 그 움직임 벡터를 상기 공유 메모리에 저장한 후 관련정보를 상기 RISC 프로세서에 통보하는 움직임 추정 모듈을 실행하는 것을 특징으로 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호 처리시스템.
  5. 제 1항에 있어서, 상기 RISC 프로세서는, 비디오 데이터의 부호화를 위해서,
    상기 공유 메모리로부터 해당 주파수 변환 데이터를 독출하여 양자화 하는 양자화 모듈과,
    상기 양자화된 데이터를 역 양자화하고 그 역 양자화 데이터를 상기 공유 메모리에 저장한 후 관련정보를 상기 DSP 프로세서에 통보하는 역 양자화 모듈과,
    상기 양자화된 데이터를 상기 공유 메모리 상의 해당 움직임 벡터 및 그 양자화 폭과 함께 가변길이 부호화하여 부호화된 데이터를 생성하는 가변길이 부호화 모듈을 실행하는 것을 특징으로 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호 처리시스템.
  6. 제 1항에 있어서, 상기 DSP 프로세서는, 비디오 데이터의 복호화를 위해서,
    상기 RSIC 프로세서에 의해 가변길이 복호화된 상기 공유 메모리 상의 복호화 데이터로부터 움직임 벡터를 추출하고 이를 공유 메모리에 저장한 후 관련정보를 RISC 프로세서로 통보하는 움직임 보상 모듈과,
    상기 공유 메모리로부터 해당 역 양자화 데이터를 독출하여 이를 역 주파수 변환하고 그 재구성 이미지 데이터를 공유 메모리에 저장한 후 관련정보를 상기 RSIC 프로세서로 통보하는 역 주파수변환 모듈을 실행하는 것을 특징으로 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호 처리시스템.
  7. 제 1항에 있어서, 상기 RISC 프로세서는, 비디오 데이터의 복호화를 위해서,
    입력된 부호화 데이터를 가변길이 복호화하여 상기 공유 메모리에 저장하고 관련정보를 상기 DSP 프로세서에 통보하는 가변길이 복호화 모듈과,
    상기 가변길이 복호화된 데이터를 역 양자화하여 상기 공유 메모리에 저장하고 관련정보를 상기 DSP 프로세서로 통보하는 역 양자화 모듈과,
    상기 공유 메모리로부터 움직임 데이터와 상기 DSP 프로세서의 역 주파수 변환에 의해 재구성된 이미지 데이터를 독출한 후 이들 데이터를 통해 복호화된 비디오 이미지를 생성하는 이미지 구성 모듈을 실행하는 것을 특징으로 하는 RISC와 DSP의 듀얼 프로세서를 갖는 비디오 신호 처리시스템.
KR1020030074430A 2003-10-23 2003-10-23 알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오신호처리시스템 KR20050039068A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030074430A KR20050039068A (ko) 2003-10-23 2003-10-23 알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오신호처리시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030074430A KR20050039068A (ko) 2003-10-23 2003-10-23 알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오신호처리시스템

Publications (1)

Publication Number Publication Date
KR20050039068A true KR20050039068A (ko) 2005-04-29

Family

ID=37241349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074430A KR20050039068A (ko) 2003-10-23 2003-10-23 알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오신호처리시스템

Country Status (1)

Country Link
KR (1) KR20050039068A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599539B1 (ko) * 2004-12-30 2006-07-13 전자부품연구원 태스크 엔진 기반의 재구성가능 디지털 신호 프로세서
KR101298645B1 (ko) * 2007-04-27 2013-08-21 삼성전자주식회사 애플리케이션 그래픽을 이용한 방송 영상의 출력 장치
CN113725951A (zh) * 2021-08-06 2021-11-30 Oppo广东移动通信有限公司 充电管理方法及装置、终端设备、存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0442041A2 (en) * 1990-01-18 1991-08-21 National Semiconductor Corporation Integrated digital signal processor/general purpose CPU with shared internal memory
JPH1115660A (ja) * 1997-06-20 1999-01-22 Sony Corp マイクロプロセッサ
WO2002019098A1 (en) * 2000-08-30 2002-03-07 Intel Corporation Method and apparatus for a unified risc/dsp pipeline controller for both reduced instruction set computer (risc) control instructions and digital signal processing (dsp) instructions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0442041A2 (en) * 1990-01-18 1991-08-21 National Semiconductor Corporation Integrated digital signal processor/general purpose CPU with shared internal memory
JPH1115660A (ja) * 1997-06-20 1999-01-22 Sony Corp マイクロプロセッサ
WO2002019098A1 (en) * 2000-08-30 2002-03-07 Intel Corporation Method and apparatus for a unified risc/dsp pipeline controller for both reduced instruction set computer (risc) control instructions and digital signal processing (dsp) instructions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599539B1 (ko) * 2004-12-30 2006-07-13 전자부품연구원 태스크 엔진 기반의 재구성가능 디지털 신호 프로세서
KR101298645B1 (ko) * 2007-04-27 2013-08-21 삼성전자주식회사 애플리케이션 그래픽을 이용한 방송 영상의 출력 장치
CN113725951A (zh) * 2021-08-06 2021-11-30 Oppo广东移动通信有限公司 充电管理方法及装置、终端设备、存储介质

Similar Documents

Publication Publication Date Title
JP4920034B2 (ja) マルチスレッドｓｉｍｄ処理を利用したメディア符号化の並列実行
JP4699685B2 (ja) 信号処理装置及びそれを用いた電子機器
JP2005005844A (ja) 計算装置及び符号化処理プログラム
CN101496411A (zh) 用于运动补偿视频解码过程的有效存储器提取
JPWO2006033227A1 (ja) 画像符号化装置
JP2006128770A (ja) 画像符号化装置及び方法、画像符号化装置のコンピュータ・プログラム、並びに携帯端末
KR100827093B1 (ko) 영상 부호화 방법 및 장치
JP4674496B2 (ja) 符号化装置、復号装置、符号化方法、復号方法、それらのプログラム
CN102404561A (zh) 在cuda上实现mpeg4i帧编码的方法
US20130108185A1 (en) Image processing device, image processing method, and program
KR20090020460A (ko) 비디오 디코딩 방법 및 장치
JP4822940B2 (ja) 画像処理装置及び画像処理方法
CN103703780A (zh) 运动图像解码方法及图像编码方法
CN102055970A (zh) 多重标准视频解码系统
KR20050039068A (ko) 알아이에스시와 디에스피의 듀얼 프로세서를 갖는 비디오신호처리시스템
WO2011148887A1 (ja) 動画像配信システム、動画像送信装置、動画像配信方法および動画像配信プログラム
KR100489040B1 (ko) 동영상 부호화기, 동영상 복호화기에서 슬라이스 메모리와프레임 메모리간의 데이터 처리 방법
CN100438630C (zh) 基于数据缓存的多流水线阶段信息共享方法
KR20100044333A (ko) 동영상 부호화 장치 및 이를 위한 영상 신호의 2차원 정렬 변환 장치 및 방법, 및 이를 위한 기록 매체
KR100636911B1 (ko) 색도 신호의 인터리빙 기반 동영상 복호화 방법 및 그 장치
US20090201989A1 (en) Systems and Methods to Optimize Entropy Decoding
Lim et al. Video streaming on embedded devices through GPRS network
US20120147972A1 (en) Image decoding apparatus, image decoding method, image encoding apparatus, image encoding method, and program
US20160165235A1 (en) Method of encoding image data, encoder using the method, and application processor including the encoder
KR100991344B1 (ko) 영상을 디코딩하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application