CN102055970A - 多重标准视频解码系统 - Google Patents

多重标准视频解码系统 Download PDF

Info

Publication number
CN102055970A
CN102055970A CN200910309464XA CN200910309464A CN102055970A CN 102055970 A CN102055970 A CN 102055970A CN 200910309464X A CN200910309464X A CN 200910309464XA CN 200910309464 A CN200910309464 A CN 200910309464A CN 102055970 A CN102055970 A CN 102055970A
Authority
CN
China
Prior art keywords
hardware accelerator
video decoding
standard video
decoding system
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910309464XA
Other languages
English (en)
Inventor
李一心
童怡新
施泽聪
林声伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN200910309464XA priority Critical patent/CN102055970A/zh
Priority to US12/625,765 priority patent/US20110110435A1/en
Publication of CN102055970A publication Critical patent/CN102055970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Abstract

一种多重标准视频解码系统，包括内存、多重主端桥接接口、多个点对点总线、多个处理器以及多个硬件加速器。所述内存用来储存比特流及解码过程中的暂时性数据。所述多重主端桥接接口连接至所述内存。所述多个处理器中的一个经由所述多重主端桥接接口从所述内存接收所述比特流；以及各所述多个硬件加速器接收来自所述多个处理器中中的一个的指令执行视频解码流程，并经由所述多重主端桥接接口存取所述内存。所述多个处理器与各所述多个硬件加速器间经由所述多个点对点总线相互连结。

Description

多重标准视频解码系统
技术领域
本发明涉及一种视频解码系统，尤其涉及一种多重标准视频解码系统。
背景技术
为使得影音及视频应用之大量原始数据得以在有限的网络频宽中迅速传送，将原始数据于传送前先经过编码压缩，接收端收到后再行解码还原成原始数据已为必要之举。随着多媒体数字应用日渐广泛，消费者对影像分辨率的要求与日俱增，视频编解码的运算量也随之提升。
就视频解码技术而言，为达到高画质视频实时解码的需求，一般通过硬件方式加以实现，以硬件设计应付高分辨率画质所产生的庞大运算量。然而硬件设计通常针对单一视频解码标准，若要支持其它不同的视频解码标准，必须移除或增加硬件设计中的电路，缺乏弹性与扩充性。若使用软件方式实现视频解码，虽可支持多种视频解码标准，但通用处理器之效能提升受限于大量的数据总线存取，很难符合高画质视频实时解码的需求。
发明内容
有鉴于此，需提供一种软、硬件整合的多重标准视频解码系统。
本发明提供一种多重标准视频解码系统，包括内存、多重主端桥接接口、多个处理器以及多个硬件加速器。所述内存用来储存比特流及解碼过程中的暂时性数据。所述多重主端桥接接口，连接至所述内存。所述多个处理器所述多个处理器包含至少一处理器，经由所述多重主端桥接接口，从所述内存接收所述比特流；以及各所述多个硬件加速器接收来自所述多个处理器中一处理器的指令而执行视频解码相关流程，并经由所述多重主端桥接接口，存取所述内存。
本发明还提供一种多重标准视频解码系统，包括内存、多重主端桥接接口、点对点总线、多个处理器以及多个硬件加速器。所述多个处理器包含至少一处理器，经由所述多重主端桥接接口，从所述内存接收所述比特流。各所述多个硬件加速器接收来自所述多个处理器中一处理器的指令而执行视频解码相关流程，经由所述多重主端桥接接口，存取所述内存，并经由点对点总线连结至各所述多个处理器。
本发明还提供一种多重标准视频解码方法，执行于多重标准视频解码系系统中。所述多重标准视频解码系系统的第一处理器接收比特流，通过所述多重标准视频解码系系统的第一硬件加速器执行可变长度编码，通过所述多重标准视频解码系系统的第二硬件加速器执行离散余弦反转换，通过所述多重标准视频解码系系统的第三硬件加速器执行运动补偿，最后通过所述多重标准视频解码系系统的第四硬件加速器执行去区块过滤。
[加上一段有益效果说明]
附图说明
图1为硬件模块100之一种实施方式的示意图。
图2为视频解码系统200之一种实施方式的结构方块图。
图3为利用图2中视频解码系统200进行一般视频解码的方法示意图。
图4为利用图2中视频解码系统200解码H.264比特流的方法示意图。
图5为利用图2中视频解码系统200解码VC-1比特流的方法示意图。
具体实施方式
本发明利用多个处理器分担视频解码过程的运算量，并将不同视频标准常用的解码流程通过硬件模块加以实现。请参阅图1所示的硬件模块100，包含熵解码(Entropy Decode)110、反转换(Inverse Transform)111、运动补偿(Motion Compensation)112与区块噪声过滤(De-Blocking Filter)113等硬件加速器。所述熵解码110主要进行熵编码(Entropy Encode)的逆过程，从中取得可变长度编码(Variable Length Code，简称VLC)与运动向量(Motion Vector)等信息作为其后解码重建影像之用，反转换111则用来将频率(frequency)域影像数据还原成空间(spatial)域影像数据，运动补偿112利用先前局部还原的影像数据预测与补偿正在解码的影像数据，最后区块噪声过滤113则进行重建影像的后置处理。
请参阅图2，显示视频解码系统200的结构方块图。视频解码系统200包含多个处理器210-212、图1中硬件模块100中的多个硬件加速器如熵解码(Entropy Decode)220、反转换(Inverse Transform)221、运动补偿(Motion Compensation)222与区块噪声过滤(De-Blocking Filter)223、内存控制器231、内存232、视频输出单元240、桥接接口251与点对点总线2521-2528。多个处理器210-212可以是任何类型的通用处理器，如数字信号处理器(Digital Signal Processor，简称DSP)或精简指令集处理器(Reduced InstructionSet Computing，简称RISC)。视频解码系统200使用点对点总线2521-2528作为多个处理器210-212以及多个硬件加速器之间的相互连结，使得处理器与处理器之间、处理器与与其关联的硬件加速器之间不需要通过总线仲裁(bus arbitration)即可传递指令流及数据流。桥接接口251则为多重主端桥接接口(Multi-Master Bridge Interface)，经由所述桥接接口251，多个处理器210-212与多个硬件加速器皆能通过内存控制器231直接存取内存232。所述内存232可以为随机存取内存(Random Access Memory，简称RAM)，例如静态随机存取内存(Static RAM，简称SRAM)或是动态随机存取内存(Dynamic RAM，简称DRAM)用来储存解码过程中产生的系数数据与影像数据等。多个硬件加速器于内存232中，可以有各自的缓冲区供其运作时存取数据，亦可以有一组共享的缓冲区，作为数据交换使用。视频解码系统200解码所得的影像数据最后经由视频输出单元240格式化后输出。
视频解码系统200可实施在具有各种视频应用领域的装置或传输系统，包含无线多媒体装置、标准分辨率和高分辨率的电视广播应用、因特网的视频应用、传输高分辨率视频的数字影像光盘、数字机顶盒与手持式电子装置等。需要了解的是，各多个处理器210-212所负责的解码流程与硬件加速器的运作会依照不同的视频编码标准而有所不同。为了平衡系统效能与硬件成本，处理器负责的解码程序与硬件加速器负责的解码程序，亦可作适时的分配以便取得软硬件间的效能平衡点，举例来说，处理器202中的处理程序负责反量化的解码程序，反转换221则负责将反量化后的影像数据从频率域还原成空间域，或者也可以由反转换221同时完成反量化与反转换的解码程序。
请参阅图3，为利用图2中视频解码系统200进行一般视频解码之方法300的示意图，其中处理器301-303分别为处理器210-212的实施方式，熵解码304、反转换305、运动补偿306及区块噪声过滤307等分别为熵解码220、反转换221、运动补偿222与区块噪声过滤223等硬件加速器的实施方式，内存300为内存232的实施方式。
处理器301从内存330接收到编码比特流(bit stream)320，经由语法解析程序308依语法结构判别比特流使用的视频编码标准。得知视频编码标准后，将数据传送给熵解码硬件加速器304并命令其进行熵解码，同时通过控制频率周期控制命令流与数据流的传递速度。熵解码硬件加速器304的输入可以是比特流亦可以是宏区块(macro block)，若为宏区块，则代表比特流中的区块文件头数据已在处理器301的语法解析程序中完成解码。在另一实施方式中，处理器301可以通过得知视频编码标准，决定是否动态启动内部的程序。举例而言，处理器301动态启动运动向量重建的程序，以减轻接下来解码程序中其它处理器的负载。
经由熵解码硬件加速器304处理的输出包含运动向量、区块量化参数与量化离散余弦转换系数矩阵等，由熵解码硬件加速器304传送给处理器302作进一步的解码处理。处理器302接收到运动向量、区块量化参数与量化离散余弦转换系数矩阵后，以区块量化参数与量化的离散余弦转换系数矩阵作为反量化程序309的输入数据，以运动向量作为运动向量重建程序310的输入数据。反量化程序309以接收到的区块量化参数针对量化离散余弦转换系数矩阵进行反量化的解码程序，输出反量化的离散余弦转换系数矩阵，并传送给反转换硬件加速器305，同时命令其进行反转换。运动向量重建程序310负责运动向量预测与重建的解码程序，输出预测的宏区块，并传送给运动补偿硬件加速器306，同时命令其进行运动补偿的解码程序。反转换硬件加速器305可由蝶形算法实作支持多重视频编码标准的离散余弦反转换，举例而言，反转换硬件加速器305可支持MPEG-2视频编码标准的8×8离散余弦反转换、H.264视频编码标准的4×4整数反转换与WMV9/VC-1视频编码标准的8×8、8×4、4×8、4×4整数反转换等。反转换硬件加速器305经由离散余弦反转换运算得到一系数矩阵，所述系数矩阵即为残余系数数据(Residual Values)，反转换硬件加速器305完成离散余弦反转换的运算后，即将所述残余系数数据储存到内存330中的缓冲区331，所述缓冲区331由反转换硬件加速器305、运动补偿硬件加速器306与区块噪声过滤硬件加速器307所共享，亦即反转换硬件加速器305、运动补偿硬件加速器306与区块噪声过滤硬件加速器307皆可存取缓冲区331。
运动补偿硬件加速器306接收到处理器302的命令与数据后，从共享缓冲区331读取反转换硬件加速器输出的上述残余像素数据，并将上述预测的宏区块与上述残余像素数据相加，即可得到一重建的宏区块，并将之储存到缓冲区331。重建的宏区块尚须经过区块噪声过滤硬件加速器307去除区块效应(block effect)后，方完成宏区块的完整解码。所述区块噪声过滤硬件加速器307的运作由处理器303中的过滤控制程序311所控制。过滤控制器经由监视运动补偿硬件加速器306的状态缓存器得知其是否完成解码程序，一旦得知运动补偿硬件加速器306完成解码程序，即命令区块噪声过滤硬件加速器307从缓冲区331读取重建的宏区块，完成去除区块效应后，将宏区块储存至内存330中目前重建的画面，完成宏区块的完整解码。
以下将介绍利用本发明解碼H.264与VC-1等视频编码比特流的实施方式。
H.264标准又称为MPEG-4第10部分，为国际电信联盟远程通信标准化组(ITUTelecommunication Standardization Sector，简称为ITU-T)与国际标准化组织(International Organization for Standardization，简称为ISO)/国际电气技术协会(International Flectrotechnical Commission，简称为IEC)底下的动态图像专家组(Motion Picture Experts Group，简称为MPEG)所共同制定的视频编码标准，官方名称为进阶视频编码(Advanced Video Coding，简称为AVC)，以区块为基本单元，相较于先前的视频编码标准，提供多样化的宏区块类型进行运动估计(Motion Estimation)与运动补偿(Motion Compensation)，最小为4×4大小的宏区块，能够对图像序列中的运动区域进行更精确的分割。
H.264进行运动补偿计算时，提供以多张已重建画面获得最类似目前解碼宏区块的参考值，称为画面间预测(inter-frame prediction)，参考的已重建画面最多可往前31张及往后31张。H.264亦提供不参考其它已重建画面，以外插的方式来取得解码的像素，称为画面内预测(intra-frame prediction)。于熵编码部份，H.264对于非转换系数，使用单一编码表，而对于量化过的转换系数，则使用内容可适性(Context-adaptive)编码技术，依字码(code word)的出现机率产生合适的编码表提高压缩比率。内容可适性编码技术分为两种，一种为调适性可变长度编码(Context-adaptive Variable-Length Codes，简称CAVLC)，另一种为基于上下文的自适应式二进制算术编码(Context-based Arithmetic Coding，简称CBAC)。
请参考图4，为利用图2中视频解码系统200解码H.264比特流之方法400的示意图，其中处理器401-403分别为处理器210-212的实施方式，熵解码404、反转换405、运动补偿406及区块噪声过滤407等分别为熵解码220、反转换221、运动补偿222与区块噪声过滤223等硬件加速器的实施方式，内存430为内存232的实施方式。
处理器401从内存430接收H.264比特流420，经语法解析器程序408得知视频编码标准为H.264，下指令给熵解码硬件加速器404对比特流进行解码。熵解码硬件加速器404将所接收到的比特流依语法架构解码出接下来解码流程所需之主要数据，包括运动向量、量化系数、画面内预测模式的指针等，并传送给处理器402。
处理器402接收到量化系数后，经由反量化程序409得到去量化系数，传送给反转换硬件加速器405，并命令其进行4×4整数反转换，将上述去量化系数从频率域还原至空间域像素数据并储存至内存430中之共享缓冲区431，所述空间域像素数据又称为残余像素数据。处理器402接收到运动向量后，经由运动向量重建程序410，根据运动向量纪录的偏移量，从内存430中读取来自单数或多个前一解码流程中已重建画面的单数或多个参考宏区块，并产生画面间预测宏区块，当预测的宏区块像素数据产生后，即传送给运动补偿硬件加速器406，并命令运动补偿硬件加速器406读取反转换硬件加速器405储存至内存430中共享缓冲区431的残余像素数据，将所述残余像素数据与接收到预测的宏区块像素数据相加得到重建的宏区块，之后将重建的宏区块储存到内存中430的共享缓冲区431。
当处理器402接收到画面内预测模式的指针，则通知处理器403的反画面内预测程序412重新产生画面内预测宏区块。一旦画面内预测宏区块产生，则由处理器403传送给运动补偿硬件加速器406，并命令运动补偿硬件加速器406读取反转换硬件加速器405储存至内存中所述共享缓冲区的残余像素数据，将所述残余像素数据与接收到预测的宏区块像素数据相加得到重建的宏区块，之后将重建的宏区块储存到内存430中的共享缓冲区431。
处理器403的过滤控制程序411监视运动补偿硬件加速器406的状态缓存器，一旦运动补偿硬件加速器406完成重建宏区块并储存所述宏区块至内存430中的共享缓冲区431，即命令区块噪声过滤硬件加速器407从内存430中共享缓冲区431读取所述重建宏区块进行去除区块效应，并将去除区块效应后的重建宏区块写回储存于内存430中目前重建的画面，完成宏区块的完整解码。
VC-1的前身为WMV第9版。WMV全名为Windows Media Video，是微软公司自行开发的一系列视频编解码格式的通称，微软公司于2003年将WMV第9版提交至美国电影与电视工程师协会(Society of Motion Picture and Television Engineers，简称SMPTE)，欲使WMV9成为视频编码标准之一，2006年4月WMV9正式成为视频编码标准并由SMPTE命名为VC-1。VC-1的编码流程与H.264相似，都是通过空间域与时间域中，人类视觉无法察觉的部份加以编码，达到视频压缩的效果。
VC-1同样以区块做为编码的基本单元，相较于H.264提供7种不同大小的宏区块进行运动估计与运动补偿，VC-1则提供16×16、16×8、8×16与8x8等四种大小的宏区块进行分割。VC-1亦提供画面间预测与画面内预测两种动态预测模式，对于画面间预测，VC-1提供参考的已重建画面最多只可往前1张及往后1张，对于画面内预测，与H.264使用空间域像素数据进行画面内预测有所不同，VC-1使用邻近区块经量化的转换系数作为预测数据，又称为交流/直流预测(AC/DC prediction)。相较于之前的视频编码标准是以8×8宏区块或是4×4区块作为转换单位，VC-1允许四种不同大小的适应性区块大小转换(Adaptive Block SizeTransform)。此外，VC-1还有一个不同的去区块效应解决方式，称为重迭转换(OverlapTransform)。传统的区块噪声过滤，虽然可以有效降低区块效应，但区块噪声过滤是在重建还原之后才会进行的步骤，有可能导致影像细节丢失。VC-1的重迭转换技术则是在编码时，利用在空间域做前处理，且在解码时搭配后置处理来完成，且仅针对区块型态为I者执行。至于熵编码部份，VC-1对于非转换系数与量化过的转换系数皆以可变长度编码。
请参阅图5，为利用图2中视频解码系统200解码VC-1比特流之方法500的示意图，其中处理器501-503分别为处理器210-212的实施方式，熵解码504、反转换505、运动补偿506及区块噪声过滤507等分别为熵解码220、反转换221、运动补偿222与区块噪声过滤223等硬件加速器的实施方式，内存530为内存232的实施方式。
处理器501从内存530接收比特流520，经语法解析器程序508得知视频编码标准为VC-1，下指令给熵解码硬件加速器504对比特流进行解码。熵解码硬件加速器504将比特流依语法架构解码出接下来流程所需之主要数据，包括运动向量、量化系数、交流/直流预测指标等。熵解码硬件加速器504将运动向量回传给处理器501，其余则传送给处理器502。
处理器502接收到量化系数后，经由反量化程序510得到去量化系数，传送给反转换硬件加速器505，并命令其进行整数反转换，将上述去量化系数从频率域还原至空间域像素数据并储存至内存530中一共享缓冲区531，所述空间域像素数据又称为残余像素数据(ResidualValues)。处理器501接收到运动向量后，经由运动向量重建程序509，根据运动向量纪录的偏移量，从内存530中读取前一解码流程中已重建画面中的参考宏区块，并产生画面间预测宏区块，当预测的宏区块像素数据产生后，即传送给运动补偿硬件加速器506，并命令运动补偿硬件加速器506读取反转换硬件加速器505储存至内存530中共享缓冲区531的上述残余像素数据，将所述残余像素数据与接收到预测的宏区块像素数据相加得到重建的宏区块，之后将重建的宏区块储存到内存530中共享缓冲区531。
当处理器502接收到交流/直流预测指标，则经由反交流/直流预测程序511重新产生画面内预测宏区块。一旦画面内预测宏区块产生，则由处理器502传送给运动补偿硬件加速器506，并命令运动补偿硬件加速器506读取反转换硬件加速器505储存至内存530中共享缓冲区531的上述残余像素数据，将所述残余像素数据与接收到预测的宏区块像素数据相加得到重建的宏区块，之后将重建的宏区块储存到内存530中共享缓冲区531。
处理器503包含两程序，一为重迭转换程序512、另一为过滤控制程序513。重迭转换程序512用来监视反转换硬件加速器505的状态缓存器，一旦反转换硬件加速器505完成整数反转换并储存上述残余像素数据于内存530中共享缓冲区531，即读取所述残余像素数据进行重迭转换，再重新写回内存530中共享缓冲区531。过滤控制程序513监视运动补偿硬件加速器506的状态缓存器，一旦运动补偿硬件加速器506完成重建宏区块并储存所述宏区块至内存530中共享缓冲区531，即命令区块噪声过滤硬件加速器507从内存530中共享缓冲区531读取所述重建宏区块进行去除区块效应(block effect)，并于过滤完成后，将所述重建的宏区块写回储存于内存530中目前重建的画面，完成宏区块的完整解码。

Claims (17)

1.一种多重标准视频解码系统，其特征在于包括：
内存，用来储存比特流及解码过程中的暂时性数据；
多重主端桥接接口，连接至该内存；
多个处理器，其中该多个处理器包含至少一处理器，经由该多重主端桥接接口从该内存接收该比特流；以及
多个硬件加速器，每一硬件加速器接收来自所述多个处理器中的一个之指令执行视频解码流程，并经由该多重主端桥接接口存取于该内存。
2.如权利要求1所述之多重标准视频解码系统，其特征在于，该多个处理器之间经由点对点总线连结。
3.如权利要求1所述之多重标准视频解码系统，其特征在于，该多个处理器与相应的硬件加速器之间经由点对点总线连结。
4.如权利要求1所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第一硬件加速器，该第一硬件加速器从该多个处理器中的一个接收解码指令执行可变长度解码。
5.如权利要求1所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第二硬件加速器，该第二硬件加速器从该多个处理器中的另一个接收解码指令执行离散余弦反转换。
6.如权利要求1所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第三硬件加速器，该第三硬件加速器从该多个处理器中的又一个接收解码指令执行运动补偿。
7.如权利要求1所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第四硬件加速器，该第四硬件加速器从该多个处理器中的还一个接收解码指令执行去区块过滤。
8.如权利要求1所述之多重标准视频解码系统，其特征在于，该多个硬件加速器与该内存共享缓冲区，作为数据交换之用。
9.一种多重标准视频解码系统，其特征在于包括：
内存；
多重主端桥接接口；
点对点总线；
多个处理器，其中至少一个处理器经由该多重主端桥接接口从该内存接收该比特流；以及
多个硬件加速器，所述多个硬件加速器接收来自该多个处理器中的一个的指令执行视频解码流程，经由该多重主端桥接接口存取于该内存，并经由点对点总线连结所述处理器。
10.如权利要求9所述之多重标准视频解码系统，其特征在于，该多个处理器之间经由点对点总线连结。
11.如权利要求9所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第一硬件加速器，该第一硬件加速器从该多个处理器中的一个接收解码指令开始而执行可变长度解码。
12.如权利要求9所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第二硬件加速器，该第二硬件加速器从该多个处理器中的另一个接收解码指令开始而执行离散余弦反转换。
13.如权利要求9所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第三硬件加速器，该第三硬件加速器从该多个处理器中的又一个接收解码指令而执行运动补偿。
14.如权利要求9所述之多重标准视频解码系统，其特征在于，该多个硬件加速器包含第四硬件加速器，该第四硬件加速器从该多个处理器中的还一个接收解码指令而执行去区块过滤。
15.如权利要求9所述之多重标准视频解码系统，其特征在于，该多个硬件加速器与该内存共享缓冲区，作为数据交换之用。
16.一种多重标准视频解码方法，执行于一多重标准视频解码系统中，其特征在于包括：
该多重标准视频解码系统的第一处理器接收比特流；
通过该多重标准视频解码系统的第一硬件加速器执行可变长度编码；
通过该多重标准视频解码系统的第二硬件加速器执行离散余弦反转换；
通过该多重标准视频解码系统的第三硬件加速器执行运动补偿；以及
通过该多重标准视频解码系统的第四硬件加速器执行去区块过滤。
17.如权利要求16所述之多重标准视频解码方法，其特征在于，该第二硬件加速器、该第三硬件加速器以及该第四硬件加速器共享缓冲区以交换数据。
CN200910309464XA 2009-11-09 2009-11-09 多重标准视频解码系统 Pending CN102055970A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910309464XA CN102055970A (zh) 2009-11-09 2009-11-09 多重标准视频解码系统
US12/625,765 US20110110435A1 (en) 2009-11-09 2009-11-25 Multi-standard video decoding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910309464XA CN102055970A (zh) 2009-11-09 2009-11-09 多重标准视频解码系统

Publications (1)

Publication Number Publication Date
CN102055970A true CN102055970A (zh) 2011-05-11

Family

ID=43959838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910309464XA Pending CN102055970A (zh) 2009-11-09 2009-11-09 多重标准视频解码系统

Country Status (2)

Country Link
US (1) US20110110435A1 (zh)
CN (1) CN102055970A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105847801A (zh) * 2015-01-30 2016-08-10 联发科技股份有限公司 具有新颖的二进制元素译码多标准视频译码器
CN109862193A (zh) * 2019-04-12 2019-06-07 珠海天燕科技有限公司 一种终端中来电视频的控制方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278668A (ja) * 2009-05-27 2010-12-09 Sony Corp 符号化装置及び符号化方法、並びに復号装置及び復号方法
US8254453B2 (en) * 2010-01-20 2012-08-28 Himax Media Solutions, Inc. Multi-format video decoder and related decoding method
CN115309694A (zh) * 2021-05-07 2022-11-08 脸萌有限公司 片上集成电路、数据处理装置和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920572A (en) * 1995-06-30 1999-07-06 Divicom Inc. Transport stream decoder/demultiplexer for hierarchically organized audio-video streams
CN101116342A (zh) * 2005-03-30 2008-01-30 英特尔公司 带有硬件加速器的多标准变长解码器
US20080037656A1 (en) * 2006-08-08 2008-02-14 Miska Hannuksela Method, device, and system for multiplexing of video streams
CN101383954A (zh) * 2007-09-06 2009-03-11 北京中电华大电子设计有限责任公司 一种支持多种音视频标准的媒体处理芯片的实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920572A (en) * 1995-06-30 1999-07-06 Divicom Inc. Transport stream decoder/demultiplexer for hierarchically organized audio-video streams
CN101116342A (zh) * 2005-03-30 2008-01-30 英特尔公司 带有硬件加速器的多标准变长解码器
US20080037656A1 (en) * 2006-08-08 2008-02-14 Miska Hannuksela Method, device, and system for multiplexing of video streams
CN101383954A (zh) * 2007-09-06 2009-03-11 北京中电华大电子设计有限责任公司 一种支持多种音视频标准的媒体处理芯片的实现方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105847801A (zh) * 2015-01-30 2016-08-10 联发科技股份有限公司 具有新颖的二进制元素译码多标准视频译码器
US10205957B2 (en) 2015-01-30 2019-02-12 Mediatek Inc. Multi-standard video decoder with novel bin decoding
CN105847801B (zh) * 2015-01-30 2019-02-26 联发科技股份有限公司 具有新颖的二进制元素译码多标准视频译码器
CN109862193A (zh) * 2019-04-12 2019-06-07 珠海天燕科技有限公司 一种终端中来电视频的控制方法及装置

Also Published As

Publication number Publication date
US20110110435A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
US11563985B2 (en) Signal-processing apparatus including a second processor that, after receiving an instruction from a first processor, independantly controls a second data processing unit without further instruction from the first processor
CN103152579B (zh) 用于视频编码及解码的环内自适应维纳滤波器
CN101150719B (zh) 并行视频编码的方法及装置
US10623742B2 (en) Method of determining binary codewords for transform coefficients
CN1934866B (zh) 视频解码设备
US9270988B2 (en) Method of determining binary codewords for transform coefficients
US20030095603A1 (en) Reduced-complexity video decoding using larger pixel-grid motion compensation
US20150350682A1 (en) Video decoding method and video decoder
CN104519354A (zh) 视频编码器及其操作方法
US20130188729A1 (en) Method of determining binary codewords for transform coefficients
JP3615241B2 (ja) ビデオデータデコーダのアーキテクチャ
CN103686173A (zh) 变换与反变换电路
CN102055970A (zh) 多重标准视频解码系统
KR101392349B1 (ko) 비디오 디코딩 방법 및 장치
CN1792097A (zh) 具有低存储器带宽要求的视频处理设备
JP2002112268A (ja) 圧縮画像データ復号装置
CN102625109B (zh) 一种基于多核处理器实现的mpeg-2至h.264的转码方法
CN109495745B (zh) 一种基于逆量化/逆变换的无损压缩解码方法
KR100636911B1 (ko) 색도 신호의 인터리빙 기반 동영상 복호화 방법 및 그 장치
CN111757109A (zh) 一种高实时性的并行视频编解码方法、系统和存储介质
CN100563344C (zh) 视频压缩中自适应扫描和解压缩中自适应反扫描的方法
CN100481951C (zh) 数字信号转换方法和数字信号转换装置
JP4888224B2 (ja) 画像処理装置およびその方法、並びにプログラム
TW201119396A (en) Multi-standard video decoding system and method
CN117201783A (zh) 编码器及相关的信号处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110511