KR20050037156A - 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치 - Google Patents

어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치 Download PDF

Info

Publication number
KR20050037156A
KR20050037156A KR1020030072601A KR20030072601A KR20050037156A KR 20050037156 A KR20050037156 A KR 20050037156A KR 1020030072601 A KR1020030072601 A KR 1020030072601A KR 20030072601 A KR20030072601 A KR 20030072601A KR 20050037156 A KR20050037156 A KR 20050037156A
Authority
KR
South Korea
Prior art keywords
substrate
inorganic insulating
contact hole
organic layer
switching element
Prior art date
Application number
KR1020030072601A
Other languages
English (en)
Other versions
KR101022291B1 (ko
Inventor
김현영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030072601A priority Critical patent/KR101022291B1/ko
Publication of KR20050037156A publication Critical patent/KR20050037156A/ko
Application granted granted Critical
Publication of KR101022291B1 publication Critical patent/KR101022291B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

공정이 단순화되고 콘택홀에서의 접촉 특성을 향상시킬 수 있는 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치가 개시된다. 상기 어레이 기판은 기판, 스위칭 소자, 무기 절연막, 유기막 및 화소 전극을 포함한다. 상기 스위칭 소자는 상기 기판 상에 배치된다. 상기 무기 절연막은 상기 기판 상에 배치되고 상기 스위칭 소자의 드레인 전극을 노출하는 콘택홀을 포함한다. 상기 유기막은 상기 무기 절연막 상에 배치되고 상기 콘택홀 및 상기 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 비아홀을 포함한다. 상기 화소 전극은 상기 유기막 및 상기 비아 콘택홀의 내면 상에 형성되어 상기 드레인 전극과 전기적으로 연결된다. 따라서, 마스크의 수를 줄여서 공정이 단순화되고 콘택홀에서의 접촉특성을 향상시킬 수 있어서, 제조비용이 감소하고 화질이 향상된다.

Description

어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치{ARRAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND LIQUID CRYSTAL DISPLAY APPARATUS HAVING THE SAME}
본 발명은 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치에 관한 것으로 보다 상세하게는 콘택홀에서의 접촉 특성을 향상시킬 수 있는 어레이 기판, 공정이 단순화된 상기 어레이 기판의 제조방법 및 이를 갖는 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display, LCD)는 박막 트랜지스터가 형성된 어레이 기판 및 컬러 필터 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(Electric Field)를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 광의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다.
종래의 액정표시장치는 제1 기판, 제2 기판 및 액정층을 포함한다.
상기 제1 기판은 하부 기판, 스위칭 소자, 게이트 라인 단부(Gate Line End), 데이터 라인 단부(Data Line End), 무기 절연막, 유기막 및 화소전극(Pixel Electrode)을 포함하고, 상기 제2 기판은 상부 기판, 블랙 매트릭스(Black Matrix, BM), 컬러 필터(Color Filter), 공통전극(Common Electrode) 및 스페이서(Spacer)를 포함한다. 상기 액정층은 상기 제1 기판 및 상기 제2 기판 사이에 개재되며 씰(Seal)에 의해 밀봉된다.
상기 액정표시장치를 제조하기 위해서는 먼저, 하부 기판 상에 게이트 전극, 게이트 라인, 게이트 라인 단부 및 스토리지 캐패시터 라인을 형성한다. 이어서, 상기 게이트 전극, 게이트 라인 및 스토리지 캐패시터 라인이 형성된 하부기판 상에 절연막을 도포한다. 이후에, 상기 절연막 상에 소오스 전극, 드레인 전극 및 데이터 라인 단부를 형성한다. 상기 소오스 전극, 상기 드레인 전극 및 상기 데이터 라인 단부는 증착, 패턴형성 및 식각 공정을 이용하여 형성된다.
계속해서, 상기 스위칭 소자 및 상기 스토리지 캐패시터 라인이 형성된 하부 기판의 전면에 상기 드레인 전극의 일부, 상기 게이트 라인 단부의 일부 및 상기 데이터 라인 단부의 일부를 각각 노출하는 콘택홀 등의 개구부를 갖는 무기 절연막 및 유기막을 형성한다.
이후에, 상기 콘택홀이 형성된 유기막 상에 투명한 도전성 물질을 도포한다. 상기 투명한 도전성 물질로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)가 있다. 이어서 상기 투명한 도전성 물질의 일부를 패턴형성 및 식각을 이용하여 제거하여 상기 유기막의 표면의 일부 상에 화소전극을 형성한다.
따라서, 상기 하부 기판, 상기 스위칭 소자, 게이트 라인 단부, 데이터 라인 단부, 상기 스토리지 캐패시터 라인, 상기 무기 절연막, 상기 유기막 및 상기 화소전극을 포함하는 제1 기판이 형성된다.
이어서, 상부 기판 상에 블랙 매트릭스를 형성한다. 계속해서, 상기 블랙 매트릭스가 형성된 상부 기판 상에 컬러 필터를 형성한다. 이후에, 상기 블랙 매트릭스 및 상기 컬러 필터가 형성된 상부 기판 상에 투명한 도전성 물질을 도포하여 공통 전극을 형성한다. 이어서, 상기 공통 전극 상에 제1 기판 및 제2 기판 사이의 셀 갭을 유지하기 위한 스페이서를 형성한다.
따라서, 상기 상부 기판, 상기 블랙 매트릭스, 상기 컬러 필터, 상기 공통 전극 및 상기 스페이서를 포함하는 제2 기판이 형성된다.
이어서, 상기 제1 기판 및 상기 제2 기판을 대향하여 결합한다. 계속해서, 상기 제1 기판 및 상기 제2 기판 사이에 액정층을 개재한다. 마지막으로, 씰(Seal)을 이용하여 상기 액정층을 밀봉하고 상기 제1 기판 및 상기 제2 기판을 고정한다.
그러나, 상기 콘택홀을 형성하는 과정에서, 종래에는 제1 마스크를 이용하여 상기 유기막의 일부를 제거하여 비어홀을 형성하고, 제2 마스크를 포함하는 사진식각 공정을 이용하여 상기 무기 절연막의 일부를 제거한다.
상기 제2 마스크를 이용한 사진식각공정의 경우 고가의 마스크를 별도로 이용해야 하는 단점이 있다. 그리고, 상기 두 매의 마스크를 이용함으로써 상기 콘택홀을 형성하는 과정이 복잡해져서 공정이 지연되는 문제점이 발생한다.
또한, 상기 제2 마스크를 이용한 사진식각 공정에서 상기 유기막에 비해 식각율이 더 높은 상기 무기절연막이 과도하게 식각되어 상기 유기막과 인접한 부분에서 홈(groove)이 발생한다. 상기 무기절연막의 하부에는 드레인 전극, 게이트 라인 단부, 데이터 라인 단부 등의 소자들이 배치된다. 상기 홈에 의해 상기 화소전극 등의 형성시 상기 홈이 있는 부분에서 상기 화소전극 등과 하부의 소자들과의 접촉이 불량해지는 문제점이 발생한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은, 콘택홀에서의 접촉특성을 향상시킬 수 있는 어레이 기판을 제공하는 데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제2 목적은, 공정이 단순화된 상기 어레이 기판의 제조방법을 제공하는 데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제3 목적은, 상기 어레이 기판을 갖는 액정 표시 장치를 제공하는 데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판은 기판, 스위칭 소자, 무기 절연막, 유기막 및 화소 전극을 포함한다. 상기 스위칭 소자는 상기 기판 상에 배치된다. 상기 무기 절연막은 상기 기판 상에 배치되고 상기 스위칭 소자의 드레인 전극을 노출하는 콘택홀을 포함한다. 상기 유기막은 상기 무기 절연막 상에 배치되고 상기 콘택홀 및 상기 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 비아홀을 포함한다. 상기 화소 전극은 상기 유기막 및 상기 비아 콘택홀의 내면 상에 형성되어 상기 드레인 전극과 전기적으로 연결된다.
상기 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판을 제조하기 위해, 먼저 스위칭소자가 형성된 기판 상에 무기 절연막 및 유기막을 차례로 도포한다. 이어서, 상기 유기막의 일부를 제거하여 상기 무기 절연막의 일부를 노출하는 비어홀을 형성한다. 계속해서, 상기 유기막을 마스크로 이용하여 상기 노출된 무기 절연막을 식각하여 상기 스위칭 소자의 드레인 전극을 노출하는 콘택홀을 형성한다. 이후에, 상기 식각 공정에서 잔류한 식각재 및 상기 유기막의 일부를 제거하여 상기 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 에싱 공정을 수행한다. 마지막으로, 상기 유기막의 표면의 일부 및 상기 콘택홀의 내면 상에 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성한다.
상기 제3 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 제2 기판 및 액정층을 포함한다. 상기 제2 기판은 기판과, 상기 기판 상에 배치된 스위칭 소자와, 상기 기판 상에 배치되고 상기 스위칭 소자의 드레인 전극을 노출하는 콘택홀을 포함하는 무기 절연막과, 상기 무기 절연막 상에 배치되고 상기 콘택홀 및 상기 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 비아홀을 포함하는 유기막과, 상기 유기막 및 상기 비아 콘택홀의 내면 상에 형성되어 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하고 상기 제1 기판에 대향한다.
상기 액정층은 상기 제1 기판과 상기 제2 기판 사이에 개재된다.
따라서, 마스크의 수를 줄여서 공정이 단순화되고 콘택홀에서의 접촉특성을 향상시킬 수 있어서, 제조비용이 감소하고 화질이 향상된다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
실시예 1
도 1은 본 발명의 바람직한 제1 실시예에 따른 액정 표시 장치를 나타내는 평면도이고, 도 2는 상기 도 1에서 A-A'라인의 단면도이다.
도 1 내지 도 2를 참조하면, 액정 표시 장치는 제1 기판, 제2 기판 및 액정층(108)을 포함한다. 상기 제1 기판은 하부 기판(120), 스위칭 소자, 게이트 라인 단부(118e), 데이터 라인 단부(118f), 스토리지 캐패시터 라인(118d), 무기 절연막(116), 유기막(114) 및 화소전극(112)을 포함하고, 상기 제2 기판은 상부 기판(100), 블랙 매트릭스(102), 컬러 필터(104), 공통전극(106) 및 스페이서(110)를 포함한다. 상기 액정층(108)은 상기 제1 기판 및 상기 제2 기판 사이에 개재되며 씰(Seal)에 의해 밀봉된다.
상기 상부 기판(100) 및 상기 하부 기판(120)은 광을 통과시킬 수 있는 투명한 재질의 유리를 사용한다. 상기 유리는 무알칼리 특성이다. 상기 유리가 알칼리 특성인 경우, 상기 유리에서 알칼리 이온이 액정 셀 중에 용출되면 액정 비저항이 저하되어 표시 특성이 변하게 되고, 상기 씰과 유리와의 부착력을 저하시키고, 스위칭 소자의 동작에 악영향을 준다.
상기 블랙 매트릭스(102)는 상기 상부 기판(100) 상에 형성되어 광을 차단한다. 상기 블랙 매트릭스(102)에 의해 액정을 제어할 수 없는 영역을 통과하는 광을 차단함으로써 화질을 향상시킨다. 상기 블랙 매트릭스(102)는 불투명 물질을 도포한 후 그 일부를 제거하여 형성된다.
상기 컬러 필터(104)는 상기 블랙 매트릭스(102)가 형성된 상부 기판 상에 형성되어 소정의 파장의 광만을 선택적으로 투과시킨다.
상기 공통 전극(106)은 상기 블랙 매트릭스(102) 및 상기 컬러 필터(104)가 형성된 상부 기판(100) 상에 형성된다. 상기 공통 전극(106)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전성 물질을 포함한다.
상기 스페이서(110)는 상기 공통 전극(106) 상에 형성되어 상기 제1 기판 및 상기 제2 기판 사이의 셀 갭을 유지한다.
상기 스위칭 소자는 박막 트랜지스터를 포함한다. 상기 박막 트랜지스터는 상기 하부 기판 상에 형성되며 소오스 전극(118a), 게이트 전극(118b) 및 드레인 전극(118c)을 포함한다. 상기 박막 트랜지스터는 상기 하부 기판(120) 상에 증착(deposition), 패턴 형성(patterning) 및 식각(etching) 공정을 통해 형성된다. 게이트 라인은 상기 박막 트랜지스터의 게이트 전극(118b) 및 상기 게이트 라인 단부(118e)에 연결되어 구동 회로(도시되지 않음)에서 출력된 선택신호를 상기 박막 트랜지스터에 전달한다. 데이터 라인은 상기 박막 트랜지스터의 소오스 전극(118a) 및 상기 데이터 라인 단부(118f)에 연결되어 상기 구동 회로(도시되지 않음)에서 출력된 데이터 전압을 상기 박막 트랜지스터에 전달한다. 상기 드레인 전극(118d)은 콘택홀을 통해 상기 화소 전극(112)과 연결된다. 상기 게이트 라인 단부(118e)는 게이트 패드(Gate Pad)를 포함하고, 상기 데이터 라인 단부(118f)는 데이터 패드(Data Pad)를 포함한다.
상기 스토리지 캐패시터 라인(118d)은 상기 하부 기판(120) 상에 형성되어 상기 드레인 전극(119c)의 일부와 중첩되어 스토리지 캐패시터를 형성한다. 상기 스토리지 캐패시터는 상기 공통전극(106) 및 상기 화소전극(112) 사이의 전위차를 유지시켜준다.
상기 무기 절연막(116)은 상기 스위칭 소자를 상기 액정층과 절연한다. 상기 무기 절연막(116)은 상기 드레인 전극(118c), 상기 게이트 패드(118e) 및 상기 데이터 패드(118f)의 일부를 노출하는 콘택홀을 포함한다.
상기 유기막(114)은 상기 무기 절연막(116) 상에 형성되어 상기 스위칭 소자를 상기 액정층 또는 상기 화소전극(112)과 절연한다. 또한, 상기 유기막(114)의 두께에 의해 상기 화소전극(112)과 상기 공통전극(106) 사이의 거리가 조절되어 상기 화소전극(112)과 상기 공통전극(106) 사이에 배치되는 액정층(108)의 두께가 조절된다. 상기 유기막(114)은 상기 스위칭 소자 또는 상기 스토리지 캐패시터 라인(118d) 등에 의해 생기는 굴곡을 평탄하게 하는 역할도 한다.
상기 유기막(114)은 상기 콘택홀 및 상기 콘택홀에 인접하는 상기 무기 절연막(116)의 일부를 노출하는 비어홀을 포함한다. 이때, 상기 비어홀의 크기는 상기 콘택홀 및 상기 투과창(117)의 크기보다 크다.
상기 화소 전극(112)은 상기 유기막(114) 표면의 일부 및 상기 비아 콘택홀의 내면 상에 형성되고 콘택홀들을 통해 상기 스위칭 소자의 드레인 전극(118c)에 연결된다. 상기 화소 전극(112)은 상기 공통 전극(106)과의 사이에 인가된 전압에 의해 상기 액정층(108) 내의 액정을 제어하여 광의 투과를 조절한다.
반투과형 액정 표시 장치의 경우, 상기 화소 전극(112)이 형성되는 부위에 하부에서 입사되는 광을 투과시키기 위한 투과창(117)이 형성된다. 상기 무기 절연막(116)은 일부 파장의 광을 흡수하는 성질이 있다. 따라서, 액정 표시 장치의 화질을 향상시키기 위해서 상기 투과창이 있는 부분에는 상기 무기 절연막이 제거되는 것이 바람직하다.
상기 게이트 라인 단부(118e) 및 상기 데이터 라인 단부(118f)는 각각 별도의 콘택홀들을 통해 상기 구동 회로(도시되지 않음)에 연결된다.
상기 액정층(108)은 상기 제1 기판(100)과 상기 제2 기판(120) 사이에 개재된다. 상기 액정층(108)은 상기 공통 전극(106) 및 상기 화소 전극(112)에 의해 형성된 전계에 의해 제어되어 광의 투과를 조절한다.
상기 씰(도시되지 않음)은 상기 제1 기판(100)과 상기 제2 기판(120)을 결합하고 상기 액정층(108) 내의 액정을 밀봉한다.
도 3a 내지 도 3l은 본 발명의 바람직한 제1 실시예에 따른 액정 표시 장치의 제조과정을 나타내는 단면도이다.
도 3a를 참조하면, 먼저 하부기판(120) 상에 게이트 전극(118a), 게이트 라인, 게이트 라인 단부(118e) 및 스토리지 캐패시터 라인(118d)을 형성한다. 상기 게이트 전극(118a), 상기 게이트 라인, 상기 게이트 라인 단부(118e) 및 상기 스토리지 캐패시터 라인(118d)은 도전성 물질의 증착, 패턴 형성 및 식각을 이용하여 형성된다.
도 3b를 참조하면, 이어서 상기 게이트 전극(118a), 상기 게이트 라인, 상기 게이트 라인 단부(118e) 및 상기 스토리지 캐패시터 라인(118d)이 형성된 하부기판(120) 상에 게이트 절연막을 도포한다. 이후에, 상기 게이트 절연막 상에 소오스 전극(118a), 드레인 전극(118c) 및 데이터 라인 단부(118f)를 형성한다. 상기 드레인 전극(118c)의 일부는 상기 스토리지 캐패시터 라인(118d)과 중첩되어 스토리지 캐패시터를 형성한다. 상기 소오스 전극(118a), 상기 드레인 전극(118c) 및 상기 데이터 라인 단부(118f)는 증착, 패턴형성 및 식각 공정을 이용하여 형성된다.
도 3c를 참조하면, 계속해서 상기 스위칭 소자, 상기 스토리지 캐패시터 라인(118d), 상기 게이트 라인 단부(118e) 및 상기 데이터 라인 단부(118f)가 형성된 하부 기판(120)의 전면에 무기 절연막(116)을 도포한다. 바람직하게는, 상기 무기 절연막(116)은 실리콘 질화물을 포함한다.
도 3d를 참조하면, 이어서 상기 무기 절연막(116) 상에 유기막(114)을 도포한다. 바람직하게는, 상기 유기막(114)은 포토 레지스트를 포함하며, 자외선 등의 광이 조사되면 분해된다. 상기 유기막(114)의 두께는 상기 무기 절연막(116)의 두께보다 두껍다.
도 3e를 참조하면, 이후에 마스크(122)를 이용하여 상기 유기막(114)을 노광한다. 상기 마스크(122)는 투명한 부분 및 불투명한 부분을 포함한다. 이때, 상기 마스크(122)의 불투명한 부분에 대응하는 유기막(114)의 일부에는 광이 차단되고, 상기 마스크(122)의 투명한 부분에 대응하는 유기막(114)의 일부에는 광이 조사된다. 상기 유기막의 상기 광이 차단된 부분에는 고분자화합물이 그대로 존재하지만, 상기 광이 조사된 부분에는 고분자화합물이 분해된다.
도 2 및 도 3f를 참조하면, 계속해서 상기 노광된 유기막(114)을 현상한다. 상기 현상에 의해, 상기 고분자화합물이 존재하는 부분은 그대로 잔류하지만, 상기 고분자화합물이 분해된 부분은 제거되어 상기 무기 절연막(116)의 일부를 노출하는 비어 홀(Via Hole)이 형성된다. 바람직하게는, 상기 비어홀은 상기 드레인 전극(118c)과 상기 스토리지 캐패시터 라인(118d)이 중첩되는 부분, 상기 게이트 라인 단부(118e)에 대응하는 부분, 상기 데이터 라인 단부(118f)에 대응하는 부분 및 투과창(117)에 대응하는 부분에 위치한다.
도 3g를 참조하면, 이어서 상기 무기 절연막(116)의 일부를 제거하여 상기 드레인 전극(118c), 상기 게이트 라인 단부(118e) 및 상기 데이터 라인 단부(118f)의 일부를 노출하는 콘택홀과 상기 하부기판(120)의 일부를 노출하는 투과창(117)을 형성한다. 상기 콘택홀 및 상기 투과창(117)을 형성하기 위하여, 상기 현상된 유기막(114)을 마스크로 이용하여 상기 무기 절연막(116)의 일부를 식각한다. 이때, 상기 무기 절연막(116) 뿐만 아니라 상기 유기막(114)의 일부도 함께 제거된다. 그러나, 상기 무기 절연막(116)에 비해 상기 유기막(114)이 식각에 대한 저항성이 더 크기 때문에, 상기 무기 절연막(116)을 식각한다고 해도 상기 유기막(114)이 식각되는 양은 많지 않다. 이때, 상기 무기 절연막(116)이 과도하게 식각되면 상기 유기막(114)과 인접한 부분에서 홈(Groove)이 생길 수 있다.
도 3h를 참조하면, 계속해서 상기 유기막(114) 및 상기 무기 절연막(116)에 대해 에싱(Ashing)공정을 실시한다. 상기 에싱 공정에 의해 상기 유기막(114) 및 상기 무기 절연막(116) 상에 잔류하는 식각재를 제거한다. 또한, 상기 식각재의 제거시에 상기 유기막(114)의 일부도 함께 제거된다. 상기 에싱 공정에서는 상기 무기 절연막(116)은 거의 제거되지 않지만, 상기 유기막(114)의 일부는 제거된다. 따라서, 상기 에싱 공정에 의해 상기 홈(Groove)이 제거된다. 이때, 상기 비어홀의 크기가 상기 콘택홀 및 상기 투과창(117)의 크기보다 커진다.
그러나, 상기 홈이 생기지 않는 경우에는 상기 에싱 공정을 생략할 수 있다.
또한, 상기 유기막(114)을 마스크로 이용하지 않고 통상적인 사진식각공정을 통해 상기 무기 절연막(116)의 일부를 식각하여 상기 비어홀의 크기보다 작은 상기 콘택홀 및 상기 투과창(117)을 형성할 수도 있다.
도 3i를 참조하면, 이어서 상기 콘택홀이 형성된 유기막(114) 상에 투명한 도전성 물질을 도포한다. 상기 투명한 도전성 물질로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)가 있다. 이후에, 상기 투명한 도전성 물질의 일부를 패턴형성 및 식각공정을 통해 제거하여 상기 유기막(114)의 표면의 일부 및 상기 비아 콘택홀의 내면 상에 상기 스위칭 소자의 상기 드레인 전극(118c)과 접촉하는 화소전극(112)을 형성한다.
따라서, 상기 하부 기판(120), 상기 스위칭 소자, 상기 게이트 라인 단부(118e), 상기 데이터 라인 단부(118f), 상기 스토리지 캐패시터 라인(118d), 상기 무기 절연막(116), 상기 유기막(114) 및 상기 화소전극(112)을 포함하는 제1 기판이 형성된다.
도 3j를 참조하면, 이어서 상부 기판(100) 상에 블랙 매트릭스(102)를 형성한다. 상기 블랙 매트릭스(102)는 불투명한 물질을 상기 상부 기판 상에 도포한 후에 일부를 제거하여 형성된다.
계속해서, 상기 블랙 매트릭스(102)가 형성된 상부 기판(100) 상에 컬러 필터(104)를 형성한다. 상기 컬러 필터를 형성하기 위하여, 특정한 파장의 광만을 통과시키는 물질을 상기 블랙 매트릭스(102)가 형성된 상부 기판(100) 상에 도포한 후 그 일부를 제거하는 공정을 반복한다. 이때, 상기 컬러 필터를 형성하기 위해서 별도의 물질을 증착하지 않고, 상기 상부 기판(100) 자체를 염색할 수도 있다.
이후에, 상기 블랙 매트릭스(102) 및 상기 컬러 필터(104)가 형성된 상부 기판(100) 상에 투명한 도전성 물질을 도포하여 공통 전극(106)을 형성한다.
계속해서, 상기 공통 전극(106) 상에 상기 제1 기판 및 상기 제2 기판 사이의 셀 갭을 유지하기 위한 스페이서(110)가 형성된다. 상기 스페이서(110)는 포토 레지스트의 도포, 노광 및 현상을 통해서 형성된다.
따라서, 상기 상부 기판(100), 상기 블랙 매트릭스(102), 상기 컬러 필터(104), 상기 공통전극(106) 및 상기 스페이서(110)를 포함하는 제2 기판이 형성된다.
도 3k를 참조하면, 이어서 상기 제1 기판 및 상기 제2 기판을 대향하여 결합한다. 이때, 상기 제1 기판의 상기 화소전극(112)은 상기 제2 기판의 상기 컬러 필터(104)에 대향한다. 상기 제1 기판 및 상기 제2 기판 사이의 셀 갭은 상기 스페이서(110)에 의해 유지된다.
도 3l을 참조하면, 계속해서 상기 제1 기판 및 상기 제2 기판 사이에 액정층(108)을 개재한다. 상기 액정층(108)은 진공 주입(Vacuum Injection) 방식 또는 적하(Dropping) 방식에 의해 형성될 수 있다. 상기 적하 방식에 의하는 경우, 상기 액적층(108)의 적하 후에 상기 제1 기판을 상기 제2 기판과 결합한다.
마지막으로, 씰(도시되지 않음)을 이용하여 상기 액정층을 밀봉한다.
따라서, 상기 유기막(114)을 마스크로 하여 상기 무기 절연막(116) 또는 상기 게이트 절연막을 식각하여 공정이 단순화되고 제조비용을 줄일 수 있다.
실시예 2
도 4는 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치를 나타내는 평면도이고, 도 5는 상기 도 4에서 B-B'라인의 단면도이다.
본 실시예에서는 무기 절연막(116)이 과도하게 식각되는 경우에 마스크(124)의 패턴을 변화하여 홈(Groove)을 제거하는 것을 제외한 나머지 구성 요소들은 실시예 1과 동일하므로 중복된 부분에 대해서는 상세한 설명을 생략한다.
도 4 내지 도 5를 참조하면, 액정 표시 장치는 제1 기판, 제2 기판 및 액정층(108)을 포함한다. 상기 제1 기판은 하부 기판(120), 스위칭 소자, 게이트 라인 단부(118e), 데이터 라인 단부(118f), 스토리지 캐패시터 라인(118d), 무기 절연막(116), 유기막(114) 및 화소전극(112)을 포함하고, 상기 제2 기판은 상부 기판(100), 블랙 매트릭스(102), 컬러 필터(104), 공통전극(106) 및 스페이서(110)를 포함한다. 상기 액정층(108)은 상기 제1 기판 및 상기 제2 기판 사이에 개재되며 씰(Seal)에 의해 밀봉된다.
상기 콘택홀들 및 상기 투과창(117)은 하부로 갈수록 완만한 경사를 갖는 단면형상을 가지고 있다. 또한, 상기 비어홀의 크기는 상기 콘택홀 및 상기 투과창(117)의 크기보다 크다. 따라서, 상기 단면형상 및 크기의 차이에 의해 상기 콘택홀들의 접촉 특성이 향상된다.
도 6a 내지 도 6m은 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 제조과정을 나타내는 단면도이다.
도 6a 및 6b를 참조하면, 먼저 상기 하부기판(120) 상에 상기 스위칭 소자 및 상기 스토리지 캐패시터 라인(118d)을 형성한다.
도 6c 및 6d를 참조하면, 계속해서 상기 스위칭 소자 및 상기 스토리지 캐패시터 라인(118d)이 형성된 하부 기판(120)의 전면에 상기 무기 절연막(116) 및 유기막을 차례로 도포한다.
도 6e를 참조하면, 이후에 마스크(124)를 이용하여 상기 유기막(114)을 노광한다. 상기 마스크(124)는 투명한 부분, 불투명한 부분 및 반투명한 부분(Half Tone)을 갖는 패턴을 포함한다. 상기 반투명한 부분을 갖는 패턴은 상기 투명한 부분 및 상기 불투명한 부분의 사이에 배치된다. 상기 반투명한 부분을 갖는 패턴 이외에 슬릿을 사용할 수도 있다. 이때, 상기 마스크의 불투명한 부분에 대응하는 유기막(114)의 일부에는 모든 광이 차단되고, 상기 마스크의 투명한 부분에 대응하는 유기막(114)의 일부에는 모든 광이 조사되며, 상기 반투명한 부분을 갖는 패턴이 있는 부분에 대응하는 유기막(114)의 일부에는 일부의 광만이 조사된다.
상기 유기막의 상기 광이 차단된 부분에는 고분자화합물이 그대로 존재하지만, 상기 모든 광이 조사된 부분에는 모든 고분자화합물이 분해되며, 상기 일부의 광만이 조사된 부분에는 일부의 고분자화합물만이 분해된다.
도 6f를 참조하면, 계속해서 상기 노광된 유기막(114)을 현상한다. 상기 현상에 의해, 상기 고분자화합물이 존재하는 부분은 유기막(114)이 그대로 잔류하지만, 상기 모든 고분자화합물이 분해된 부분은 모든 유기막(114)이 제거되며, 상기 일부의 고분자화합물이 분해된 부분은 일부의 유기막(114)이 제거되어 상기 무기 절연막(116)의 일부를 노출하는 비어 홀(Via Hole)이 형성된다. 상기 비어홀은 상기 유기막의 일부가 제거된 부분에 의해 하부로 갈수록 완만한 경사를 갖는 단면 형상을 가지고 있다. 따라서, 상기 유기막(114)의 두께는 비어홀의 주변부에 비해 상기 비어홀의 중심부에 인접할수록 완만하게 줄어든다. 바람직하게는, 상기 비어홀은 상기 드레인 전극(118c)과 상기 스토리지 캐패시터 라인(118d)이 중첩되는 부분, 상기 게이트 라인 단부(118e)와 대응하는 부분, 상기 데이터 라인 단부(118f)와 대응하는 부분 및 상기 투과창(117)에 대응하는 부분에 배치된다.
도 6g를 참조하면, 이어서 상기 무기 절연막(116)의 일부를 제거하여 상기 드레인 전극(118c), 상기 게이트 라인 단부(118e) 및 상기 데이터 라인 단부(118f)의 일부를 노출하는 콘택홀과 상기 하부기판(120)의 일부를 노출하는 투과창(117)을 형성한다. 상기 콘택홀을 형성하기 위하여, 상기 현상된 유기막(114)을 마스크로 이용하여 상기 무기 절연막(116)의 일부를 식각한다. 이때, 상기 무기 절연막(116) 뿐만 아니라 상기 유기막(114)의 일부도 함께 제거된다. 그러나, 상기 무기 절연막(116)에 비해 상기 유기막(114)이 식각에 대한 저항성이 더 크기 때문에, 상기 무기 절연막(116)을 식각한다고 해도 상기 유기막(114)이 식각되는 양은 많지 않다. 이때, 상기 무기 절연막(116)이 과도하게 식각되면 상기 유기막(114)과 인접한 부분에서 홈(Groove)이 생길 수 있다.
그러나, 상기 유기막(114)의 두께가 상기 비어홀의 주변부에 비해 상기 비어홀의 중심부에 인접할수록 완만하게 감소하기 때문에, 상기 유기막(114)이 상기 무기 절연막(116)과 인접한 부분에서는 상기 유기막의 두께가 얇고 완만한 경사를 갖는다.
도 6h 및 도 6i를 참조하면, 계속해서 상기 유기막(114) 및 상기 무기 절연막(116)에 대해 에싱(Ashing)공정을 실시할 수 있다. 상기 에싱공정에 의해 상기 유기막(114) 및 상기 무기 절연막(116) 상에 잔류하는 식각재를 제거한다. 또한, 상기 식각재의 제거시에 상기 유기막(114)의 일부도 함께 제거된다. 상기 에싱 공정에서는 상기 유기막(114)이 상기 무기 절연막(116)에 비해 제거되는 양이 많다.
이때, 상기 유기막(114)의 두께가 상기 무기 절연막(116)과 인접한 부분에서는 얇고 완만한 경사를 갖기 때문에, 상기 에싱 공정을 통해서 상기 무기 절연막(116)과 인접한 얇은 유기막(114)의 제거가 두껍고 급한 경사를 갖는 유기막에 비해 보다 용이하다. 따라서, 상기 무기절연막(116)이 과도하게 식각되어 생성된 홈(groove)이 제거되고, 상기 비어홀의 크기가 상기 콘택홀 및 상기 투과창(117)의 크기보다 커진다.
도 6j를 참조하면, 이어서 상기 화소전극(112)을 형성한다.
따라서, 상기 하부 기판(120), 상기 스위칭 소자, 상기 스토리지 캐패시터 라인(118d), 상기 게이트 라인 단부(118e), 상기 데이터 라인 단부(118f), 상기 무기 절연막(116), 상기 유기막(114) 및 상기 화소전극(112)을 포함하는 제1 기판이 형성된다.
도 6k를 참조하면, 이어서 상부 기판(100) 상에 상기 블랙 매트릭스(102), 상기 컬러 필터(104), 상기 공통 전극(106) 및 상기 스페이서(110)를 차례로 형성하여 상기 제2 기판을 형성한다.
도 6l 및 도 6m을 참조하면, 이어서 상기 제1 기판 및 상기 제2 기판을 대향하여 결합하고 상기 제1 기판 및 상기 제2 기판 사이에 상기 액정층을 개재한다.
마지막으로, 씰(도시되지 않음)을 이용하여 상기 액정층을 밀봉한다.
따라서, 상기 유기막(114)의 단면 형상을 조절하여 상기 콘택홀에서의 접촉특성을 향상시킬 수 있다.
상기와 같은 본 발명에 따르면, 마스크의 수를 줄여서 공정이 단순화되고 콘택홀에서의 접촉특성을 향상시킬 수 있어서, 제조비용이 감소하고 화질이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 2는 상기 도 1에서 A-A'라인의 단면도이다.
도 3a 내지 도 3l은 본 발명의 바람직한 제1 실시예에 따른 액정 표시 장치의 제조방법을 나타내는 단면도이다.
도 4는 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 5는 상기 도 4에서 B-B'라인의 단면도이다.
도 6a 내지 도 6m은 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 제조방법을 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 상부 기판 102 : 블랙 매트릭스
104 : 컬러 필터 106 : 공통 전극
108 : 액정층 110 : 스페이서
112 : 화소 전극 113 : 반사막
114 : 유기막 116 : 무기 절연막
117 : 투과창 118a : 소오스 전극
118b : 게이트 전극 118c : 드레인 전극
118d : 스토리지 캐패시터 라인 118e : 게이트 라인 단부
118f : 데이터 라인 단부 120 : 하부 기판
122, 124 : 마스크

Claims (8)

  1. 기판;
    상기 기판 상에 배치된 스위칭 소자;
    상기 기판 상에 배치되고 상기 스위칭 소자의 드레인 전극을 노출하는 콘택홀을 포함하는 무기 절연막;
    상기 무기 절연막 상에 배치되고 상기 콘택홀 및 상기 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 비아홀을 포함하는 유기막; 및
    상기 유기막 및 상기 비아 콘택홀의 내면 상에 형성되어 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 비어홀은 하부로 갈수록 완만한 경사를 갖는 단면형상을 갖는 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서, 상기 기판 상에 배치된 라인 단부를 더 포함하고, 상기 무기 절연막은 상기 라인 단부의 일부를 노출하는 콘택홀을 더 포함하고, 상기 유기막은 상기 라인 단부의 일부를 노출하는 콘택홀 및 상기 라인 단부의 일부를 노출하는 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 비어홀을 더 포함하는 것을 특징으로 하는 어레이 기판.
  4. 제3항에 있어서, 상기 라인 단부는 상기 스위칭 소자의 게이트 전극에 연결되는 게이트 라인의 단부 및/또는 상기 스위칭 소자의 소오스 전극에 연결되는 데이터 라인의 단부를 포함하는 것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서, 상기 기판의 일부를 노출하고 하부에서 입사되는 광을 투과시키는 투과창을 더 포함하는 것을 특징으로 하는 어레이 기판.
  6. 스위칭소자가 형성된 기판 상에 무기 절연막 및 유기막을 차례로 도포하는 단계;
    상기 유기막의 일부를 제거하여 상기 무기 절연막의 일부를 노출하는 비어홀을 형성하는 단계;
    상기 유기막을 마스크로 이용하여 상기 노출된 무기 절연막을 식각하여 상기 스위칭 소자의 드레인 전극을 노출하는 콘택홀을 형성하는 단계;
    상기 식각 공정에서 잔류한 식각재 및 상기 유기막의 일부를 제거하여 상기 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 에싱 단계; 및
    상기 유기막의 표면의 일부 및 상기 콘택홀의 내면 상에 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하는 어레이 기판 제조방법.
  7. 제6항에 있어서, 상기 비어홀을 형성하는 단계는 반투명한 부분을 포함하는 마스크를 이용하여 상기 유기막을 노광하고 현상하여 상기 비어홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  8. 제1 기판;
    기판과, 상기 기판 상에 배치된 스위칭 소자와, 상기 기판 상에 배치되고 상기 스위칭 소자의 드레인 전극을 노출하는 콘택홀을 포함하는 무기 절연막과, 상기 무기 절연막 상에 배치되고 상기 콘택홀 및 상기 콘택홀에 인접하는 상기 무기 절연막의 일부를 노출하는 비아홀을 포함하는 유기막과, 상기 유기막 및 상기 비아 콘택홀의 내면 상에 형성되어 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하고 상기 제1 기판에 대향하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하는 액정 표시 장치.
KR1020030072601A 2003-10-17 2003-10-17 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치 KR101022291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030072601A KR101022291B1 (ko) 2003-10-17 2003-10-17 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030072601A KR101022291B1 (ko) 2003-10-17 2003-10-17 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20050037156A true KR20050037156A (ko) 2005-04-21
KR101022291B1 KR101022291B1 (ko) 2011-03-21

Family

ID=37240035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030072601A KR101022291B1 (ko) 2003-10-17 2003-10-17 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR101022291B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160141143A (ko) * 2015-05-28 2016-12-08 삼성디스플레이 주식회사 표시장치
KR20230021055A (ko) * 2016-02-12 2023-02-13 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103069A (ja) * 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160141143A (ko) * 2015-05-28 2016-12-08 삼성디스플레이 주식회사 표시장치
KR20230021055A (ko) * 2016-02-12 2023-02-13 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR101022291B1 (ko) 2011-03-21

Similar Documents

Publication Publication Date Title
US7068335B2 (en) Reflective-transmission type thin film transistor liquid crystal display with non-oxidizing metal layer in first pixel electrode
KR100525870B1 (ko) 마이크로 렌즈의 제조 방법, 마이크로 렌즈, 마이크로렌즈 어레이판, 전기 광학 장치 및 전자 기기
US5877830A (en) Liquid crystal display device having a light blocking layer in the periphery
KR100798315B1 (ko) 액정 표시장치의 기판 구조 및 그 제조방법
JP2004318073A (ja) 反射透過型液晶表示装置、及びその製造方法
KR100454186B1 (ko) 자기 정렬형 투명 화소 전극을 갖는 박막 트랜지스터 및그 제조 방법
US7876408B2 (en) Transflective type diode substrate and method having respective masks forming scan line and insulating pattern, organic pattern with hole exposing insulating pattern, and pixel electrode covering hole and reflection electrode overlapping organic pattern
JP2007114770A (ja) アレイ基板及びその製造方法並びにそれを有する液晶表示装置
KR101485585B1 (ko) 표시 장치 및 이의 제조 방법
JP4034470B2 (ja) 液晶表示装置およびその製造方法
KR101022291B1 (ko) 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치
KR20100059448A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101007715B1 (ko) 액정 표시 장치 및 그 제조방법
KR100470022B1 (ko) 액정표시장치와 그 제조방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR100981632B1 (ko) 어레이 기판, 이의 제조방법 및 이를 갖는 액정 표시 장치
KR20070072299A (ko) 액정표시장치 및 그의 제조방법
KR100995581B1 (ko) 컬러필터기판, 이를 갖는 액정표시장치 및 이의 제조방법
KR101022290B1 (ko) 어레이 기판의 제조방법
KR101000442B1 (ko) 반사-투과형 다결정실리콘 액정 표시 장치 및 그 제조 방법
KR100897741B1 (ko) 반사-투과형 액정표시장치 및 이의 제조 방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR100869117B1 (ko) 액정표시장치 및 이의 제조 방법
KR100560639B1 (ko) 반사형 액정표시장치의 박막트랜지스터 및 그 형성방법
KR100993831B1 (ko) 상부기판, 이를 갖는 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 10