KR20050031068A - 디스플레이 보정 시스템 - Google Patents

디스플레이 보정 시스템 Download PDF

Info

Publication number
KR20050031068A
KR20050031068A KR1020047016931A KR20047016931A KR20050031068A KR 20050031068 A KR20050031068 A KR 20050031068A KR 1020047016931 A KR1020047016931 A KR 1020047016931A KR 20047016931 A KR20047016931 A KR 20047016931A KR 20050031068 A KR20050031068 A KR 20050031068A
Authority
KR
South Korea
Prior art keywords
correction
display
field emission
video signal
current measurement
Prior art date
Application number
KR1020047016931A
Other languages
English (en)
Other versions
KR100774370B1 (ko
Inventor
한센로날드엘.
던피제임스씨.
스핀트크리스토퍼제이.
클리브즈제임스엠.
트러파제로미엠.
핑크그레고리엠.
이구치유키노부
Original Assignee
컨데슨트 테크놀로지즈 코포레이션
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 컨데슨트 테크놀로지즈 코포레이션, 소니 가부시끼 가이샤 filed Critical 컨데슨트 테크놀로지즈 코포레이션
Publication of KR20050031068A publication Critical patent/KR20050031068A/ko
Application granted granted Critical
Publication of KR100774370B1 publication Critical patent/KR100774370B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 방출 전류로부터 유도된 보정 계수를 갖는 보정 시스템(105)을 포함하는 전계방출 디스플레이(110)를 제공한다. 일실시예로서, 전계방출 디스플레이(110)는 면판에 애노드(25)를 가지며, 포커스 구조를 갖는다. 애노드 전위는 접지 전위로 유지되고 포커스 구조(90)의 전위는 40 내지 50 볼트 사이의 전위로 유지되지만, 이에 한정되는 것은 아니다. 전계방출 디스플레이(110)에 대한 보정 계수를 기초로 하여 포커스 구조(90)로 흐르는 전류가 측정 및 이용된다.

Description

디스플레이 보정 시스템{DISPLAY CORRECTION SYSTEM}
본 발명은 디스플레이 스크린에 관한 것으로서, 특히 평판 패널(flat panel) 전계방출 디스플레이(FED: field emission display) 및/또는 음극선관(CRT: cathode ray tude) 디스플레이 등의 분야에 관한 것이다. 본 명세서는 평판 패널 전계방출 디스플레이를 재조정(recalibrating)하는 시스템 및 방법에 대해 개시하고 있다.
평판 전계방출 디스플레이(FED), 표준 음극선관(CRT) 디스플레이는 인광 스크린(phosphor)의 픽셀(pixel: 화소)상에 높은 에너지를 갖는 전자를 충돌시킴으로써 광(light)을 생성한다. 전자가 충돌되어 여기된 인광은 전자 에너지를 가시광으로 변환시키게 된다. 그러나, 인광 스크린을 래스터 패턴(raster pattern)으로 주사하기 위해 단일의 전자빔 또는 일부 경우에는 3개의 전자빔을 이용하는 종래의 CRT 디스플레이와 달리, FED는 각 픽셀의 각 컬러 소자에 대해 고정된 전자빔을 이용한다. 이 때문에, 전자 공급원(electron source)으로부터 스크린까지의 거리를, 종래의 CRT의 주사 전자빔에 필요한 거리에 비해 매우 작게할 수 있다. 또한, FED의 진공관은 종래의 CRT의 진공관에 비해 매우 얇은 유리로 만들 수 있다. 더욱이, FED는 CRT에 비해 소비전력이 훨씬 낮다. 이들 요인들로 인해, FED는 랩탑 컴퓨터, 포켓형 TV 및 휴대용 전자 게임기와 같은 휴대형의 전자 제품에 이상적인 것으로 되었다.
이상 설명한 바와 같이, FED와 종래의 CRT 디스플레이는 이미지가 주사되는 방식이 상이하다. 종래의 CRT 디스플레이는 인광 스크린을 가로질러 래스터 패턴으로 전자빔을 주사시킴으로써 이미지를 생성한다. 통상적으로, 전자빔을 행방향(수평방향)으로 주사할 때, 주사되는 행(row)의 각 픽셀의 원하는 밝기에 따라 그 세기가 조절된다. 한 행의 픽셀이 주사된 이후, 전자빔은 한 단계 밑으로 내려서 다음 행을 주사하게 되는데, 그 주사되는 행의 원하는 밝기에 따라 그 세기가 조정되는 것이다. 이와는 대조적으로, FED는 "매트릭스"(matrix) 어드레싱 방식에 따라 이미지를 생성하는 것이 일반적이다. FED의 각 전자빔은 디스플레이의 각각의 행과 열(column)의 교차점에 형성된다. 행은 순차적으로 갱신된다. 모든 열이 액티브(또는 구동) 상태로 될 때 단일의 행 전극이 단독으로 활성화되고, 각 열에 인가된 전압에 의해 그 행과 열의 교차점에 형성된 전자빔의 세기가 결정된다. 다음으로, 다음 행이 순차적으로 활성화되고 새로운 밝기 정보가 각 열에 대해 다시 설정된다. 모든 행이 갱신되면 새로운 프레임이 표시된다.
그러나, FED에서 각 픽셀에 대해 전자빔을 형성하는 전자 구조가 반드시 균일한 것은 아니다. 제조 과정에서의 편차에 의해, 동일한 입력이 주어졌을 때 상이한 픽셀에서 상이한 세기를 만들어낼 수 있다. 외부 광학 장비를 필요로 하지 않으며 또한 높은 동작 전압에서 측정할 필요가 없으면서, 디스플레이 소자의 균일하지 않은 픽셀를 측정하고 보정하는 시스템이 필요하다.
첨부 도면은 본 명세서에 포함되어 본 명세서의 일부를 형성하며, 본 발명의 실시예를 예시하고, 상세한 설명과 함께 본 발명의 원리를 나타낸다.
도 1은 본 발명의 실시예에 따른 보정 계수를 결정하기 위한 보정 시스템, 디스플레이 및 서브시스템간의 관계를 나타내는 시스템 블록도.
도 2는 본 발명의 실시예에 따라 행과 열의 교차점에 위치한 게이트형 전계방출 장치를 이용하는 평판 패널 전계방출 디스플레이(FED)의 일부의 구조를 횡단면으로 나타내는 도면.
도 3은 본 발명의 실시예에 따라 FED에서의 서브픽셀 배열에 대하여 전력라인 및 제어라인이 배분된 시스템을 나타내는 블록도.
도 4는 본 발명의 실시예에 따라 각 서브픽셀의 전기적 제어 방식을 나타내는 시스템 개략도.
도 5는 본 발명의 실시예에 따라 캐소드와 게이트간의 상대적 전압을 함수로 하여, 흐르는 전류를 나타내는 그래프.
도 6은 본 발명의 실시예에 따라 포커스 구조를 통해 흐르는 전류를 측정하기 위해 이용되는 시스템 개략도.
도 7은 본 발명의 실시예에 따라 게이트를 통해 흐르는 전류를 측정하기 위해 이용되는 시스템 개략도.
도 8은 본 발명의 실시예에 따라 적색-녹색-청색 비디오 신호에 대한 단일의 보정 계수를 이용하는 보정 시스템의 블록도.
도 9는 본 발명의 실시예에 따라 적색-녹색-청색 비디오 신호의 각각의 성분에 대한 보정 계수를 이용하는 보정 시스템의 블록도.
도 10은 본 발명의 실시예에 따라 아날로그 색도/휘도 신호를 위한 보정 시스템의 블록도.
도 11은 본 발명의 실시예에 따라 어드레스 생성기와 계수 메모리를 포함하는 예시적인 시스템을 나타내는 도면.
도 12는 본 발명의 실시예에 따라 적색-녹색-청색 비디오 신호의 각 성분에 대한 몇개의 보정 계수를 이용하는 보정 시스템의 블록도.
도 13은 본 발명의 실시예에 따라 적색-녹색-청색 비디오 신호의 각 성분에 대한 조사 테이블을 이용하는 보정 시스템의 블록도.
본 명세서에서 참조되는 도면은 특별히 강조하는 것을 제외하고는, 일정 비율로 도시된 것이 아니라는 것을 알아야 한다.
본 발명은 외부 광학 장비를 필요로 하지 않으며 또한 높은 동작 전압에서 측정할 필요가 없으면서, 디스플레이 소자의 균일하지 않은 픽셀를 측정하고 보정하는 시스템 및 방법을 제공한다.
구체적으로 말해서, 방출 전류(emission current)로부터 유도되는 보정 계수(correction coefficient)를 갖는 보정 시스템이 장착된 평판 패널 전계방출 디스플레이(FED)가 제공된다. 본 발명에 따른 일실시예로서, FED는 면판(faceplate)에 애노드를 가지며, 포커스 구조(focus structure)를 갖는다. 애노드 전위는 접지 전위로 유지되고, 포커스 구조 전위는 40 내지 50 볼트 사이의 전위로 유지되지만, 이에 한정되는 것은 아니다. 전계방출 디스플레이에 대한 보정 계수를 기초로 하여 포커스 구조로 흐르는 전류가 측정 및 이용된다.
다른 실시예로서, 본 발명은 디스플레이 보정 시스템을 제공한다. 이 디스플레이 보정 시스템은 전계방출 디스플레이의 소자에 접속되어 전류 측정을 생성하는 전류 측정 시스템을 포함한다. 또한, 디스플레이 보정 시스템은 전류 측정 시스템으로부터 전류 측정을 수신하도록 접속되어 보정 계수를 생성하는 연산(computation) 시스템을 포함한다. 보정 계수는 전계방출 디스플레이에 대해 보정되지 않은 비디오 입력 신호로부터 보정된 비디오 신호를 생성하는데 이용된다.
다른 실시예로서, 상기 문단에서 설명한 것과 같은 디스플레이 보정 시스템에 있어서, 전계방출 디스플레이의 소자는 캐소드 구동기, 게이트 구동기, 포커스 구조 및 애노드 구동기로부터 선택된다.
또 다른 실시예로서, 전계방출 디스플레이에서 보정 계수를 평가하는 방법이 제공된다. 이 방법은 전계방출 디스플레이에 입력 패턴을 사용하는 단계를 포함한다. 또, 본 방법은 전계방출 디스플레이의 소자로부터 전류 측정을 결정하는 단계를 포함한다. 본 방법은 전류 측정을 이용하여 상기 보정 계수를 결정하는 단계를 포함한다. 본 방법은 보정 계수를 이용하여 전계방출 디스플레이에 대해 보정되지 않은 비디오 입력 신호로부터 보정된 비디오 신호를 생성하는 단계를 포함한다.
또 다른 실시예로서, 상기 문단에서 설명한 방법에서, 전계방출 디스플레이의 소자는 캐소드 구동기, 게이트 구동기, 포커스 구조 및 애노드 구동기로부터 선택된다.
다른 실시예로서, 전계방출 디스플레이에 대해 보정되지 않은 비디오 입력 신호로부터 보정된 비디오 신호를 생성하는 디스플레이 보정 시스템을 제공한다. 이 디스플레이 보정 시스템은 전계방출 디스플레이의 소자로부터 전류 측정을 결정하는 수단을 구비한다. 또, 이 디스플레이 보정 시스템은 전류 측정을 이용하여 보정 계수를 결정하는 수단을 구비한다. 또, 이 디스플레이 보정 시스템은 보정 계수를 이용하여 전계방출 디스플레이에 대해 보정되지 않은 비디오 입력 신호로부터 보정된 비디오 신호를 생성하는 수단을 구비한다.
또 다른 실시예로서, 상기 문단에 개시된 디스플레이 보정 시스템에 있어서, 전계방출 디스플레이의 소자는 캐소드 구동기, 게이트 구동기, 포커스 구조 및 애노드 구동기로부터 선택된다.
본 설명에 따른 다른 실시예로서, FED의 애노드와 포커스 구조는 접지 전위로 유지된다. 게이트 전위는 40 내지 50 볼트 사이의 값으로 유지되지만, 이에 한정되는 것은 아니다. 픽셀을 액티브 상태로 하는(구동시키는) 테스트 패턴이 사용된다. 게이트로 흐르는 전류는 해당 픽셀에 대한 보정 계수를 기초로 하여 측정 및 이용된다.
본 설명에 따른 또 다른 실시예로서, FED는 정상 동작 전압을 갖도록 구성된다. 단일의 픽셀을 액티브 상태로 하는 테스트 패턴이 사용된다. 애노드로 흐르는 전류가 측정된다. 보정 계수가 유도되어 보정 시스템에 이용된다. 보정 계수는 입력되는 비디오 신호의 각각의 성분을 스케일링하는데 이용된다. 보정된 신호가 FED에 제공된다.
본 설명에 따른 또 다른 실시예로서, FED는 정상 동작 전압을 갖도록 구성된다. 단일의 서브픽셀을 액티브 상태로 하는 테스트 패턴이 사용된다. 애노드로 흐르는 전류가 측정된다. 보정 계수가 유도되어 보정 시스템에 이용된다. 보정 시스템은 보정 계수를 유지하는 보정 메모리를 구비한다. 보정 계수는 서브픽셀에 대응하는 입력 비디오 신호의 색 성분을 스케일링하는데 이용된다. 개별적인 보정 계수가 각각의 서브픽셀에 대해 제공된다. 보정된 신호가 FED에 제공된다.
본 설명에 따른 다른 실시예로서, FED는 접지 전위로 유지되는 애노드를 갖는다. 포커스 구조는 대략 40 내지 50 볼트 사이의 전위로 유지되지만, 이에 한정되는 것은 아니다. 몇개의 픽셀을 동시에 액티브 상태로 하는 테스트 패턴이 사용된다. 포커스 구조로의 전류가 보정 계수를 계산하기 위한 기초로서 측정 및 이용된다. 보정 계수는 보정 시스템의 픽셀에 대응하는 데이터에 제공된다.
본 설명에 따른 또 다른 실시예로서, 보정 계수가 보정 메모리로부터 검색된다. 검색된 보정 계수는 아날로그 휘도 신호로 제공되는데, 이 보정 계수를 아날로그 전압으로 변환시키고 이 아날로그 전압을 아날로그 휘도 신호로 승산시킴으로써 제공된다. 그 결과로서의 보정된 휘도 신호는 음극선관(CRT) 디스플레이를 구동시키는데 이용될 수 있다.
본 발명의 이러한 장점 및 다른 장점들은 첨부 도면에 도시된 실시예에 대한 이하의 상세한 설명을 읽어봄으로써 당업자에게 명백할 것이다.
본 설명을 요약해보면, 방출 전류로부터 유도되는 보정 계수를 갖는 보정 시스템을 구비하는 전계방출 디스플레이(FED)가 제공된다. 일실시예로서, 면판에 애노드를 가지며 포커스 구조를 갖는 전계방출 디스플레이가 제공된다. 애노드 전위는 접지 전위로 유지되며, 포커스 구조의 전위는 40 내지 50 볼트의 전위로 유지되지만, 이에 한정되는 것은 아니다. 포커스 구조로 흐르는 전류는 전계방출 디스플레이에 대한 보정 계수의 기초로서 측정 및 이용된다.
본 발명의 실시예를 상세히 설명한다. 이 실시예들은 첨부 도면에 예시되어 있다. 본 발명이 실시예로서 설명되어 있지만, 본 발명은 이들 실시예에 한정되는 것은 아니라는 것을 알 수 있을 것이다. 이에 대하여, 본 발명은 첨부된 청구범위에서 정의된 것과 같이 본 발명의 범위내에 포함될 수 있는 변형 및 변경이 가능하도록 되어 있다. 또한, 이하의 상세한 설명에서는, 본 발명을 이해를 돕도록 많은 상세한 설명들이 개시되어 있다. 그러나, 당업자라면 상세한 설명을 읽어보면 이들 상세한 설명이 없어도 본 발명을 구현할 수 있다는 것을 알 수 있을 것이다. 또한, 공지된 구조와 장치들은 본 발명의 특징을 불명확하게 하는 것을 피하기 위해 상세하게 설명하지 않는다.
도 1은 본 발명의 실시예에 따라 보정 계수를 결정하기 위한 보정 시스템(105), 디스플레이(110) 및 서브시스템간의 관계를 나타내는 시스템(50)의 블록도이다. 이 시스템(50)내에서, 비디오 신호원(100)은 보정 시스템(105)에 비디오 신호를 제공한다. 시스템(50)의 하나의 예로서, 비디오 신호원(100)에 의해 제공되는 비디오 신호는 적색-녹색-청색(RGB) 신호의 형태가 될 수 있다. 시스템(50)의 다른 예로서, 비디오 신호원(100)에 의해 제공되는 비디오 신호는 휘도-색도(luminance-chrominance) 신호의 형태가 될 수 있다. 보정 시스템(105)은, 비디오 신호원(100)에 의해 제공되는 비디오 신호가 수신되면, 디스플레이(110)내의 불균일성을 보상하게 위해 수신된 비디오 신호에 대해 보정 계수를 이용하여 스케일링하게 된다. 보정된 신호가 보정 시스템(105)으로부터 출력되고, 사용자(115)에게 이미지를 제공하기 위해 디스플레이(110)를 구동시키게 된다. 시스템(50)의 하나의 예로서, 디스플레이(110)는 전계방출 디스플레이(FED) 또는 음극선관(CRT) 디스플레이가 될 수 있지만, 이에 한정되는 것은 아니다.
디스플레이(110)가 시스템(50)내에서 FED로 구현된다면, 보정 시스템(105)에 사용되는 보정 계수는 전류 측정 시스템(120)으로 FED내의 방출 전류를 측정함으로써 획득될 수 있다. 계수 연산 시스템(125)은 적절한 스케일링을 통해 전류 측정 데이터로부터 보정 계수를 연산하고, 디스플레이(110)내의 기준 전류와 기본 부하(load)에 대해 오프셋 처리를 행할 수 있다.
도 2는 행과 열의 교차점에 위치한 게이트형 전계 방출장치(gated field emitter)를 이용하는 평판 패널 FED 스크린(예컨대, 110)의 횡단면 구조를 나타내는 도면이다. 구체적으로 말해서, 도 2는 FED 평판 패널 디스플레이(예컨대, 110)의 일부인 다층 구조(75)를 나타낸다. 이 다층 구조(75)는 베이스플레이트 구조라고도 부르는 전계방출 후면판 구조(45)와, 전자수용(electron-receiving) 면판 구조(70)를 포함한다. 면판 구조(70)에 의해 이미지가 생성된다는 것을 알 수 있을 것이다. 후면판 구조(45)는 통상적으로 전기절연형 후면판(65), 에미터(또는 캐소드) 전극(60), 전기 절연층(55), 패턴화 게이트 전극(50), 및 절연층(55)을 통해 개구에 위치한 원추형 전자방출소자(40)로 구성된다. 또한, 전자방출 소자(40)의 선단(tip)은 게이트 전극(50)에 있는 대응 구멍을 통해 노출되어 있다. 에미터 전극(60)과 전자방출 소자(40)는 함께 FED 평판 패널 디스플레이(예컨대, 110)의 도시된 부분(75) 중 캐소드를 구성하게 된다. 게이트 전극(50)으로부터 절연층(91)에 의해 도전형 포커스 구조(90)가 분리되어 있다. 면판 구조(70)는 전기절연 면판(15), 애노드(25) 및 인광 코팅(20)으로 형성될 수 있다.
본 발명의 실시예에 따른 전자방출 소자(40)의 한가지 유형이 트위첼(Twichell) 등에게 1997년 3월 4일자로 허여된 미국특허 번호 제5,608,283호에 개시되어 있으며, 그 다른 유형이 스핀트(Spindt) 등에게 1997년 3월 4일자로 허여된 미국특허 번호 제5,607,335호에 개시되어 있고, 이들 특허문헌을 인용하여 본 명세서에 포함되는 것으로 한다. 본 발명의 실시예에 따른 포커스 구조(90)는 스핀트(Spindt) 등에게 1996년 6월 18일자로 허여된 미국특허 번호 제5,528,103호에 개시되어 있으며, 이 특허문헌을 인용하여 본 명세서에 포함되는 것으로 한다. 본 발명의 실시예에 따른 FED 평판 패널 디스플레이(예컨대, 110)의 일반 동작은, 두복 쥬니어(Duboc, Jr) 등에게 1996년 6월 30일자로 허여된 미국특허 번호 제5,541,473호; 스핀트(Spindt) 등에게 1996년 9월 24일자로 허여된 미국특허 번호 제5,559,389호; 스핀트 등에게 1996년 10월 15일자로 허여된 미국특허 번호 제5,564,959호; 헤이븐(Haven) 등에게 1996년 11월 26일자로 허여된 미국특허 번호 제5,578,899호에 보다 상세히 개시되어 있으며, 이들 특허문헌을 인용하여 본 명세서에 포함되는 것으로 한다. 본 발명의 실시예에 따른, 픽셀당 전류 방출을 측정하기 위한 기술은 커밍스(Cummings) 등에 의해 2001년 6월 28일자로 출원된 동시계속 출원번호 제09/895,985호에 개시되어 있으며, 이 문헌을 인용하여 본 명세서에 포함되는 것으로 한다.
FED 평판 패널 디스플레이(예컨대, 110)에 있어서, 디스플레이는 픽셀(pixel)이라 부르는 화소(picture elements)로 나뉘어져 있다. 본 발명에 따른 일실시예에 의하면, 각 픽셀은 적색, 녹색 및 청색에 대응하는 3개의 서브픽셀로 나누어진다. 도 2는 단일의 픽셀을 분리시켜 3개의 서브픽셀(80, 81, 82)로 만든 구조를 나타낸다. 게이트(50), 캐소드(60/40), 애노드(25) 및 서브픽셀(예컨대, 80, 81 또는 82)의 포커스 구조에 있어서의 전압 및 전류를 변경함으로써, 그 서브픽셀 위의 면판(15)상에서의 광의 세기가 상이하게 된다. 상기 서브픽셀(예컨대, 80, 81 또는 82)에서의 색(color)은 해당 서브픽셀에 대응하는 게이트(50) 및 캐소드(60/40)상에서의 인광 코팅(20)의 특정 혼합에 의해 결정될 수 있다.
픽셀은 FED(예컨대, 110) 내에서 행과 열의 배열로 정렬되어 있다. 본 발명에 따른 실시예에 의하면, 하나의 픽셀에 대응하는 서브픽셀(예컨대, 80, 81 또는 82)은 인접한 열(column)로 배치된다. 일실시예로서, 캐소드(60/40)는 소정 행에 있는 모든 서브픽셀에 대해 공통이며, 게이트는 소정 열에 있는 모든 서브픽셀에 대해 공통이다. 다른 실시예로서, 캐소드(60/40)는 소정 열에 있는 모든 서브픽셀에 대해 공통이며, 게이트(50)는 소정 행에 있는 모든 서브픽셀에 대해 공통이다. 소정의 행과 열에 있는 특정의 서브픽셀(예컨대, 80, 81, 82)은 그 행과 열에 대한 전기신호의 상호작용에 의해 제어된다.
도 3은 본 발명의 실시예에 따라 FED(예컨대, 110)에서의 서브픽셀 배열에 대하여 전력라인과 제어 라인이 배분된 시스템(300)을 나타내는 블록도이다. 이 시스템(300)의 실시예에 있어서, 열(columns)은 캐소드(예컨대, 60/40)에 접속되고, 행(rows)은 게이트(예컨대, 50)에 접속된다. 구체적으로, 행과 열의 배열에서 서브픽셀 소자들의 각 열에는 열 구동기(column driver)(210)[캐소드 구동기(210)라고도 함]가 있다. 열 구동선(320)은 해당 동일 열에서 각 서브픽셀의 셀(301)을 통과한다. 또한, 행 구동선(321)은 동일 행에서 각 서브픽셀의 셀(301)을 통과하게 된다. 각각의 열 구동기(210)는 다른 열 구동기와 병렬로 동작한다. 열 구동기(210)는 열 구동기 전압라인(322)과 열 구동기 복귀라인(323)을 공유한다. 각각의 행 구동기(200)[게이트 구동기(200)라고도 함]는 다른 행 구동기와 병렬로 동작한다. 행 구동기(200)는 공통의 행 구동기 전압라인(324)과 행 구동기 복귀라인(325)을 공유한다. 본 발명에 따른 일부 실시예에 의하면, 행 복귀라인(325)과 열 복귀라인(323)에 있는 전류 측정 장치(306 및/또는 305)를 이용할 수 있다는 것을 알 수 있을 것이다.
도 4는 각각의 서브픽셀의 셀(예컨대, 301)이 본 발명의 실시예에 따라 어떻게 전기적으로 제어되는지를 나타내는 시스템(400)의 개략도이다. 본 실시예에서, 행 구동기(200)는 게이트(50)에 접속되고, 열 구동기(210)는 캐소드(60/40)에 접속된다. 스위치(202)가 폐쇄되고 스위치(203)가 개방되면 행(row)이 액티브 상태로 된다.
각각의 프레임에 대해, 각 서브픽셀(예컨대, 80, 81 또는 82)은 해당 서브픽셀에 대한 원하는 레벨의 세기를 나타내는 값을 갖는다. 특정의 서브픽셀을 갖는 행이 액티브 상태인 동안에는, 해당 서브픽셀을 갖는 열에 대한 열 구동기(210)를 제어하기 위해 해당 서브픽셀에 대한 값이 이용된다. 본 발명에 따른 일실시예로서, 상기 값은 전압레벨을 특정하는 디지털량이 될 수 있다. 다른 실시예로서, 상기 값은 아날로그 값이 될 수 있다.
도 4의 시스템(400)내의 열 구동기(210)는 스위치 그룹 중 하나를 폐쇄시키기 위한, 디지털 논리를 이용하는 분압기(voltage divider)로서 동작할 수 있다. 예컨대, 최대 전류의 경우에는 스위치(217)가 폐쇄될 수 있다. 반대로, 최소 전류의 경우에는 스위치(212)가 폐쇄될 수 있다.
본 실시예의 정상 동작에 있어서, 애노드(25)는 비교적 고전압을 이용하는 애노드 전압원(250)[애노드 구동기(250)라고도 함]으로 설정될 수 있다. 따라서, 애노드 전류(240)는 캐소드(660/40)를 통과하여 흐르게 될 것이고, 전류(235)의 일부로서 열 구동기(210)를 통과하게 될 것이다. 애노드 전압원(250) 또는 열 구동기(210)의 출력 중 하나에 종래의 전류 측정 기술을 적용하면, 전류에 대한 수치 값이 얻어질 수 있다. 애노드(25)에 접속된 전압원을 애노드 구동기라고도 할 수 있다는 것을 이해할 것이다.
도 5는 본 발명의 실시예에 따른 캐소드(예컨대, 60/40)와 게이트(예컨대, 50)간의 상대적인 전압의 함수로서 흐르는 전류를 나타내는 그래프(500)이다. 그래프(500)에 도시된 바와 같이, 서브픽셀(예컨대, 80, 81 또는 82)의 밝기는 (ⅰ)캐소드(예컨대, 60/40)로부터 해당 서브픽셀의 애노드(예컨대, 25)로 흐르는 전류와, (ⅱ) 전류의 기간(duration)에 직접적으로 관련될 것이다. 전류는 열 구동기(210)에서 설정된 전압과 행 구동기(200)의 전압에 의해 제어될 것이다. 서브픽셀(예컨대, 80, 81 또는 82)의 전류 지속기간은 열 구동기(210)에 의해 제어될 수 있다.
본 발명에 따른 일실시예로서, 열 구동기(210)에서의 전압 레벨을 설정하기 위한 값이 이용된다. 다른 실시예로서, 열 구동기(210)에 의해 전류가 생성되는 시간 간격을 결정하기 위한 값이 이용된다. 이 2개의 실시예는 디스플레이(예컨대, 110)를 위한 펄스폭이 변조된 제어를 제공하게 된다.
이상적으로, 도 5의 그래프(500)에 도시된 전류-전압 응답특성(current-voltage response)은 FED(예컨대, 110)내의 서브픽셀(예컨대, 80, 81 또는 82)마다 동일하여야 한다. 바람직하지 않게도, 정상적인 동작 수명 동안 FED(예컨대, 110)에서의 제조 및 에이징(aging)에서 생기는 문제점을 포함하여 많은 이유에 의해, 전류-전압 응답특성은 서브픽셀(예컨대, 80, 81 또는 82)마다 다를 수 있다. 이에 따라, 2개의 상이한 서브픽셀에 제공된 동일한 구동값이 상이한 레벨의 밝기를 생성할 수 있다. 이러한 밝기 레벨의 차이는 전류차에 의해 측정될 수 있다. 하나의 서브픽셀(예컨대, 80, 81 또는 82)에 대한 전류는 그 해당 서브픽셀만을 액티브 상태로 하는 검사 입력 패턴을 사용함으로써 측정될 수 있다. 다른 서브픽셀에 대한 전류는 다른 서브픽셀을 액티브 상태로 하기 위해 다른 패턴을 사용하여 측정될 수 있다. 이러한 전류 측정의 배열에 의해, 특정 픽셀에 대한 구동값을 어떻게 스케일링하는지를 결정하여, 실제의 디스플레이(예컨대, 110)의 균일성을 향상시킬 수 있게 된다.
전류를 측정 및 비교하기 위한 회로는 본 기술분야에서 공지되어 있다는 것을 알 수 있다. 따라서, 본 발명에 따른 실시예의 특징을 불명확하게 하는 것을 피하기 위해, 이러한 회로에 대한 상세한 설명은 하지 않는 것으로 한다.
도 6은 본 발명의 실시예에 따라, 포커스 구조(예컨대, 90)를 통과하는 전류를 측정하기 위해 이용되는 시스템(600)의 개략도이다. 본 실시예에 의하면, 포커스 구조(90)는 포커스 구조 전압원(260)에 의해 40 내지 50 볼트의 전위로 유지될 수 있으며, 다만 이 값에 한정되는 것은 아니다. 또한, 애노드(25)는 접지 전위로 유지될 수 있다. 애노드(25)에 접속된 접지 전위를 애노드 구동기라고도 할 수 있다는 것을 알 수 있다. 포커스 구조 전류(265)는 캐소드(60/40)를 통해 흐르며, 열 구동기 전류(235)의 일부로서 열 구동기(210)로부터 빠져나가게 된다. 본 실시예에서의 전압은 면판(에컨대, 70)상에 이미지를 생성하기 위해 이용되는 통상적인 전압에 비해 훨씬 높기 때문에, 보다 단순한 전류 측정 회로를 이용할 수 있게 된다.
도 7은 본 발명의 실시예에 따라, 게이트(예컨대, 50)를 통과하는 전류를 측정하는데 이용되는 시스템(700)의 개략도이다. 본 실시예에서, 포커스 구조(90)와 애노드(25)는 모두 접지 전위로 유지된다. 애노드(25)에 접속된 접지 전위를 애노드 구동기라고도 할 수 있다는 것을 알 수 있다. 행 구동기(200)를 통해 흐르는 게이트 전류(270)는 캐소드(60/40)를 통해 흐르며, 열 구동기 전류(235)의 일부로서 빠져나가게 된다. 따라서, 열 구동기 전류(235) 또는 행 구동기 전류를 측정하는 것이 가능하게 된다. 도 6의 시스템(600)에 의해, 본 실시예에 따른 시스템(700)의 전압은 애노드(25)에 이용되는 통상의 전압에 비해 훨씬 낮기 때문에, 전류 측정 과정을 단순화시킬 수 있다.
본 실시예에 의하면, 열 구동기(예컨대, 210)와 행 구동기(예컨대, 200)는 병렬이기 때문에, 서브픽셀(예컨대, 80, 81 또는 82)의 그룹에 대해 한번의 전류 측정이 가능하다. 예컨대, 특정의 픽셀에 대응하는 모든 서브픽셀(예컨대, 80, 81 또는 82)이 한번에 액티브 상태로 될 수 있으며, 이에 대응하는 전류 측정이 이루어질 수 있게 된다. 또한, 픽셀의 소규모의 그룹이 한번의 전류 측정에 대해 동시에 액티브 상태로 될 수 있다.
본 발명의 일실시예로서, 특정 서브픽셀, 픽셀 또는 픽셀 그룹에 대한 보정 계수는 그 요소에 대해 행해지는 전류 측정으로부터 획득될 수 있으며, 이러한 전류 측정은 스칼라량만큼 승산하고 상수 오프셋(constant offset)을 부가함으로써 이루어지게 된다. 이 스칼라량과 상수 오프셋은 특정 FED(예컨대, 110)에 대한 실험을 통해 결정될 수 있다.
본 발명에 따른 다른 실시예로서, 보정 계수를 계산하기 위한 기초를 만들기 위해 2차원 고역통과 필터(high pass filter)를 통해 전류 측정이 이루어질 것이다. 이 고역통과 필터는 데이터로부터 긴 범위의 밝기 편차(예컨대, 1cm 이상의 편차)를 제거할 수 있다는 것을 이해할 것이다. 또한, 필터의 특성은, 보정된 이미지가 각 공간 주파수에서 인간이 감지할 수 있는 임계값을 초과하는 밝기 편차를 갖지 않도록, 전류 측정 데이터의 푸리에 해석(Fourier analysis)에 의해 적응적으로 결정될 수 있다.
본 발명에 따른 실시예로서, 전류 측정은 이하의 저차수(low order)의 2차 다항식에 맞게 될 수 있다.
A + Bx + Cx2 + Dy + Ey2 + Fxy
여기서, "x", "y"는 픽셀 좌표(pixel coordinate)이다. 특정 픽셀에 대한 보정 계수는 다항식의 값의 역수가 될 수 있다.
본 발명에 따른 실시예로서, 전류 측정은, 내부 지지 구조에 의해 전자의 상호작용으로부터 발생하는 국부적 이상(anomaly)에 대해 조절이 가능하다. 어느 픽셀에 대한 전류 측정은, 내부 지지 구조에 대한 픽셀의 근접도(proximity)에 대해 조절될 수 있다.
본 명세서에 설명된 전류 측정의 모든 기술에 대해, 추가로 캐소드 구동기(예컨대, 210), 게이트 구동기(예컨대, 200) 또는 애노드 구동기(예컨대, 250)가 그 출력 전류와 유사한 신호를 전달할 수 있다는 것을 알 수 있다. 예를 들어, 전달된 신호는 가변 DC 전압 또는 펄스열(pulse train)이 가능하다. 이와 같이, 캐소드 구동기(예컨대, 210), 게이트 구동기(예컨대, 200) 또는 애노드 구동기(예컨대, 250)에 의해 전달된 신호는 본 발명의 실시예에 따라 그 출력 전류를 결정하는데 이용될 수도 있다. 결론적으로, 전류 측정은 본 명세서에 설명된 것과 유사한 어떠한 방식으로도 이용이 가능하다.
도 8은 본 발명의 실시예에 따라, 적색-녹색-청색 비디오 신호에 대해 단일의 보정 계수를 이용하는 보정 시스템(800)을 나타내는 블록도이다. 구체적으로 말하면, 이 시스템(800)은 도 1의 보정 시스템(105)의 실시예에 대한 구성예를 나타낸다. 본 실시예에 의하면, 픽셀의 적색, 녹색 및 청색 성분에 대한 디지털 값은 각각 비디오 입력(501, 502 및 503)을 통해 수신된다. 또, 하나의 프레임에서의 특정 픽셀을 지시하기 위한 정보를 제어 신호(540)가 포함한다. 보정 시스템(800)에 대한 본 실시예로서, 제어 신호(540)는 클록, 제1 라인마커(line marker) 및 라인펄스(line pulse)를 포함할 수 있다. 클록(clock)은 프레임내의 매픽셀마다 한번씩 뛰며, 라인펄스는 라인의 개시 시점마다 한번씩 뛸 수 있다는 것을 알 수 있다. 또, 제1 라인마커는 프레임내의 제1 라인마다 한번씩 뛸 수 있다. 또한, 제어 신호(540)의 다른 실시예로서, 현재의 픽셀 데이터가 유효하다는 것을 나타내기 위해 데이터 인에이블 신호가 제공될 수도 있다.
프레임내의 각 픽셀에 대해 어드레스를 계산하기 위하여, 도 8의 어드레스 생성기(510)가 이용된다. 어드레스는 해당 픽셀에 대한 보정 계수를 얻기 위하여 계수 메모리(coefficient memory)(515)에서 순차적으로 사용된다. 각각의 색 성분에 대한 세기 값을 스케일링하기 위하여, 보정 계수가 계수 메모리(515)에 의해 승산기(multiplier)(550, 551, 552)에 제공된다. 이들 승산기(550, 551, 552)는 보정된 색 성분을 각 비디오 출력(511, 512, 513)을 통해 디스플레이 시스템(110)에 제공한다. 본 실시예에서, 승산기(550, 551, 552), 어드레스 생성기(510) 및 계수 메모리(515)는 처리율(throughput)을 향상시키기 위해 병렬처리(pipeline)되도록 배치될 수 있다. 보정 시스템(105)의 다른 부분에 생기는 임의의 병렬처리 지연에 대한 보상(compensation)이 이루어지도록 제어 신호(540)를 지연시키기 위해, 본 실시예의 제어 신호 지연장치(520)가 이용된다.
도 9는 본 발명의 실시예에 따라, 적색-녹색-청색 비디오 신호의 각 성분에 대한 보정 계수를 이용하는 보정 시스템(900)을 나타내는 블록도이다. 구체적으로 말하면, 이 시스템(900)은 도 1의 보정 시스템(105)에 대한 구성의 예를 나타내는 다른 실시예이다. 도 9의 시스템(900)에는, 계수 메모리(515)가 픽셀의 각각의 색 성분에 대한 개별적인 보정 계수를 제공한다. 이 보정 시스템(900)의 승산기(550, 551, 552), 비디오 입력(501, 502, 503), 비디오 출력(511, 512, 513), 어드레스 생성기(510), 제어 신호(540) 및 제어 신호 지연장치(520)는 도 8을 참조하여 본 명세서에서 설명한 보정 시스템(800)과 유사한 방식으로 동작한다.
본 발명에 따른 일실시예로서, 열 구동기(210)에 전압 레벨을 설정하기 위해 보정된 값이 이용된다. 다른 실시예로서, 보정된 값은 열 구동기(210)에 의해 전류가 생성되는 시간 간격을 결정하는데 이용된다.
도 10은 본 발명의 실시예에 따라, 아날로그 색도/휘도 신호에 대한 보정 시스템(1000)을 나타내는 블록도이다. 구체적으로, 이 시스템(1000)은 도 1의 보정 시스템(105)에 대한 구성예의 다른 실시예이다. 도 10의 시스템(1000)은 아날로그 비디오 정보를 색도-휘도 신호(예컨대, 506, 507, 508)의 형태로 수신한다. 음극선관(CRT)(예컨대, 110)을 구동시키는데 보정된 아날로그 데이터가 이용된다. 시스템(1000)내에서, 휘도 성분(예컨대, 506)은 보정 계수에 의해 스케일링된 성분이 될 수 있다. 예를 들어, 보정된 휘도 신호(516)를 생성하기 위하여, 변환기/승산기(560)는 보정 계수를 아날로그 값으로 변환하고, 아날로그 승산기는 입력 휘도 신호(506)에 아날로그 보정 계수를 승산하는데 이용된다. 또한, 출력 색도 신호(517, 518)는 각각 지연장치(561, 562)에 의해 지연되어, 보정된 휘도 신호(516)와 동기화를 유지할 수 있게 된다.
도 11은 본 발명의 실시예에 따라, 어드레스 생성기(예컨대, 510) 및 계수 메모리(예컨대, 515)를 포함하는 예시적인 시스템(1100)을 나타내는 도면이다. 구체적으로, 이 시스템(1100)은 계수 메모리(515)에 접속된 어드레스 생성기(510)의 구체적인 예를 나타낸다. 픽셀을 그룹화하여 프레임이 될 수 있고, 픽셀은 행의 순서로 순차적으로 도달할 수 있다는 것을 알 수 있다. 본 실시예에서, 픽셀의 프레임 시작부분을 나타내기 위해 제1 라인마커(FLM: first line marker) 신호(543)가 이용된다. 또한, 이 신호는 열 카운터(610)와 행 카운터(620)를 리셋(reset)시킴으로써, 보정 계수의 배열의 개시 시점을 나타낼 수 있다. 클록(CLK) 신호(541)는 매픽셀마다 한번씩 뛰게 된다. 또, 클록 신호(541)는 열 카운터(610)의 값을 증분시킨다. 매라인의 개시 시점에, 라인펄스(LP) 신호(542)가 한번씩 뛰게 되어, 열 카운터(610)를 리셋시키고 열 카운터(620)의 값을 증분시킨다. 카운터 값들은 서로 연계되어 계수 메모리(515)에 대한 어드레스를 형성할 수 있다. 각 픽셀에 대한 보정 계수는 계수 메모리(515)내의, 프레임의 해당 픽셀의 행과 열에 대응하는 위치에 저장될 수 있다는 것을 알 수 있다. 다른 실시예로서, 각 픽셀에 대해 상이한 색 성분을 위한 개별적인 계수를 제공하기 위해, 계수 메모리(515)에 대해 3개의 병렬 기억장치가 이용될 수 있다.
도 11의 시스템(1100)에 있어서, 열 카운터(610)는 논리합(OR) 게이트(630)의 출력을 통해 라인펄스 신호(542)와 제1 라인마커 신호(543)를 수신할 수 있다는 것을 알 수 있다. 구체적으로, 본 실시예의 논리합(OR) 게이트(630)는 라인펄스 신호(542)와 제1 라인마커 신호(543)를 수신하도록 접속된다. 또한, 논리합(OR) 게이트(630)는 이들 신호를 각각 출력하도록 열 카운터(610)의 리셋(reset) 입력에 접속된다. 이러한 방식으로, 라인펄스 신호(542) 및/또는 제1 라인마커 신호(543)가 열 카운터(610)를 리셋시킬 수 있게 된다.
도 12는 본 발명의 실시예에 따라, 적색-녹색-청색 비디오 신호의 각 성분에 대한 여러 개의 보정 계수를 이용하는 보정 시스템(1200)을 나타내는 블록도이다. 구체적으로, 시스템(1200)은 도 1의 보정 시스템(105)에 대한 구성예의 다른 실시예이다. 도 12에 도시된 바와 같이, 계수 벡터 메모리(coefficient vector memory)(690)는 몇개의 계수를 각각의 산술연산장치(650, 651, 652)에 전달한다. 이 산술연산장치(650, 651, 652)의 각각은 비디오 입력(예컨대, 501, 502 또는 503)을 통해 수신된 성분 값과 상기 전달된 계수로부터 보정된 값을 계산한다. 본 실시예에 있어서, 2개의 계수가 전달될 수 있으며, 보정된 값은 하나의 계수에 다른 계수를 몇배한 성분값을 더한 것으로 계산될 수 있다. 시스템(1200)의 다른 실시예로서, N개의 계수가 전달될 수 있으며, 보정된 값은 (N-1)차의 다항식으로 계산될 수 있다.
도 13은 본 발명의 실시예에 따라, 적색-녹색-청색 비디오 신호의 각 성분에 대한 조사 테이블(look-up table)을 이용하는 보정 시스템(1300)을 나타내는 블록도이다. 구체적으로는, 시스템(1300)은 도 1의 보정 시스템(105)에 대한 구성예의 다른 실시예이다. 시스템(1300)의 실시예로서, 보정장치(750, 751, 752)는 각각 어드레스 생성기(510)에 의해 제공되는 픽셀 어드레스와 비디오 입력(예컨대, 501, 502 또는 503)을 통해 수신된 성분값을 이용하는 조사 테이블로서 구현될 수 있다. 예컨대, 조사 테이블은 해당 픽셀에서의 해당 성분값에 대응하는 보정된 값을 저장할 수 있다. 이러한 형태의 조사 테이블에 의해, 이용 가능한 테이블 공간내에 적합한 어떤 기능이라도 구현할 수 있다는 것을 알 수 있다.
따라서, 본 발명은 디스플레이 소자의 균일하지 않은 픽셀를 측정하고 보정함에 있어서 외부 광학 장비를 필요로 하지 않고 또한 높은 동작 전압에서 측정할 필요가 없는 시스템 및 방법을 제공한다.
본 발명의 상기 특정 실시예의 설명은 예시를 목적으로 개시된 것이다. 이러한 실시예들은 본 발명을 개시된 정확한 형태로 한정하거나 배제하는 것이 아니며, 상술한 내용에 근거하여 많은 변형 및 변경이 가능하다. 실시예들은 본 발명의 원리와 그 실제적인 응용을 최상으로 설명하기 위해 선택 및 설명되었으며, 당업자라면 특정 용도에 맞추는 것으로 본 발명과 많은 변경이 가능한 다양한 실시예를 최상으로 실시할 수 있다. 본 발명의 범위는 첨부된 청구범위와 그 동등범위에 의해 규정되는 것으로 한다.

Claims (21)

  1. 디스플레이 보정 시스템에 있어서,
    전계방출 디스플레이의 소자에 접속되어 전류 측정을 행하는 전류 측정 시스템과;
    상기 전류 측정 시스템으로부터 상기 전류 측정을 수신하도록 접속되어 보정 계수를 제공하는 연산 시스템
    을 구비하며,
    상기 보정 계수는 상기 전계방출 디스플레이에 대해 보정되지 않은 비디오 입력 신호로부터 보정된 비디오 신호를 생성하는데 이용되는 것을 특징으로 하는 디스플레이 보정 시스템.
  2. 전계방출 디스플레이에서 보정 계수를 평가하는 방법에 있어서,
    상기 전계방출 디스플레이에 입력 패턴을 사용하는 단계와;
    상기 전계방출 디스플레이의 성분으로부터 전류 측정을 결정하는 단계와;
    상기 전류 측정을 이용하여 상기 보정 계수를 결정하는 단계와;
    상기 보정 계수를 이용하여 상기 전계방출 디스플레이에 대해 보정되지 않은 비디오 입력 신호로부터 보정된 비디오 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 보정 계수 평가 방법.
  3. 제2항에 있어서,
    상기 전계방출 디스플레이의 소자는 캐소드 구동기, 게이트 구동기, 포커스 구조 및 애노드 구동기로부터 선택되는 것을 특징으로 하는 보정 계수 평가 방법.
  4. 제2항에 있어서,
    상기 보정 계수를 결정하는 단계는 상기 전류 측정이 다항식에 맞도록 하는 단계를 포함하는 것을 특징으로 하는 보정 계수 평가 방법.
  5. 제2항에 있어서,
    상기 보정 계수를 결정하는 단계는 고역통과 필터를 이용하는 단계를 포함하는 것을 특징으로 하는 보정 계수 평가 방법.
  6. 제2항에 있어서,
    상기 전류 측정을 결정하는 단계는 상기 전계방출 디스플레이의 내부 지지 구조의 근접도를 조절하는 단계를 포함하는 것을 특징으로 하는 보정 계수 평가 방법.
  7. 제2항에 있어서,
    상기 보정 계수를 결정하는 단계는 상기 전류 측정에 대해 스칼라량만큼 승산하고 상수를 가산하는 단계를 포함하는 것을 특징으로 하는 보정 계수 평가 방법.
  8. 제2항에 있어서,
    상기 보정 계수를 이용하여 보정된 비디오 신호를 생성하는 단계는, 상기 보정되지 않은 비디오 입력 신호의 각각의 색 성분에 상기 보정 계수를 제공하여 상기 보정된 비디오 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 보정 계수 평가 방법.
  9. 제8항에 있어서,
    상기 보정된 비디오 신호에 의해 디스플레이 전류가 흐르는 시간 간격이 결정되는 것을 특징으로 하는 보정 계수 평가 방법.
  10. 제2항에 있어서,
    상기 보정 계수를 이용하여 보정된 비디오 신호를 생성하는 단계는, 상기 보정되지 않은 비디오 입력 신호의 성분에 상기 보정 계수를 제공하여 상기 보정된 비디오 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 보정 계수 평가 방법.
  11. 제10항에 있어서,
    상기 보정된 비디오 신호에 의해 디스플레이 전류가 흐르는 시간 간격이 결정되는 것을 특징으로 하는 보정 계수 평가 방법.
  12. 전계방출 디스플레이에 대해 보정되지 않은 비디오 입력 신호로부터 보정된 비디오 신호를 생성하는 디스플레이 보정 시스템에 있어서,
    상기 전계방출 디스플레이의 소자로부터 전류 측정을 결정하는 수단과;
    상기 전류 측정을 이용하여 보정 계수를 결정하는 수단과;
    상기 보정 계수를 이용하여 상기 전계방출 디스플레이에 대해 상기 보정되지 않은 비디오 입력 신호로부터 상기 보정된 비디오 신호를 생성하는 수단
    을 구비하는 것을 특징으로 하는 디스플레이 보정 시스템.
  13. 제1항 또는 제12항에 있어서,
    상기 전계방출 디스플레이의 소자는 캐소드 구동기, 게이트 구동기, 포커스 구조 및 애노드 구동기로부터 선택되는 것을 특징으로 하는 디스플레이 보정 시스템.
  14. 제1항 또는 제12항에 있어서,
    상기 보정 계수를 결정하기 위한 상기 연산 시스템 또는 수단은, 상기 전류 측정이 다항식에 맞도록 하는 것을 특징으로 하는 디스플레이 보정 시스템.
  15. 제1항 또는 제12항에 있어서,
    상기 보정 계수를 결정하기 위한 상기 연산 시스템 또는 수단은, 고역통과 필터를 구비하는 것을 특징으로 하는 디스플레이 보정 시스템.
  16. 제1항 또는 제12항에 있어서,
    상기 전류 측정을 결정하기 위한 상기 연산 시스템 또는 수단은, 상기 전계방출 디스플레이의 내부 지지 구조의 근접도를 조절하는 것을 특징으로 하는 디스플레이 보정 시스템.
  17. 제1항 또는 제12항에 있어서,
    상기 보정 계수를 결정하기 위한 상기 연산 시스템 또는 수단은, 상기 전류 측정에 대해 스칼라량만큼 승산하고 상수를 가산함으로써 상기 보정 계수를 생성하는 것을 특징으로 하는 디스플레이 보정 시스템.
  18. 제1항 또는 제12항에 있어서,
    상기 보정 계수를 이용하여 보정된 비디오 신호를 생성하기 위한 상기 디스플레이 보정 시스템 또는 수단은, 상기 보정되지 않은 비디오 입력 신호의 각각의 색 성분에 상기 보정 계수를 제공하여 상기 보정된 비디오 신호를 생성하며,
    상기 디스플레이 보정 시스템은 상기 보정되지 않은 비디오 입력 신호를 수신하도록 접속되는 것을 특징으로 하는 디스플레이 보정 시스템.
  19. 제18항에 있어서,
    상기 보정된 비디오 신호에 의해 디스플레이 전류가 흐르는 시간 간격이 결정되는 것을 특징으로 하는 디스플레이 보정 시스템.
  20. 제1항 또는 제12항에 있어서,
    상기 보정 계수를 이용하여 보정된 비디오 신호를 생성하는 수단에 대해 상기 보정되지 않은 비디오 입력 신호를 수신하도록 접속된 상기 디스플레이 보정 시스템은, 상기 보정되지 않은 비디오 입력 신호의 성분에 상기 보정 계수를 제공하여 상기 보정된 비디오 신호를 생성하는 것을 특징으로 하는 디스플레이 보정 시스템.
  21. 제20항에 있어서,
    상기 보정된 비디오 신호에 의해 디스플레이 전류가 흐르는 시간 간격이 결정되는 것을 특징으로 하는 디스플레이 보정 시스템.
KR1020047016931A 2002-04-26 2003-04-18 디스플레이 장치 KR100774370B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/133,161 US7158102B2 (en) 2002-04-26 2002-04-26 System and method for recalibrating flat panel field emission displays
US10/133,161 2002-04-26

Publications (2)

Publication Number Publication Date
KR20050031068A true KR20050031068A (ko) 2005-04-01
KR100774370B1 KR100774370B1 (ko) 2007-11-08

Family

ID=29248933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016931A KR100774370B1 (ko) 2002-04-26 2003-04-18 디스플레이 장치

Country Status (8)

Country Link
US (2) US7158102B2 (ko)
JP (1) JP4801900B2 (ko)
KR (1) KR100774370B1 (ko)
CN (1) CN100493139C (ko)
AU (1) AU2003230953A1 (ko)
MY (1) MY134265A (ko)
TW (1) TWI352944B (ko)
WO (1) WO2003091976A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158102B2 (en) * 2002-04-26 2007-01-02 Candescent Technologies Corporation System and method for recalibrating flat panel field emission displays
KR20050121264A (ko) * 2003-04-17 2005-12-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스플레이 디바이스
JP2005004117A (ja) * 2003-06-16 2005-01-06 Hitachi Ltd 表示装置
JP3985736B2 (ja) * 2003-06-18 2007-10-03 株式会社日立製作所 表示装置
JP4047306B2 (ja) 2003-07-15 2008-02-13 キヤノン株式会社 補正値の決定方法、表示装置の製造方法
KR20060060503A (ko) * 2004-11-30 2006-06-05 삼성에스디아이 주식회사 전자 방출 표시장치 및 구동방법
KR20070031756A (ko) * 2005-09-15 2007-03-20 삼성에스디아이 주식회사 전자방출표시장치 및 그의 구동방법
US20080150934A1 (en) * 2006-12-01 2008-06-26 Toshifumi Ozaki Image display device
CA2672499C (en) 2006-12-11 2016-02-16 Loegering Mfg. Inc. Apparatus for converting a wheeled vehicle to a tracked vehicle
US8794358B2 (en) 2006-12-12 2014-08-05 Loegering Mfg., Inc. Conversion system for a wheeled vehicle
US20080266214A1 (en) * 2007-04-24 2008-10-30 Leadis Technology, Inc. Sub-pixel current measurement for oled display
JP2009003349A (ja) * 2007-06-25 2009-01-08 Hitachi Displays Ltd 表示装置
US8245800B2 (en) 2008-12-09 2012-08-21 Vermeer Manufacturing Company Apparatus for converting a wheeled vehicle to a tracked vehicle
EP2826056B1 (en) 2012-03-16 2023-07-19 Nano-X Imaging Ltd X-ray emitting device
KR102025970B1 (ko) * 2012-08-16 2019-09-26 나녹스 이미징 피엘씨 영상 캡처 장치
JP6476183B2 (ja) 2013-11-27 2019-02-27 ナノックス イメージング ピーエルシー イオン爆撃抵抗性を有して構成される電子放出構造物
CN106441820B (zh) * 2016-11-23 2019-07-26 深圳Tcl新技术有限公司 显示屏均匀性测试方法及系统
CN111553960B (zh) * 2020-04-24 2023-04-07 重庆大学 一种基于投影均值图像的环状伪影快速校正方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216504A (en) * 1991-09-25 1993-06-01 Display Laboratories, Inc. Automatic precision video monitor alignment system
JPH06130920A (ja) * 1992-10-20 1994-05-13 Sharp Corp 液晶表示パネル自動調整装置
JP3489852B2 (ja) * 1993-06-18 2004-01-26 三洋電機株式会社 高精細撮像装置
JPH07181911A (ja) * 1993-12-22 1995-07-21 Canon Inc マルチ電子ビーム源とその駆動方法及びそれを用いた画像形成装置
CA2138363C (en) * 1993-12-22 1999-06-22 Yasuyuki Todokoro Electron beam generating apparatus, image display apparatus, and method of driving the apparatuses
GB9405723D0 (en) * 1994-03-23 1994-05-11 Crosfield Electronics Ltd Method and apparatus for producing a digital half-tone representation of an image
JP3311201B2 (ja) * 1994-06-08 2002-08-05 キヤノン株式会社 画像形成装置
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
US5751262A (en) * 1995-01-24 1998-05-12 Micron Display Technology, Inc. Method and apparatus for testing emissive cathodes
EP0755042B1 (en) * 1995-07-20 2003-07-16 STMicroelectronics S.r.l. Method and device for uniforming luminosity and reducing phosphor degradation of a field emission flat display
US6621475B1 (en) * 1996-02-23 2003-09-16 Canon Kabushiki Kaisha Electron generating apparatus, image forming apparatus, method of manufacturing the same and method of adjusting characteristics thereof
JP3387768B2 (ja) * 1996-02-23 2003-03-17 キヤノン株式会社 電子発生装置及び画像形成装置の製造方法
US5700175A (en) * 1996-04-08 1997-12-23 Industrial Technology Research Institute Field emission device with auto-activation feature
US6097356A (en) * 1997-07-01 2000-08-01 Fan; Nongqiang Methods of improving display uniformity of thin CRT displays by calibrating individual cathode
US6172718B1 (en) * 1998-04-17 2001-01-09 S3 Incorporated Adaptive dynamic aperture correction
US6060840A (en) * 1999-02-19 2000-05-09 Motorola, Inc. Method and control circuit for controlling an emission current in a field emission display
JP4505868B2 (ja) * 1999-03-12 2010-07-21 双葉電子工業株式会社 電界放出型表示装置の輝度補償回路
JP3649043B2 (ja) * 1999-06-07 2005-05-18 セイコーエプソン株式会社 画像表示装置及び方法、並びに、画像処理装置及び方法
JP2001350442A (ja) * 1999-10-04 2001-12-21 Matsushita Electric Ind Co Ltd 表示パネルの駆動方法、表示パネルの輝度補正装置及び駆動装置
JP2001209352A (ja) * 2000-01-24 2001-08-03 Nec Corp 電界電子放出型ディスプレィ装置およびその駆動方法
US6307327B1 (en) * 2000-01-26 2001-10-23 Motorola, Inc. Method for controlling spacer visibility
US6392355B1 (en) * 2000-04-25 2002-05-21 Mcnc Closed-loop cold cathode current regulator
US6542136B1 (en) * 2000-09-08 2003-04-01 Motorola, Inc. Means for reducing crosstalk in a field emission display and structure therefor
KR20020057478A (ko) * 2001-01-05 2002-07-11 엘지전자 주식회사 전계방출형 표시소자 및 그 진공도 측정방법과, 게터의자동 활성화 방법
JP3673761B2 (ja) * 2001-02-09 2005-07-20 キヤノン株式会社 電子源の特性調整方法及び電子源の製造方法及び画像表示装置の特性調整方法及び画像表示装置の製造方法
US6822628B2 (en) * 2001-06-28 2004-11-23 Candescent Intellectual Property Services, Inc. Methods and systems for compensating row-to-row brightness variations of a field emission display
US7158102B2 (en) * 2002-04-26 2007-01-02 Candescent Technologies Corporation System and method for recalibrating flat panel field emission displays

Also Published As

Publication number Publication date
TWI352944B (en) 2011-11-21
JP4801900B2 (ja) 2011-10-26
US7158102B2 (en) 2007-01-02
WO2003091976A1 (en) 2003-11-06
CN100493139C (zh) 2009-05-27
US20030201954A1 (en) 2003-10-30
CN1653510A (zh) 2005-08-10
KR100774370B1 (ko) 2007-11-08
AU2003230953A1 (en) 2003-11-10
MY134265A (en) 2007-11-30
TW200402015A (en) 2004-02-01
AU2003230953A8 (en) 2003-11-10
US20060114188A1 (en) 2006-06-01
JP2005524106A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
US20060114188A1 (en) System and method for recalibrating flat panel field emission displays
JP3937906B2 (ja) 画像表示装置
US5910792A (en) Method and apparatus for brightness control in a field emission display
EP1402506B1 (en) Method and system for row-by-row brightness correction in an FED
US8508563B2 (en) Image display apparatus and control method thereof
KR20060114082A (ko) 전자방출소자의 구동장치 및 그 구동방법
US6329759B1 (en) Field emission image display
JP4027284B2 (ja) 画像表示装置の製造方法
US20100079506A1 (en) Image display apparatus
US6166490A (en) Field emission display of uniform brightness independent of column trace-induced signal deterioration
US20060125732A1 (en) Image display device
US20060139249A1 (en) Electron emission display and a method of driving the electron emission display
JP2001195026A (ja) マトリクス型表示装置
WO2000072297A9 (en) An electronic system associated with display systems
US6771027B2 (en) System and method for adjusting field emission display illumination
US6975289B1 (en) Active correction technique for a magnetic matrix display
KR20070083128A (ko) 전자방출표시소자 및 그의 구동방법
US20090256866A1 (en) Image display apparatus
Naiman CRT spatial non-linearities and luminance linearization
JP4194622B2 (ja) 画像表示装置
WO2002099565A2 (en) System and method for achieving display uniformity in matrix addressed displays
Saarinen A visual simulator for full-colour thin-film electroluminescence displays

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee