KR20050019666A - 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈 - Google Patents
트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈 Download PDFInfo
- Publication number
- KR20050019666A KR20050019666A KR1020030057586A KR20030057586A KR20050019666A KR 20050019666 A KR20050019666 A KR 20050019666A KR 1020030057586 A KR1020030057586 A KR 1020030057586A KR 20030057586 A KR20030057586 A KR 20030057586A KR 20050019666 A KR20050019666 A KR 20050019666A
- Authority
- KR
- South Korea
- Prior art keywords
- module
- transfer molding
- package
- chip
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈에 관한 것이다. 웨이퍼 레벨 패키지를 사용하고 트랜스퍼 몰딩 방식을 이용하는 종래의 패키지 모듈은 모듈 차원에서 집적도 향상이 구현되지 않았기 때문에, 집적도가 높은 모듈이 필요한 경우 적용할 수 없었다. 본 발명에 따른 트랜스퍼 몰딩 멀티 칩 패키지 모듈은 모듈 기판에 실장되는 웨이퍼 레벨 패키지의 집적회로 칩 뒷면에 제2 집적회로 칩이 추가로 적층되어 부착된다. 따라서, 모듈 기판의 실장 면적을 늘리거나 집적회로 칩 차원에서 집적도를 늘리지 않더라도, 집적도가 향상된 모듈을 구현할 수 있다. 또한, 기존의 트랜스퍼 몰딩 패키지 모듈이 가지고 있는 장점을 그대로 수용함으로써, 향상된 솔더 접합 신뢰성과 높은 수율을 가지게 된다.
Description
본 발명은 트랜스퍼 몰딩을 이용한 반도체 모듈에 관한 것으로서, 보다 구체적으로는 트랜스퍼 몰딩을 이용하여 반도체 모듈을 형성함과 동시에 멀티 칩 패키지를 구현한 멀티 칩 패키지 모듈에 관한 것이다.
일반적으로 메모리 모듈 등과 같은 반도체 모듈 제품은 모듈 기판에 여러개의 반도체 패키지를 실장하여 구성된다. 지금까지 모듈에 사용되던 반도체 패키지의 전형적인 유형은 TSOP(Thin Small Outline Package)와 같이 리드(lead) 형태의 핀을 통하여 모듈 기판에 실장되는 것이었다. 그런데, 최근 반도체 패키지의 제조 기술이 발전을 거듭하면서 웨이퍼 상태에서 패키지 제조가 완료되는 웨이퍼 레벨 패키지(WLP; Wafer Level Package)가 개발되었고, 이러한 유형의 패키지가 반도체 모듈에 사용되기 시작하였다.
종래기술에 따른 웨이퍼 레벨 패키지 모듈의 한 예가 도 1에 도시되었다. 도 1을 참조하면, 종래의 패키지 모듈(10)은 모듈 기판(11)의 양면에 각각 웨이퍼 레벨 패키지(12)가 실장되는 구조이다. 그런데, 잘 알려져 있다시피 웨이퍼 레벨 패키지(12)는 웨이퍼 상태에서 집적회로 칩(12a)에 재배선을 하고 솔더 볼(12b)을 형성한 것으로서, 모듈 기판(11)에 실장시 솔더 접합 신뢰성이 떨어지는 문제점을 안고 있다. 따라서, 이러한 문제점을 해결하기 위하여 웨이퍼 레벨 패키지(12)를 모듈 기판(11)에 실장한 후 에폭시(epoxy)류의 몰딩 수지(13)로 트랜스퍼 몰딩(transfer molding)을 실시한다.
한편, 도 1의 도면부호 11a번은 모듈 기판(11)의 표면에 도금된 모듈 단자로서 외부 장치의 소켓에 결합되는 부위를 나타내며, 11b번은 트랜스퍼 몰딩시 몰딩 수지(13)가 몰딩 금형 안으로 주입될 수 있도록 모듈 기판(11)에 형성된 관통 구멍을 나타낸다. 관통 구멍(11b)은 몰딩 금형의 게이트(gate)와 동일한 위치이다.
이러한 구조의 트랜스퍼 몰딩 패키지 모듈(10)은 집적도가 높은 웨이퍼 레벨 패키지(12)를 사용하면서도 트랜스퍼 몰딩을 이용하기 때문에 솔더 접합 신뢰성을 향상시킬 수 있는 이점이 있다. 그러나, 모듈 차원에서의 집적도 향상은 구현되지 않았기 때문에, 보다 집적도가 높은 모듈이 필요한 경우 적절하게 적용할 수 없는 문제점이 있다. 예컨대, 메모리 모듈의 경우, 모듈 규격은 이미 정해져 있기 때문에 모듈 기판의 실장 면적을 늘리는 방식으로 메모리 용량을 증가시키는 것은 곤란하고 고용량의 집적회로 칩을 사용할 수 밖에 없는데, 이는 제조단가의 상승 등의 단점이 있다.
따라서, 본 발명의 목적은 웨이퍼 레벨 패키지를 사용하고 트랜스퍼 몰딩을 이용하는 트랜스퍼 몰딩 패키지 모듈에 있어서, 모듈 기판의 실장 면적을 늘리거나 집적회로 칩 차원에서 집적도를 늘리지 않으면서, 모듈 차원에서 집적도 향상을 구현하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 트랜스퍼 몰딩 방식의 멀티 칩 패키지 모듈을 제공한다. 본 발명에 따른 트랜스퍼 몰딩 멀티 칩 패키지 모듈은 소정의 배선 패턴과 모듈 단자가 형성된 모듈 기판과; 상기 모듈 기판의 상하부면에 각각 실장되고, 솔더 볼을 통하여 상기 배선 패턴과 전기적으로 연결된 웨이퍼 레벨 패키지와; 상기 웨이퍼 레벨 패키지의 뒷면에 각각 부착되고, 본딩 와이어를 통하여 상기 배선 패턴과 전기적으로 연결된 제2 집적회로 칩; 및 상기 모듈 단자를 제외한 상기 모듈 기판의 상하부면 전체에 트랜스퍼 몰딩 방식으로 형성된 몰딩 수지를 포함한다.
본 발명에 따른 트랜스퍼 몰딩 멀티 칩 패키지 모듈에 있어서, 상기 웨이퍼 레벨 패키지와 상기 제2 집적회로 칩이 이루는 칩 적층체는 상기 모듈 기판의 횡방향을 따라 적어도 2개 이상 배치되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 동일한 구성요소 또는 대응하는 구성요소는 동일한 참조부호를 사용하였다.
실시예
도 2는 본 발명의 실시예에 따른 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈을 나타내는 개략적인 단면도이다. 도 2를 참조하면, 멀티 칩 패키지 모듈(20)은 모듈 기판(21)의 양면에 실장된 웨이퍼 레벨 패키지(22)와, 웨이퍼 레벨 패키지의 뒷면에 부착된 제2의 집적회로 칩(23)과, 트랜스퍼 몰딩 방식에 의하여 모듈 기판의 양면에 형성된 몰딩 수지(26)을 포함하여 구성된다.
멀티 칩 패키지 모듈(20)에 사용되는 모듈 기판(21)은 예컨대 인쇄 회로 기판과 같은 것이다. 모듈 기판(21)에는 소정의 배선패턴(도시되지 않음)들이 형성되어 있으며, 모듈 기판(21)의 한쪽 끝에는 모듈 단자(22)들이 형성되어 있다. 모듈 단자(22)는 금으로 도금된 배선 패턴의 일부이며, 외부 장치(예컨대, 컴퓨터의 메인 보드)에 모듈(20)을 탑재할 때 외부 장치의 소켓(socket) 내부에 접촉하여 전기적으로 연결되는 부위이다. 또한, 모듈 기판(21)의 특정 부위에는 관통 구멍(21b)이 형성되어 있다. 관통 구멍(21b)은 트랜스퍼 몰딩 공정에서 몰딩 수지(26)가 금형 안으로 주입될 때 몰딩 수지(26)가 모듈 기판(21)의 상하부 전체로 공급될 수 있게 하는 통로이다. 따라서, 관통 구멍(21b)은 금형에 형성된 몰딩 수지 주입구인 게이트(gate)와 동일한 위치에 있다.
모듈 기판(21)의 상하부면에는 각각 웨이퍼 레벨 패키지(22)가 실장된다. 웨이퍼 레벨 패키지(22)는 웨이퍼 상태에서 집적회로 칩(22a)에 재배선을 하고 패키지 단자로서 솔더 볼(22b)들을 형성한 것이다. 따라서, 웨이퍼 레벨 패키지(22)는 솔더 볼(22b)을 통하여 모듈 기판(21)에 플립-칩 본딩(flip-chip bonding)된다. 이 때, 각각의 솔더 볼(22b)은 당연히 모듈 기판(21)의 배선 패턴에 전기적으로 연결된다.
본 발명의 멀티 칩 패키지 모듈(20)은 웨이퍼 레벨 패키지(22)의 집적회로 칩(22a) 뒷면에 각각 제2의 집적회로 칩(23)이 부착되는 것이 특징이다. 제2 집적회로 칩(23)은 웨이퍼에서 개별 칩으로 분리된 통상적인 구조의 칩으로서, 본딩 와이어(25)를 통하여 모듈 기판(21)의 배선 패턴에 전기적으로 연결된다. 웨이퍼 레벨 패키지(22)의 집적회로 칩(22a)과 제2 집적회로 칩(23)은 서로 뒷면을 맞댄 상태로 접착제(24)에 의하여 접착된다.
이러한 과정을 통하여 모듈 기판(21)에 집적회로 칩(22a,23)들이 실장되고 전기적으로 연결되면, 트랜스퍼 몰딩 공정을 실시하기 전에 모듈(20)의 전기적인 특성과 동작 상태를 테스트한다. 테스트 결과가 양호하면 후속 공정인 트랜스퍼 몰딩을 실시하고, 테스트 결과 불량이 발견되면 이상이 있는 부분을 찾아 수리를 한다. 이와 같이 몰딩 전에 테스트 및 수리 공정이 가능하기 때문에, 일반적인 멀티 칩 패키지에 비하여 수율을 높일 수 있다.
트랜스퍼 몰딩(transfer molding) 공정은 집적회로 칩(22a,23)들이 실장된 모듈 기판(21)을 몰딩 금형(도시되지 않음) 안에 투입한 후 금형 게이트를 통하여 에폭시(epoxy)류의 몰딩 수지(26)를 주입함으로써 이루어진다. 몰딩 수지(26)는 곧 경화되어 모듈(20)의 외형을 형성하며, 웨이퍼 레벨 패키지(22)와 모듈 기판(21) 사이의 솔더 접합 신뢰성을 향상시키고 외부의 오염, 충격 등으로부터 집적회로 칩 등을 보호한다. 한편, 모듈 기판(21)에 형성된 관통 구멍(21b) 안에도 몰딩 수지(26)가 채워진 채로 경화되며, 이는 모듈 기판(21)과 몰딩 수지(26) 사이의 접착력을 강화시키는 역할을 한다.
이상 설명한 바와 같은 구성에 따라 멀티 칩 패키지를 적용한 모듈(20)을 구현한다. 도 2의 단면도에서는 모두 4개의 집적회로 칩(22a,23)들이 적층된 1개의 칩 적층체를 도시하고 있으나, 이와 같은 칩 적층체들이 모듈 기판(21)의 횡방향(즉, 도 2의 전후방향)을 따라 여러개 배치된다. 본 발명의 멀티 칩 패키지 모듈(20)에 있어서, 집적회로 칩(22a,23)은 예컨대 128Mb SDRAM(Synchronous DRAM)과 같은 메모리 칩 등이 사용될 수 있으며, 다른 용량, 다른 종류의 칩들도 사용이 가능하다. 또한, 128Mb SDRAM이 사용될 경우, 예를 들어 모두 4개의 칩 적층체가 배치되어 도합 16개의 집적회로 칩이 256MB 모듈을 구성한다.
이상 설명한 바와 같이, 본 발명에 따른 트랜스퍼 몰딩 멀티 칩 패키지 모듈은 모듈 기판에 실장되는 웨이퍼 레벨 패키지의 집적회로 칩 뒷면에 제2 집적회로 칩이 추가로 적층된다. 따라서, 모듈 기판의 실장 면적을 늘리거나 집적회로 칩 차원에서 집적도를 늘리지 않더라도, 집적도가 향상된 모듈을 구현할 수 있다. 또한, 기존의 트랜스퍼 몰딩 패키지 모듈이 가지고 있는 장점을 그대로 수용함으로써, 향상된 솔더 접합 신뢰성과 높은 수율을 가지게 된다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1은 종래기술에서의 트랜스퍼 몰딩을 이용한 웨이퍼 레벨 패키지 모듈을 나타내는 개략적인 단면도이다.
도 2는 본 발명의 실시예에 따른 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈을 나타내는 개략적인 단면도이다.
<도면 부호의 설명>
10: 트랜스퍼 몰딩 패키지 모듈 11: 모듈 기판
11a: 모듈 단자 11b: 관통 구멍
12: 웨이퍼 레벨 패키지 12a: 집적회로 칩
12b: 솔더 볼 13: 몰딩 수지
20: 트랜스퍼 몰딩 멀티 칩 패키지 모듈
21: 모듈 기판 21a: 모듈 단자
21b: 관통 구멍 22: 웨이퍼 레벨 패키지
22a: 집적회로 칩 22b: 솔더 볼
23: 제2 집적회로 칩 24: 접착제
25: 본딩 와이어 26: 몰딩 수지
Claims (2)
- 트랜스퍼 몰딩을 이용한 패키지 모듈에 있어서,소정의 배선 패턴과 모듈 단자가 형성된 모듈 기판과;상기 모듈 기판의 상하부면에 각각 실장되고, 솔더 볼을 통하여 상기 배선 패턴과 전기적으로 연결된 웨이퍼 레벨 패키지와;상기 웨이퍼 레벨 패키지의 뒷면에 각각 부착되고, 본딩 와이어를 통하여 상기 배선 패턴과 전기적으로 연결된 제2 집적회로 칩; 및상기 모듈 단자를 제외한 상기 모듈 기판의 상하부면 전체에 트랜스퍼 몰딩 방식으로 형성된 몰딩 수지를 포함하는 트랜스퍼 몰딩 멀티 칩 패키지 모듈.
- 제1 항에 있어서, 상기 웨이퍼 레벨 패키지와 상기 제2 집적회로 칩이 이루는 칩 적층체가 상기 모듈 기판의 횡방향을 따라 적어도 2개 이상 배치되는 것을 특징으로 하는 트랜스퍼 몰딩 멀티 칩 패키지 모듈.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030057586A KR20050019666A (ko) | 2003-08-20 | 2003-08-20 | 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030057586A KR20050019666A (ko) | 2003-08-20 | 2003-08-20 | 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050019666A true KR20050019666A (ko) | 2005-03-03 |
Family
ID=37228884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030057586A KR20050019666A (ko) | 2003-08-20 | 2003-08-20 | 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050019666A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100856341B1 (ko) * | 2006-09-01 | 2008-09-04 | 엠텍비젼 주식회사 | 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법 |
-
2003
- 2003-08-20 KR KR1020030057586A patent/KR20050019666A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100856341B1 (ko) * | 2006-09-01 | 2008-09-04 | 엠텍비젼 주식회사 | 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10861824B2 (en) | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices | |
KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
US6836009B2 (en) | Packaged microelectronic components | |
US6890798B2 (en) | Stacked chip packaging | |
KR0147259B1 (ko) | 적층형 패키지 및 그 제조방법 | |
KR101426568B1 (ko) | 반도체장치 | |
US6724074B2 (en) | Stack semiconductor chip package and lead frame | |
US6680212B2 (en) | Method of testing and constructing monolithic multi-chip modules | |
KR20080023702A (ko) | 비대칭 리드프레임 접속을 갖는 다이 패키지 | |
KR20030083437A (ko) | 멀티 칩 패키지 및 그 제조 방법 | |
US20080237833A1 (en) | Multi-chip semiconductor package structure | |
US20090179318A1 (en) | Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device | |
US20090004785A1 (en) | Method of fabricating a semiconductor package having through holes for molding back side of package | |
US6242285B1 (en) | Stacked package of semiconductor package units via direct connection between leads and stacking method therefor | |
KR100618812B1 (ko) | 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지 | |
US7952179B2 (en) | Semiconductor package having through holes for molding back side of package | |
KR20050019666A (ko) | 트랜스퍼 몰딩을 이용한 멀티 칩 패키지 모듈 | |
KR100351922B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US20080237832A1 (en) | Multi-chip semiconductor package structure | |
KR20010025861A (ko) | 적층형 칩 스케일 반도체 패키지 | |
KR20010027266A (ko) | 적층 패키지 | |
KR100690246B1 (ko) | 플립 칩 시스템 인 패키지 제조 방법 | |
KR20060074091A (ko) | 칩 스택 패키지 | |
KR100401502B1 (ko) | 칩 스택 패키지 | |
CN113517253A (zh) | 半导体封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |