KR20050019665A - Molding Die For Semiconductor Package Assembly Process - Google Patents

Molding Die For Semiconductor Package Assembly Process Download PDF

Info

Publication number
KR20050019665A
KR20050019665A KR1020030057585A KR20030057585A KR20050019665A KR 20050019665 A KR20050019665 A KR 20050019665A KR 1020030057585 A KR1020030057585 A KR 1020030057585A KR 20030057585 A KR20030057585 A KR 20030057585A KR 20050019665 A KR20050019665 A KR 20050019665A
Authority
KR
South Korea
Prior art keywords
molding die
molding
variable
mold
semiconductor package
Prior art date
Application number
KR1020030057585A
Other languages
Korean (ko)
Inventor
유철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030057585A priority Critical patent/KR20050019665A/en
Publication of KR20050019665A publication Critical patent/KR20050019665A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PURPOSE: A molding die for a semiconductor package assembly process is provided to prevent a gap between a molding mold and an exposed surface of a package by using a variable pressing unit capable of moving up and down. CONSTITUTION: An upper molding mold(30) includes an upper mold(31), a lower mold(32), a variable pressing unit(34) and a pressure generating element. A resin for molding is supplied into a cavity(33), a half-finished semiconductor package is located into the cavity that is formed into at least one of the upper mold or the lower mold. The variable pressing unit and the pressure generating element are formed on at least one of the upper mold or the lower mold.

Description

반도체 패키지 조립 공정용 몰딩 금형 {Molding Die For Semiconductor Package Assembly Process}Molding die for semiconductor package assembly process

본 발명은 반도체 패키지 조립 공정용 몰딩 금형에 관한 것으로서, 보다 구체적으로는 반도체 패키지의 일정 부분을 몰딩하지 않고 노출시킬 수 있도록 금형 일부에 가변 압착부가 설치된 몰딩 금형에 관한 것이다.The present invention relates to a molding die for a semiconductor package assembly process, and more particularly to a molding die provided with a variable crimp portion in a portion of the mold to expose a portion of the semiconductor package without molding.

반도체 패키지의 전형적인 구조는 리드 프레임(lead frame), 인쇄회로기판(PCB) 등의 기판에 집적회로 칩을 부착하고 전기적으로 연결한 후 몰딩 수지로 밀봉하는 구조이다. 그런데, 일부 유형의 반도체 패키지는 필요에 의하여 일정 부분을 몰딩하지 않고 노출시키는 구조를 갖는다.A typical structure of a semiconductor package is a structure in which an integrated circuit chip is attached and electrically connected to a substrate such as a lead frame and a printed circuit board (PCB), and then sealed with a molding resin. However, some types of semiconductor packages have a structure in which certain parts are exposed without being molded.

예를 들어, BGA(ball grid array) 패키지와 같이 면 배치형 단자를 갖는 패키지의 적층 구조에서는 하부 패키지의 집적회로 칩 표면을 노출시켜 상부 패키지의 단자와 접속시킴으로써 적층을 구현하는 경우가 있다. 또한, 집적회로 칩의 표면에 직접 방열판을 부착하는 구조 역시 칩 표면을 노출시킬 필요가 있으며, 경우에 따라서는 집적회로 칩이 부착되는 리드 프레임의 표면을 노출시킬 수도 있다.For example, in a stack structure of a package having surface-type terminals such as a ball grid array (BGA) package, stacking may be implemented by exposing the integrated circuit chip surface of the lower package and connecting the terminals of the upper package. In addition, the structure in which the heat sink is directly attached to the surface of the integrated circuit chip also needs to expose the chip surface, and in some cases, may expose the surface of the lead frame to which the integrated circuit chip is attached.

이와 같이 패키지의 일정 부분을 노출시키고 나머지 부분만을 몰딩하는 예가 도 1에 도시되어 있다. 도 1에 도시된 반도체 패키지(10)는 기판(11)의 상부면에 두 개의 집적회로 칩(12, 13)이 적층되고, 기판(11)의 하부면에 솔더 볼(18)이 형성된 구조이다. 기판(11)과 하부 집적회로 칩(12), 하부 집적회로 칩(12)과 상부 집적회로 칩(13)은 각각 접착제(14)에 의하여 접착된다. 기판(11)과 집적회로 칩(12, 13)들은 각각 본딩 와이어(16)에 의하여 전기적으로 연결되며, 몰딩 수지(17)에 의하여 밀봉된다. 그러나, 상부 집적회로 칩(13)의 표면에는 몰딩 수지(17)가 덮이지 않고 칩 표면이 외부로 노출된다. 상부 집적회로 칩(13)의 표면을 노출시키는 이유는 재배선층(15)이 형성되어 있기 때문이며, 재배선층(15)에는 상부에서 적층되는 다른 패키지의 솔더 볼이 접합된다.An example of exposing a portion of the package and molding only the remaining portion is shown in FIG. 1. The semiconductor package 10 illustrated in FIG. 1 has a structure in which two integrated circuit chips 12 and 13 are stacked on an upper surface of a substrate 11 and solder balls 18 are formed on a lower surface of the substrate 11. . The substrate 11 and the lower integrated circuit chip 12, the lower integrated circuit chip 12, and the upper integrated circuit chip 13 are bonded by an adhesive 14, respectively. The substrate 11 and the integrated circuit chips 12, 13 are each electrically connected by a bonding wire 16 and sealed by the molding resin 17. However, the molding resin 17 is not covered on the surface of the upper integrated circuit chip 13 and the chip surface is exposed to the outside. The reason for exposing the surface of the upper integrated circuit chip 13 is that the redistribution layer 15 is formed, and solder balls of another package stacked on the upper portion are bonded to the redistribution layer 15.

이러한 구조의 패키지(10)를 몰딩하는데 사용되는 종래의 몰딩 금형이 도 2에 도시되어 있다. 도 2에 도시된 바와 같이, 종래의 몰딩 금형(20)은 상부 금형(21)과 하부 금형(22)으로 구성되며, 상부 금형(21)에는 캐버티(23)가 형성되어 있다. 캐버티(23)는 몰딩될 패키지 반제품이 위치하는 공간이며, 용융된 몰딩 수지가 유입되는 공간이다. 캐버티(23)는 패키지의 구조에 따라 하부 금형(22)에도 형성될 수 있다. 한편, 상부 금형(21)에는 전술한 바와 같이 패키지의 표면을 노출시키기 위하여 사용되는 압착부(24)가 형성되어 있다. 압착부(24)는 패키지의 노출면과 대응하여 캐버티(23) 쪽으로 돌출되어 있다.A conventional molding die used for molding the package 10 of this structure is shown in FIG. As shown in FIG. 2, the conventional molding mold 20 includes an upper mold 21 and a lower mold 22, and a cavity 23 is formed in the upper mold 21. The cavity 23 is a space in which the package semifinished product to be molded is located, and is a space into which the molten molding resin is introduced. The cavity 23 may be formed in the lower mold 22 according to the structure of the package. On the other hand, the upper mold 21 is formed with a crimping portion 24 used to expose the surface of the package as described above. The crimping portion 24 protrudes toward the cavity 23 corresponding to the exposed surface of the package.

도 3은 도 2에 도시된 몰딩 금형(20)을 이용하여 도 1에 도시된 반도체 패키지(10)를 몰딩하는 과정을 보여주고 있다. 도 3에 도시된 바와 같이, 몰딩 공정을 진행하기 위하여 몰딩 금형(20)이 닫혔을 때, 상부 집적회로 칩(13)의 재배선층(15)은 압착부(24)에 의하여 덮여지기 때문에 몰딩이 되지 않는다.3 illustrates a process of molding the semiconductor package 10 shown in FIG. 1 by using the molding die 20 shown in FIG. 2. As shown in FIG. 3, when the molding die 20 is closed in order to proceed with the molding process, since the redistribution layer 15 of the upper integrated circuit chip 13 is covered by the crimping portion 24, molding may be performed. It doesn't work.

그러나, 이러한 구조의 몰딩 금형(20)에서는 몰딩되는 패키지 반제품의 규격 편차, 예컨대 기판(11)의 두께 편차, 집적회로 칩(12, 13)의 두께 편차, 접착제(14)의 두께 편차 및 몰딩 금형(20)의 가공 공차 등의 원인으로 인하여 몰딩 금형(20)의 압착부(24)과 패키지(10)의 노출면 사이에 틈이 발생할 수 있다. 이 틈은 몰딩 공정이 진행될 때 용융된 몰딩 수지가 스며들어 패키지 노출면이 몰딩 수지로 얇게 덮이는 현상을 유발할 수 있다.However, in the molding die 20 of such a structure, the standard deviation of the packaged semi-finished product to be molded, such as the thickness deviation of the substrate 11, the thickness variation of the integrated circuit chips 12 and 13, the thickness variation of the adhesive 14, and the molding die Due to processing tolerances and the like of 20, a gap may occur between the pressing portion 24 of the molding die 20 and the exposed surface of the package 10. The gap may cause the molten molding resin to soak during the molding process so that the exposed surface of the package is thinly covered with the molding resin.

이러한 현상에 의하여 반도체 패키지의 노출면에 몰딩 수지가 남아 있으면, 반도체 패키지에 노출면을 형성하는 소기의 목적을 달성할 수 없게 되므로, 결국 이를 별도로 제거하는 추후 공정이 필요하게 된다.If the molding resin remains on the exposed surface of the semiconductor package due to such a phenomenon, the desired purpose of forming the exposed surface on the semiconductor package cannot be achieved, and thus, a later step of removing it separately is required.

따라서, 본 발명의 목적은 반도체 패키지의 일정 부분을 몰딩하지 않고 노출시키는 몰딩 공정에 있어서 몰딩 금형과 반도체 패키지의 노출면 사이에 틈이 발생하는 현상을 방지하여 패키지 노출면이 깨끗한 상태로 성형될 수 있도록 하는 것이다.Accordingly, an object of the present invention is to prevent the occurrence of a gap between the molding die and the exposed surface of the semiconductor package in the molding process for exposing a portion of the semiconductor package without molding, the package exposed surface can be molded in a clean state. To ensure that

이러한 목적을 달성하기 위하여, 본 발명은 몰딩 공정시 반도체 패키지의 노출면에 적절한 압력을 가하여 금형과 노출면 사이의 틈을 방지할 수 있는 가변 압착부가 형성된 몰딩 금형을 제공한다.In order to achieve this object, the present invention provides a molding die formed with a variable crimp portion that can prevent a gap between the mold and the exposed surface by applying an appropriate pressure to the exposed surface of the semiconductor package during the molding process.

본 발명에 따른 몰딩 금형은 상부 금형과, 하부 금형과, 가변 압착부와, 압력 발생 수단을 포함하여 구성된다. 상부 금형 또는 하부 금형의 적어도 어느 하나에는 반도체 패키지의 반제품이 위치하고 몰딩 수지가 유입되는 캐버티가 형성된다. 가변 압착부와 압력 발생 수단은 상부 금형 또는 하부 금형의 적어도 어느 하나에 형성되며, 특히 가변 압착부는 캐버티 쪽으로 돌출되도록 상하 이동이 가능하고 압력 발생 수단에 의하여 반도체 패키지의 노출면에 압력을 가하여 가변 압착부와 노출면 사이의 틈을 방지하는 것을 특징으로 한다.The molding die according to the present invention comprises an upper mold, a lower mold, a variable pressing portion, and a pressure generating means. In at least one of the upper mold and the lower mold, a cavity in which the semi-finished product of the semiconductor package is located and a molding resin is introduced is formed. The variable pressing portion and the pressure generating means are formed on at least one of the upper mold or the lower mold, and in particular, the variable pressing portion can be vertically moved to protrude toward the cavity and is variable by applying pressure to the exposed surface of the semiconductor package by the pressure generating means. It is characterized by preventing a gap between the crimping portion and the exposed surface.

본 발명에 따른 몰딩 금형에 있어서, 가변 압착부에는 걸쇠가 형성되고, 가변 압착부가 형성된 금형에는 홈이 형성되며, 걸쇠가 홈 안에 끼워져 홈의 길이만큼 상하로 움직일 수 있다. 또한, 압력 발생 수단은 압력 조절이 가능한 모터이거나, 가변 압착부가 형성된 금형과 가변 압착부 사이에 형성된 스프링인 것이 바람직하다.In the molding die according to the present invention, the variable pressing portion is formed with a clasp, the mold formed with the variable pressing portion is formed with a groove, the clasp is inserted into the groove can be moved up and down by the length of the groove. In addition, the pressure generating means is preferably a motor capable of adjusting the pressure, or a spring formed between the mold and the variable pressing portion formed with the variable pressing portion.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 동일한 구성요소 또는 대응하는 구성요소는 동일한 참조부호를 사용하였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the accompanying drawings, some of the components are somewhat exaggerated, schematically illustrated or omitted to aid in clear understanding of the drawings, and the same components or corresponding components have the same reference numerals.

실시예Example

본 발명의 제1 실시예에 따른 몰딩 금형이 도 4 및 도 5에 도시되어 있다. 도 4는 패키지 반제품이 없는 상태로서 몰딩 금형(30)이 열린 상태를, 도 5는 패키지 반제품이 공급되어 몰딩 공정이 진행되는 상태로서 몰딩 금형(30)이 닫힌 상태를 각각 도시하고 있다. 도 5에 도시된 반도체 패키지(10)는 도 1에 도시된 반도체 패키지에 해당한다.A molding die according to a first embodiment of the invention is shown in FIGS. 4 and 5. 4 illustrates a state in which the molding die 30 is opened as there is no package semifinished product, and FIG. 5 illustrates a state in which the molding die 30 is closed as the package semifinished product is supplied and a molding process is performed. The semiconductor package 10 illustrated in FIG. 5 corresponds to the semiconductor package illustrated in FIG. 1.

본 발명의 실시예를 설명함에 있어서 도 1에 도시된 반도체 패키지(10)의 경우를 예로 들었으나, 본 발명의 몰딩 금형은 노출면을 포함하는 다른 유형의 반도체 패키지에도 적용할 수 있으며, 반도체 패키지의 종류 및 세부 구성이 중요한 것은 아니다. 또한, 이하 설명되어질 몰딩 금형은 도 1에 도시된 반도체 패키지(10)의 몰딩 공정에 적합한 구조일 뿐이며, 적용되는 반도체 패키지의 구조에 따라 본 발명의 몰딩 금형의 구조 또한 변경이 가능함은 물론이다.In the description of the embodiment of the present invention, the semiconductor package 10 shown in FIG. 1 is taken as an example. However, the molding die of the present invention may be applied to other types of semiconductor packages including an exposed surface. The type and details of configuration are not important. In addition, the molding die to be described below is only a structure suitable for the molding process of the semiconductor package 10 shown in FIG. 1, and the structure of the molding die of the present invention can also be changed depending on the structure of the semiconductor package to be applied.

도 4 및 도 5를 참조하면, 몰딩 금형(30)은 상부 금형(31)과 하부 금형(32)으로 이루어지며, 상부 금형(31)에는 캐버티(33, cavity)와 본 발명의 특징부인 가변 압착부(34)가 형성되어 있다. 종래의 몰딩 금형과 마찬가지로, 캐버티(33)는 몰딩될 패키지 반제품이 위치하는 공간이며, 용융된 몰딩 수지(17)가 유입되는 공간이다. 캐버티(33)는 패키지의 구조에 따라 하부 금형(32)에도 형성될 수 있으며, 그 형태나 위치가 중요한 것은 아니다.4 and 5, the molding die 30 is composed of an upper mold 31 and a lower mold 32, and the upper mold 31 includes a cavity 33 and a variable feature of the present invention. The crimping portion 34 is formed. Like the conventional molding die, the cavity 33 is a space in which the package semifinished product to be molded is located, and is a space into which the molten molding resin 17 is introduced. The cavity 33 may be formed in the lower mold 32 according to the structure of the package, and the shape or position of the cavity 33 is not important.

가변 압착부(34)는 반도체 패키지(10)에서 노출시키고자 하는 면의 위치 및 면적에 대응하여 형성된다. 본 실시예의 경우, 패키지의 노출면이 상부면 중앙부에 형성되므로 가변 압착부(34)도 상부 금형(31)의 중앙부에 형성된다. 그러나, 패키지 노출면이 다른 위치에 다른 면적을 가지고 형성된다면, 가변 압착부(34)도 그에 상응하는 위치와 면적을 가질 것이다.The variable crimping portion 34 is formed corresponding to the position and area of the surface to be exposed in the semiconductor package 10. In the present embodiment, since the exposed surface of the package is formed in the center of the upper surface, the variable crimping portion 34 is also formed in the center of the upper mold 31. However, if the package exposed surface is formed with different areas at different locations, the variable crimp 34 will also have corresponding locations and areas.

가변 압착부(34)는 상부 금형(31)에 형성되며, 상부 금형(31)으로부터 분리되어 상하로 움직일 수 있는 것이 특징이다. 가변 압착부(34)의 측면과 맞닿는 상부 금형(31)의 표면에는 홈(35)이 파여 있고, 홈(35)에 대응하여 가변 압착부(34)의 측면에는 걸쇠(36)가 돌출되어 있다. 걸쇠(36)는 홈(35) 안에 끼워 맞춰지며, 홈(35)의 길이만큼 상하로 움직일 수 있다. 걸쇠(36)는 가변 압착부(34)의 좌우 측면에 한 쌍 또는 여러 쌍이 형성될 수 있으며, 홈(35)도 걸쇠(36)의 수에 대응하여 형성될 수 있다.The variable crimping portion 34 is formed on the upper mold 31, and is separated from the upper mold 31 and is capable of moving up and down. The groove 35 is dug in the surface of the upper mold 31 which abuts on the side of the variable pressing portion 34, and the latch 36 protrudes on the side of the variable pressing portion 34 corresponding to the groove 35. . Clasp 36 fits into groove 35 and can move up and down by the length of groove 35. The clasp 36 may be formed in a pair or several pairs on the left and right sides of the variable pressing portion 34, the groove 35 may be formed corresponding to the number of the clasp (36).

가변 압착부(34)는 로드(37, rod)에 의하여 상부 금형(31)에 삽입되는 형태를 가질 수도 있으나, 로드(37)가 반드시 필요한 것은 아니다. 그러나, 가변 압착부(34)와 상부 금형(31) 사이에 형성된 스프링(38)은 가변 압착부(34)에 압력을 제공하기 위한 것으로서, 이러한 압력 발생 수단은 반드시 필요하다. 가변 압착부(34)는 스프링(38)의 탄성력에 의하여 캐버티(33) 쪽으로 돌출되며, 몰딩 공정을 진행하기 위하여 몰딩 금형(30)이 닫히면 패키지 노출면을 압박하게 된다. 따라서, 가변 압착부(34)가 가하는 압력에 의하여 몰딩 금형(30)과 패키지 노출면(즉, 재배선층) 사이에 생기는 틈을 방지할 수 있다.The variable crimping portion 34 may have a shape that is inserted into the upper mold 31 by a rod 37, but the rod 37 is not necessarily required. However, the spring 38 formed between the variable pressing portion 34 and the upper mold 31 is for providing pressure to the variable pressing portion 34, and such a pressure generating means is necessary. The variable crimping part 34 protrudes toward the cavity 33 by the elastic force of the spring 38, and presses the package exposed surface when the molding die 30 is closed in order to proceed with the molding process. Therefore, the gap generated between the molding die 30 and the package exposed surface (that is, the redistribution layer) can be prevented by the pressure applied by the variable crimping portion 34.

가변 압착부(34)에서 패키지 노출면에 가해지는 압력은 스프링(38)에 의하여 발생시킬 수도 있지만, 다른 수단을 이용할 수도 있다. 도 6에 도시된 몰딩 금형(40)은 본 발명의 제2 실시예에 따른 것으로서, 동력을 이용하여 압력을 발생시키는 방식이다.The pressure applied to the package exposed surface in the variable compression section 34 may be generated by the spring 38, but other means may be used. The molding die 40 shown in FIG. 6 is according to the second embodiment of the present invention, and generates a pressure by using power.

도 6을 참조하면, 제2 실시예의 몰딩 금형(40)은 가변 압착부(44)의 압력 발생 수단을 제외하고는 전술한 제1 실시예의 몰딩 금형(30)과 그 구성이 동일하다. 따라서, 동일한 구성요소에 대한 설명은 생략한다. 제2 실시예의 몰딩 금형(40)에 있어서 가변 압착부(44)에 압력을 제공하는 수단으로는 모터(48)가 사용된다. 모터(48)는 로드(37)를 통하여 가변 압착부(44)를 구동함으로써, 가변 압착부(44)가 패키지 노출면을 누르는 압력을 발생시킨다. 따라서, 가변 압착부(44)가 가하는 압력에 의하여 몰딩 금형(40)과 패키지 노출면 사이에 생기는 틈을 방지할 수 있다. 이와 같이 모터(48)를 사용하게 되면 스프링을 사용할 때에 비하여 압력 조절이 용이하다는 이점이 있다.Referring to FIG. 6, the molding die 40 of the second embodiment has the same configuration as the molding die 30 of the above-described first embodiment except for the pressure generating means of the variable pressing portion 44. Therefore, the description of the same element is omitted. In the molding die 40 of the second embodiment, the motor 48 is used as a means for providing pressure to the variable crimping portion 44. The motor 48 drives the variable crimping portion 44 through the rod 37, thereby generating pressure for the variable crimping portion 44 to press the package exposed surface. Therefore, it is possible to prevent the gap between the molding die 40 and the package exposed surface due to the pressure applied by the variable crimping portion 44. Using the motor 48 in this way has the advantage that the pressure control is easier than when using the spring.

한편, 본 발명의 몰딩 금형(30, 40)에 있어서, 몰딩 금형을 열고 닫는데 사용되는 구동수단, 몰딩 수지가 캐버티로 유입되는 통로 및 입구 등 여타 구성요소들에 대해서는 본 발명이 속하는 기술분야에 익히 잘 알려져 있기 때문에 도시 및 설명을 생략한다.Meanwhile, in the molding dies 30 and 40 of the present invention, the drive means used to open and close the molding die, and other components such as a passage and an inlet through which the molding resin flows into the cavity, are included in the present invention. The illustration and description are omitted because they are well known.

이상 설명한 바와 같이, 본 발명에 따른 몰딩 금형은 금형 내에서 상하 이동이 가능하고 패키지 노출면에 압력을 가할 수 있는 가변 압착부를 구비하기 때문에, 몰딩 공정이 진행되는 동안 몰딩 금형과 패키지 노출면 사이에 생기는 틈을 방지할 수 있다. 따라서, 패키지 노출면에 몰딩 수지가 남아 있지 않도록 깨끗한 상태로 성형을 할 수 있고, 패키지 노출면의 몰딩 수지 잔여물을 제거하기 위한 추가 공정이 불필요하다.As described above, the molding die according to the present invention is provided with a variable crimp that can move up and down within the mold and pressurize the package exposed surface, so that the molding die and the package exposed surface are formed during the molding process. It can prevent the break that occurs. Therefore, molding can be performed in a clean state so that molding resin does not remain on the exposed surface of the package, and an additional process for removing the molding resin residue on the exposed surface of the package is unnecessary.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, these are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope. It is apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

도 1은 본 발명이 적용되는 반도체 패키지의 한 유형을 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing one type of semiconductor package to which the present invention is applied.

도 2는 종래기술에 따른 몰딩 금형의 개략적인 단면도이다.2 is a schematic cross-sectional view of a molding die according to the prior art.

도 3은 도 2에 도시된 몰딩 금형을 이용하여 도 1에 도시된 반도체 패키지를 몰딩하는 과정을 나타내는 개략적인 단면도이다.3 is a schematic cross-sectional view illustrating a process of molding the semiconductor package illustrated in FIG. 1 using the molding die illustrated in FIG. 2.

도 4는 본 발명의 제1 실시예에 따른 몰딩 금형의 개략적인 단면도이다.4 is a schematic cross-sectional view of a molding die according to a first embodiment of the present invention.

도 5는 도 4에 도시된 몰딩 금형을 이용하여 도 1에 도시된 반도체 패키지를 몰딩하는 과정을 나타내는 개략적인 단면도이다.FIG. 5 is a schematic cross-sectional view illustrating a process of molding the semiconductor package illustrated in FIG. 1 using the molding die illustrated in FIG. 4.

도 6은 본 발명의 제2 실시예에 따른 몰딩 금형의 개략적인 단면도이다.6 is a schematic cross-sectional view of a molding die according to a second embodiment of the present invention.

<도면 부호의 설명><Description of Drawing>

10: 반도체 패키지 11: 기판10: semiconductor package 11: substrate

12: 하부 집적회로 칩 13: 상부 집적회로 칩12: lower integrated circuit chip 13: upper integrated circuit chip

14: 접착제 15: 재배선층14: adhesive 15: redistribution layer

16: 본딩 와이어(bonding wire) 17: 몰딩 수지16: bonding wire 17: molding resin

18: 솔더 볼(solder ball) 20, 30, 40: 몰딩 금형18: solder ball 20, 30, 40: molding mold

21, 31: 상부 금형 22, 32: 하부 금형21, 31: upper mold 22, 32: lower mold

23, 33: 캐버티(cavity) 24: 압착부23, 33: cavity 24: crimp

34, 44: 가변 압착부 35: 홈34, 44: variable crimp 35: groove

36: 걸쇠 37: 로드(rod)36: clasp 37: rod

38: 스프링 48: 모터38: spring 48: motor

Claims (4)

노출면을 가지는 반도체 패키지의 조립 공정에 사용되는 몰딩 금형에 있어서,In the molding die used for the assembly process of a semiconductor package having an exposed surface, 상기 몰딩 금형은 상부 금형과, 하부 금형과, 가변 압착부와, 압력 발생 수단을 포함하며,The molding die includes an upper mold, a lower mold, a variable crimp portion, and a pressure generating means, 상기 상부 금형 또는 상기 하부 금형의 적어도 어느 하나에는 상기 반도체 패키지의 반제품이 위치하고 몰딩 수지가 유입되는 캐버티가 형성되며,At least one of the upper mold or the lower mold is formed with a cavity in which the semi-finished product of the semiconductor package is located and a molding resin flows in. 상기 가변 압착부와 상기 압력 발생 수단은 상기 상부 금형 또는 상기 하부 금형의 적어도 어느 하나에 형성되며, 상기 가변 압착부는 상기 캐버티 쪽으로 돌출되도록 상하 이동이 가능하고 상기 압력 발생 수단에 의하여 상기 반도체 패키지의 노출면에 압력을 가하여 상기 가변 압착부와 상기 노출면 사이의 틈을 방지하는 것을 특징으로 하는 몰딩 금형.The variable crimping portion and the pressure generating means are formed on at least one of the upper mold or the lower mold, and the variable crimping portion is movable up and down so as to protrude toward the cavity, and by the pressure generating means, And applying pressure to the exposed surface to prevent a gap between the variable pressing portion and the exposed surface. 제1 항에 있어서, 상기 가변 압착부에는 걸쇠가 형성되고, 상기 가변 압착부가 형성된 금형에는 홈이 형성되며, 상기 걸쇠가 상기 홈 안에 끼워져 상기 홈의 길이만큼 상하로 움직일 수 있는 것을 특징으로 하는 몰딩 금형.The molding as claimed in claim 1, wherein a latch is formed on the variable crimping portion, a groove is formed on the mold on which the variable crimping portion is formed, and the clasp is inserted into the groove to move up and down by the length of the groove. mold. 제1 항 또는 제2 항에 있어서, 상기 압력 발생 수단은 압력 조절이 가능한 모터인 것을 특징으로 하는 몰딩 금형.The molding die according to claim 1 or 2, wherein the pressure generating means is a motor capable of adjusting pressure. 제1 항 또는 제2 항에 있어서, 상기 압력 발생 수단은 상기 가변 압착부가 형성된 금형과 상기 가변 압착부 사이에 형성된 스프링인 것을 특징으로 하는 몰딩 금형.The molding die according to claim 1 or 2, wherein the pressure generating means is a spring formed between the mold having the variable pressing portion and the variable pressing portion.
KR1020030057585A 2003-08-20 2003-08-20 Molding Die For Semiconductor Package Assembly Process KR20050019665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030057585A KR20050019665A (en) 2003-08-20 2003-08-20 Molding Die For Semiconductor Package Assembly Process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030057585A KR20050019665A (en) 2003-08-20 2003-08-20 Molding Die For Semiconductor Package Assembly Process

Publications (1)

Publication Number Publication Date
KR20050019665A true KR20050019665A (en) 2005-03-03

Family

ID=37228883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057585A KR20050019665A (en) 2003-08-20 2003-08-20 Molding Die For Semiconductor Package Assembly Process

Country Status (1)

Country Link
KR (1) KR20050019665A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100129577A (en) * 2009-06-01 2010-12-09 삼성전자주식회사 Forming the semiconductor device package
US8184449B2 (en) 2007-09-07 2012-05-22 Samsung Electronics Co., Ltd. Electronic device having stack-type semiconductor package and method of forming the same
KR20190097883A (en) * 2018-02-13 2019-08-21 삼성전자주식회사 Stack Tool for reflow and Stack Apparatus having the Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184449B2 (en) 2007-09-07 2012-05-22 Samsung Electronics Co., Ltd. Electronic device having stack-type semiconductor package and method of forming the same
KR20100129577A (en) * 2009-06-01 2010-12-09 삼성전자주식회사 Forming the semiconductor device package
KR20190097883A (en) * 2018-02-13 2019-08-21 삼성전자주식회사 Stack Tool for reflow and Stack Apparatus having the Same

Similar Documents

Publication Publication Date Title
US6893244B2 (en) Apparatus for encasing array packages
TW200406898A (en) Techniques-for manufacturing flash-free contacts on a semiconductor package
JP2005045251A (en) Stacked-semiconductor-chip bga package and method for manufacturing the same
JPH1074783A (en) Integrated circuit chip package and encapsulation process
US6294825B1 (en) Asymmetrical mold of multiple-part matrixes
DE102006033175A1 (en) electronics assembly
US6064115A (en) Semiconductor device provided with a heat sink
JP4454608B2 (en) Manufacturing method of semiconductor integrated circuit device
US7745257B2 (en) High power MCM package with improved planarity and heat dissipation
CN107039369A (en) Encapsulation includes the encapsulation stacking structure and its manufacture method of the encapsulation
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
CN101154602A (en) Manufacturing method of semiconductor apparatus
KR20050019665A (en) Molding Die For Semiconductor Package Assembly Process
US5789270A (en) Method for assembling a heat sink to a die paddle
JP4485210B2 (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
KR100194361B1 (en) PCB Clamp Device of Package Molding Mold for BGA Semiconductor Package
JP3340455B2 (en) O-ring package
JP2006222239A (en) Semiconductor device and its manufacturing method
KR200187486Y1 (en) Semiconductor package
US20020063314A1 (en) Tapeless micro-leadframe
JP2000236033A (en) Semiconductor device and manufacture thereof
KR100239708B1 (en) Manufacturing method of blp package
KR100525091B1 (en) semiconductor package
JPH0969535A (en) Sealing die for resin sealed semiconductor device and production thereof
KR20020001151A (en) Method for manufacturing Chip Scale Package using lead

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid