KR20050017087A - 선택 영역 땜납 배치 - Google Patents

선택 영역 땜납 배치

Info

Publication number
KR20050017087A
KR20050017087A KR10-2005-7000330A KR20057000330A KR20050017087A KR 20050017087 A KR20050017087 A KR 20050017087A KR 20057000330 A KR20057000330 A KR 20057000330A KR 20050017087 A KR20050017087 A KR 20050017087A
Authority
KR
South Korea
Prior art keywords
solder
circuit board
printed circuit
preformed
solder element
Prior art date
Application number
KR10-2005-7000330A
Other languages
English (en)
Other versions
KR100647171B1 (ko
Inventor
듀디 어미어
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050017087A publication Critical patent/KR20050017087A/ko
Application granted granted Critical
Publication of KR100647171B1 publication Critical patent/KR100647171B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

외부 표면 상에 적어도 하나의 도전성 트레이스 층을 갖는 인쇄 회로 기판(401)이 표준 땜납 양보다 더 많은 양을 요구하는 인쇄 회로 기판의 도전성 트레이스 영역 위에 배치된 적어도 하나의 미리 형성된 땜납 소자(404)를 갖는다. 적어도 하나의 미리 형성된 땜납 소자(404)는 리플로우되어 인쇄된 땜납 층(403)과의 접속을 형성하도록 리플로우된다.

Description

선택 영역 땜납 배치{SELECTIVE AREA SOLDER PLACEMENT}
본 발명은 전자 인쇄 회로 기판에 관한 것인데, 더 특정하게는 인쇄 회로 기판 상에 땜납 퇴적물(solder deposits)을 배치하는 것에 관한 것이다.
전자 소자들은 전형적으로는 이들을 인쇄 회로 기판 상에 탑재함으로써 복잡한 회로를 이루도록 조립된다. 이런 인쇄 회로 기판은 보통은 인쇄 회로 기판 상에 또는 그 내에 고정되고 구리 등의 도전성 재료로 된 하나 또는 그 이상의 층들을 구비한 평탄한 비도전성 기판이다. 구리 층들은 제조 공정에서 특정 형태들 및 패턴들이 되도록 에칭되거나 다른 식으로 형성되어, 잔여 도전성 구리 트레이스들이 인쇄 회로 기판에 부착될 전기적 소자들이 접속되도록 그 경로를 만들어 준다.
이런 종류의 인쇄 회로 기판들이 회로 기판의 상부 및 하부 측 모두 위에서 구리 층들을 갖는 것이 보통이지만, 회로 기판 자체 내에 여러 깊이를 가지며 샌드위치된 구리 트레이스들 또는 패턴들의 몇몇 층들을 가질 수 있다. 이런 트레이스들은 회로 접속 경로를 만들 때에 보다 큰 융통성을 허용해 주며, 보통은 이런 것이 아니었다면 가능하지 않았을 특정 회로에 대한 더 밀집된 회로 기판을 디자인할 수 있도록 허용해 준다. 여러 층들은 때때로 특정 목적을 위해 전용되는데, 예를 들어 접지 또는 신호 귀로(return) 접속들을 여러 소자들에게 분포시키는 기능만을 하는 접지층 목적으로 쓸 수 있다.
소자들을 그밖의 소자들로 접속하도록 기능하는 회로 기판 층들은 종종 다른 층(상부 또는 하부)에 부착된 소자들에 접속해야만 하거나, 또는 이런 층들은 선택된 지점들에서 서로 부착되어야만 하는데, 보통 비아라고 알려진 것의 사용을 요구하게 된다. 이런 비아들은, 근본적으로는, 회로 기판의 적어도 두개의 도전성 층들을 통해 연장하고 적어도 두개의 도전성 층 상의 회로 트레이스들을 서로 전기적 접속하며, 회로 기판의 상부 및 하부 표면들에 수직하게 배향되는 소형의 도전성의 플레이트(plate)된 쓰루 홀 소자이다. 이런 비아들은, 홀이 채워지도록 충분한 땜납이 가해지도록 하는 방법이 사용된다면, 인쇄 회로 기판 제조시의 땜납 인쇄 공정 동안에 땜납으로 채워질 수 있다.
쓰루 홀 장착(THM) 소자들 또는 땜납 접속된 실드(shield)들과 같은 소자들을 인쇄 회로 기판으로 접속하는 것은 신뢰성 있는 접속을 기하기 위해 비교적 많은 양의 땜납을 요구할 수 있고, 따라서 이상적으로는 전형적인 인쇄 회로 기판 인쇄 공정이 제공하는 것보다 더 많은 땜납을 사용할 것이다. 볼 그리드 어레이(BGA) 또는 그밖의 표면 실장 다비이스들 등의 몇몇 세라믹 소자들은, 인쇄 회로 기판의 나머지의 대부분에 대해 전형적으로 알맞은 양보다 더 많은 양의 땜납이 가해지면 더 좋을 수 있는데, 이는 회로 기판의 선택된 영역들에 대한 비교적 많은 양의 땜납을 가할 필요를 추가로 증명해 준다.
인쇄 회로 기판의 몇몇 소정 영역들에 대한 이러한 추가 땜납 필요성에 대한 해법은, 전형적으로는 땜납 인쇄 공정에서 기판의 모든 영역들에 가해지는 땜납의 밀도를 증가시키는 것과, 또는 추가의 땜납을 기판에 가하기 위해 여러 유형의 스텐실(stensil)을 사용하는 것과 관계된다. 그러나, 대다수의 인쇄 회로 기판 상의 배선 및 소자 접속용 패드들의 미세 피치로 인해 기판 전역을 통해서 비교적 많은 양의 땜납을 가하는 것은 바람직하지 않는데, 이는 이것이 회로 기판 상의 트레이스들과 패드들 사이에 땜납 가교를 발생시키기 십상이기 때문이다. 유사하게, 두꺼운 스텐실을 쓰는 것은, 땜납이 가해지게 될 영역 주변에 전형적으로는 4mm 정도의 간격을 요구하고, 회로 기판 상의 그밖의 표면 실장 소자들에 영향을 끼칠 수 있고, 가해질 수 있는 땝납량이 오히려 제한된다. 오우버프린트 스텐실들이, 가해질 수 있는 땜납 양에 있어서 추가로 제한되고, 그래서 많은 응용예에 있어서 바람직하지 않다.
인쇄 회로 기판의 소정 영역 상의 추가 땜납에 대한 필요를 다루는 모든 공지된 해법들은 인쇄 공정과 관계되고, 회로 기판에 걸쳐서 인쇄될 땜납 양을 가변시키도록 설계되지는 않은 땜납 인쇄 장치 기술에 의해 제한된다. 스텐실 및 추가 두께를 갖는 땜납 애플리케이션을 사용하는 것은 미세한 피치의 회로 트레이스들 및 패드들과 관련된 응용예들에 대해 또는 많은 표면 실장 기술 응용예들에 대해 적합한 해결책이 아니다.
필요한 것은 인쇄 회로 기판의 선택 영역들에 대한 땜납 인쇄 공정에 있어서 보통 가해지는 양보다 많은 양의 땜납을 선택적으로 가하는 것을 이루어 주는 기술이다.
도 1은 종래 기술에서 땜납을 인쇄 회로 기판으로 가하는 데에 사용되는 계단식 스텐실을 도시한 도면.
도 2는 종래 기술에서 땜납을 인쇄 회로 기판에 가하는 데에 사용되는 오우버프린트 스텐실을 도시한 도면.
도 3은 본 발명의 실시예에 따라 땜납 박막층을 구비한 인쇄 회로 기판을 도시한 도면.
도 4는 본 발명의 실시예에 따라 땜납의 얇은 인쇄된 층과 이 인쇄된 층 위에 배치되고 미리 형성된 땜납 소자를 구비한 인쇄 회로 기판을 도시한 도면.
도 5는 본 발명의 실시예에 따라 미리 형성된 땜납 소자를 구비한 인쇄 회로 기판 상에 배치된 전자 소자를 도시한 도면.
도 6은 본 발명의 실시예에 따라 자신에게 부착된 실드를 구비하고 그 위에 배치된 미리 형성된 땜납 소자들을 갖는 인쇄 회로 기판을 도시한 도면.
도 7은 본 발명의 실시예에 따른 컴퓨터 시스템을 도시한 도면.
이하의 본 발명의 예시적 실시예에 대한 상세한 설명에서, 본 발명의 부분을 이루고 본 발명이 실시될 수 있는 특정 예시적 실시예들이 예를 드는 식으로 도시된 첨부 도면들을 참조하여 설명한다. 이런 실시예들은 충분히 자세히 설명되어 당업자가 본 발명을 실시할 수 있도록 하여 주는데, 그밖의 실시예들도 활용될 수 있고 논리적, 기계적, 전기적, 및 그밖의 변화들이 본 발명의 사상 및 범위를 벗어나지 않고서 이뤄질 수 있음을 알아야 한다. 따라서, 이하의 상세한 설명들은 제한적 의미로 주어진 것이 아니고, 본 발명의 범위는 첨부된 청구범위에 의해서만 규정된다.
본 발명은, 여러 실시예들에서, 미리 형성된(preformed) 땜납 소자들을 인쇄 회로 기판 상의 인쇄된 땜납층에 배치함으로써 땜납 인쇄 공정에서 보통 가해지는 양보다 더 많은 양의 땜납을 선택적으로 가하도록 허용해 주는 기술을 제공한다. 미리 형성된 땜납 소자는 리플로우되어 인쇄 회로 기판의 도전성 트레이스들을 전기적 소자들에 접속시킨다.
도 1은 인쇄 회로 기판에 많은 양의 땜납을 가하는 종래 방법을 도시하였다. 스텐실(101)은 그를 통해 땜납이 가해지는 개구부들 (102) 및 (103)을 갖는다. 땜납은 스텐실 내의 구멍들 (102) 및 (103)에 의해 형성된 공동들 내로 흘러들어가고, 스텐실과 회로 기판 사이의 접촉에 의해 스텐실의 저부 바깥으로 흘러나가는 것이 제한된다. 스텐실이 (102) 보다 (103)에서 더 두껍기 때문에 더 많은 양의 땜납이 (102)에서보다 (103)에서 그 아래에 놓인 회로 기판 구조에 가해질 것이다. 이런 식으로 회로 기판 피쳐들에 가해지는 땜납 양을 가변시키는 능력은, (104)로 도시된 'Y' 치수로 묘사된 대로 스텐실 두께에 있어서 대략 0.004 인치의 변화에 제한된다. 또한, 스텐실 내의 계단 구조는, (105)의 'X' 방향으로 도시되었듯이, (102)에서 가해진 것보다 더 많은 양의 땜납이 스텐실 두께의 약 0.04 인치의 변화 내에서 그밖의 애퍼쳐들 내에 가해지도록 야기시킨다. 이런 제한들은 이 방법으로 가해질 수 있는 땜납 양을 제한시킬 뿐만이 아니라 땜납 뚜께가 회로 기판에 걸쳐서 변화될 수 있는 레이트에 대해 디자인 상의 제약을 가한다.
도 2는 땜납을 인쇄 회로 기판에 가하는 데에 사용되는 오우버프린트 스텐실(201)을 도시하였다. 땜납은 스텐실 개구(202)를 통해서 단순하게 인쇄되는데, 이 개구는 그 아래에 놓인 회로 기판 피쳐보다 그 폭이 크고, 따라서 기판 피쳐는 땜납으로 오우버프린팅된다. (201) 등의 스텐실로서 실제적으로 획득될 수 있는 오우버프린팅의 양은 땜납 인쇄 후에 신뢰성 있게 예상될 수 있는 되는 땜납 풀백(pull back) 양에 의해 제한되는데, 이는 오우버프린팅을 표준 땜납 양보다 더 많은 양을 필요로 하는 인쇄 회로 기판 피쳐의 약 7mm 이내로 제한시킨다. 가해지는 땜납 양은, 또한 몇몇 경우에 비교적 좁은 크기의 개구(202) 및 스텐실의 제한된 실제 두께, 또는 개구부(202)의 애퍼쳐에 의해 제한된다.
도 3은 종래의 인쇄 공정으로 땜납의 제1 층을 인쇄 회로 기판(301)에 인쇄하는 것을 예시하였다. 가해지는 땜납(302)의 두께는 스텐실 두께 등의 인쇄 장치사양에 의해 제한되고, 좁고 밀집된 회로 기판 트레이스들 및 패드들의 피치에 의해 실제적으로 제한된다. 여기 예시된 땜납(302)은 패드에 가해져서 인쇄 회로 기판의 쓰루 홀(303)을 둘러싼다.
도 4는 미리 형성된 땜납 소자들을 사용하는 본 발명의 일 실시예가 어떻게 그밖의 방법으로 가능했던 양보다 더 많은 양의 땜납을 가하게 하여 주는지를 도시하였다. 인쇄 회로 기판(401)은 땜납 페이스트(403)로 도포된 (402) 등의 쓰루 홀들을 갖는다. 땜납 페이스트는 표준 전자 소자 배치 장비를 사용하는 등으로 배치된 미리 형성된 땜납 소자(404)를 접착시키는 들러붙는 접착제로서 기능한다. 이 배치 장비는, 표준 칩 슈터, 미세 피치 피크 앤 플레이스(pick and place) 머신, 표준 또는 특별 디자인된 진공 노즐, 또는 회로 기판 상에 소자를 배치하는 임의의 다른 방법을 포함할 수 있다. 땜납 소자(404)는 여기서 중앙에 구멍을 갖는 워셔(washer) 형태의 땜납 소자이고, 땜납 소자의 중앙에 있는 구멍이 인쇄 회로 기판의 쓰루 홀(402)과 정렬되도록 배치된다. 땜납 소자는 장방형, 실린더형, 또는 구형, 또는 워셔, 토로이드, 및 구멍을 갖는 장방형 등의 그밖의 형태를 포함하여 임의의 형태를 가질 수 있다.
도 5는 커넥터(501) 등의 전기 소자가 도 4에 도시된 바와 같은 미리 형성된 땜납 소자에 의해 회로 기판에 이후 어떻게 가해지는 지를 도시하였다. 여기서, 커넥터(501)는 커넥터(503)의 핀들이 쓰루홀(402) 및 워셔 형태의 미리 형성된 땜납 소자(504)의 구멍을 통해 연장되는 식으로 인쇄 회로 기판(502) 상에 배치된다. 미리 형성된 땜납 소자(504)는 이후 가열되고 리플로우되어 땜납이 녹도록 하여서 인쇄 회로 기판 상의 커넥터 소자(501)와 도전성 트레이스들 사이의 전기적 접속을 이루어준다. 미리 형성된 땜납 소자(504)는, 따라서, 전형적인 땜납 인쇄 방법등에 의한 표준적인 땜납 양보다 더 많은 양의 땜납이 커넥터(501)와 회로 기판(502) 상의 도전성 트레이스 간의 접속 영역에 대해 제공되도록 기능한다.
도 6은 이런 땜납 소자들이 인쇄 회로 기판 상의 실드 소자를 지지하도록 또다른 응용예에서 어떻게 배치될 수 있는지를 도시하였다. 여기서, 평면도로 도시된 인쇄 회로 기판(601)은 접지 전위에 전기적 접속된 몇개의 구리 트레이스들(602)을 그 위에 가진다. 미리 형성된 땜납 소자(603)는 부착될 실드(604)와의 접속 지점에 인접한 각각의 구리 트레이스 상에 배치된다. 땜납은 가열되거나 또는 플로우되어 이것이 실드(604)를 회로 기판(601) 상의 구리 트레이스들(602)에 물리적 및 전기적 접속 모두로 접속되도록 할 수 있다.
도 7은 본 발명의 실시예에 따른 컴퓨터화된 시스템을 예시하였다. 마더보드(701)는, 프로세서(702), 메모리(703), 및 확장 슬롯들(704)을 포함하여, 이것에 부착된 여러가지의 소자들을 갖는다. 본 발명의 일 실시예의 마더보드는, 표준 양의 땜납 양보다 많은 양의 땜납을, 메모리(703) 또는 확장 슬롯들(704) 용의 소켓과 같은 하나 또는 그 이상의 소자들을 마더보드에 부착하기 위한 용도로 공급하는 데에 사용되는 적어도 하나의 미리 형성된 땜납 소자를 포함한다. 본 발명의 또다른 실시예에서, 하나 또는 그 이상의 땜납 소자들은 실드(705) 등의 실드를 마더보드에 부착하는 데에 사용된다.
이런 예들에서, 전기 소자 피크 및 플레이스 머신에 의한 미리 형성된 땜납 소자의 배치가 전형적인 땜납 인쇄 시스템에서 가해지는 땜납보다 더 많은 양을 요구하는 물리적으로 큰 규모의 접속 지점들과 같은 인쇄 회로 기판의 영역들에 어떻게 쉽게 효율적으로 추가적인 땜납를 제공하는지가 설명되었다. 여기 설명된 진보된 방법의 실시예들은, 오우버프린팅과 같은 종래의 방법보다 더 많은 양의 땜납이 배치되도록 하여주는데, 주로 현존의 장비를 사용하여 구현될 수 있다.
특정 실시예들이 여기서 예시되고 설명되었지만, 당업자는 동일한 목적을 이루기 위해 안출되는 임의의 배치가 도시된 특정 실시예들을 대체할 수 있다는 것을 알 것이다. 본 응용예들은 본 발명의 임의의 응용 및 변형예들을 포괄하도록 의도되었다. 본 발명은 청구범위와 이것의 균등물의 전 범위에 의해서만 제한되도록 의도하였다.

Claims (21)

  1. 인쇄 회로 기판으로서,
    상기 인쇄 회로 기판의 외부 층 상에 있는 적어도 한 층의 도전성 트레이스와,
    표준 땜납 양을 요구하는 상기 인쇄 회로 기판의 도전성 트레이스 영역들에 가해진 인쇄된 땝납 층과,
    적어도 하나의 미리 형성된(preformed) 땜납 소자 -상기 적어도 하나의 미리 형성된 땜납 소자의 각각은 표준 땜납 양보다 더 많은 양을 요구하는 상기 인쇄 회로 기판의 도전성 트레이스 영역 상에 배치되고, 상기 인쇄된 땜납 층과의 접속을 형성하도록 리플로우됨-
    를 포함하는 인쇄 회로 기판.
  2. 제 1항에 있어서, 상기 적어도 하나의 미리 형성된 땜납 소자는 상기 소자를 관통하는 구멍을 갖는 인쇄 회로 기판.
  3. 제 1항에 있어서, 상기 적어도 하나의 미리 형성된 땜납 소자는 장방형 땜납 소자인 인쇄 회로 기판.
  4. 제 1항에 있어서, 상기 적어도 하나의 땜납 소자는 전자적 소자 배치 장비를 이용하여 상기 인쇄 회로 기판의 도전성 트레이스 영역 상에 배치되는 인쇄 회로 기판.
  5. 제 1항에 있어서, 상기 적어도 하나의 땜납 소자는 상기 인쇄 회로 기판 상의 소자들 배치 후에 리플로우되는 인쇄 회로 기판.
  6. 제 5항에 있어서, 상기 리플로우는 상기 인쇄된 땝납 층, 상기 적어도 하나의 땜납 소자, 및 상기 인쇄 회로 기판 상에 배치된 소자 간의 접속을 형성하는 인쇄 회로 기판.
  7. 인쇄 회로 기판을 제조하는 방법으로서,
    표준 땜납 양을 요구하는 상기 인쇄 회로 기판의 도전성 트레이스 영역들에 인쇄된 땝납 층을 가하는 단계와,
    적어도 하나의 미리 형성된 땜납 소자를 표준 땜납 양보다 더 많은 양을 요구하는 상기 인쇄 회로 기판의 적어도 하나의 도전성 트레이스 영역 상에 배치하는 단계와,
    상기 인쇄된 땜납 층과 상기 적어도 하나의 미리 형성된 땜납 소자 간의 접속을 형성하도록 상기 적어도 하나의 미리 형성된 땜납 소자를 리플로우시키는 단계
    를 포함하는 인쇄 회로 기판 제조 방법.
  8. 제 7항에 있어서, 상기 적어도 하나의 미리 형성된 땜납 소자는 상기 땜납 소자를 관통하는 구멍을 갖는 인쇄 회로 기판 제조 방법.
  9. 제 7항에 있어서, 상기 적어도 하나의 미리 형성된 땜납 소자는 장방형 땜납 소자인 인쇄 회로 기판 제조 방법.
  10. 제 7항에 있어서, 상기 적어도 하나의 땜납 소자를 상기 인쇄 회로 기판의 도전성 트레이스 영역 상에 배치하는 단계는 전자적 소자 배치 장비를 이용하여 수행되는 인쇄 회로 기판 제조 방법.
  11. 제 7항에 있어서, 상기 적어도 하나의 땜납 소자를 리플로우시키는 단계는 상기 인쇄 회로 기판 상의 소자들 배치 후에 일어나는 인쇄 회로 기판 제조 방법.
  12. 제 11항에 있어서, 상기 적어도 하나의 땜납 소자를 리플로우시키는 단계는 상기 인쇄된 땝납 층, 상기 적어도 하나의 땜납 소자, 및 상기 인쇄 회로 기판 상에 배치된 소자 간의 접속을 형성하는 인쇄 회로 기판 제조 방법.
  13. 인쇄 회로 기판에 땜납을 가하는 방법으로서,
    상기 인쇄 회로 기판의 적어도 하나의 도전성 트레이스 영역 위에 적어도 하나의 미리 형성된 땜납 소자를 배치하는 단계와,
    상기 인쇄된 땜납 층과 상기 적어도 하나의 미리 형성된 땜납 소자 간의 접속을 이루기 위해 상기 적어도 하나의 미리 형성된 땜납 소자를 리플로우시키는 단계
    를 포함하는 방법.
  14. 제 13항에 있어서, 상기 적어도 하나의 미리 형성된 땜납 소자는 상기 땜납 소자를 관통하는 구멍을 갖는 방법.
  15. 제 13항에 있어서, 상기 적어도 하나의 미리 형성된 땜납 소자는 장방형 땜납 소자인 방법.
  16. 제 13항에 있어서, 상기 적어도 하나의 땜납 소자를 상기 인쇄 회로 기판의 도전성 트레이스 영역 상에 배치하는 단계는 전자적 소자 배치 장비를 이용하여 수행되는 방법.
  17. 제 13항에 있어서, 상기 적어도 하나의 땜납 소자를 리플로우시키는 단계는 상기 인쇄 회로 기판 상의 소자들 배치 후에 일어나는 방법.
  18. 제 17항에 있어서, 상기 적어도 하나의 땜납 소자를 리플로우시키는 단계는 상기 인쇄된 땝납 층, 상기 적어도 하나의 땜납 소자, 및 상기 인쇄 회로 기판 상에 배치된 소자 간의 접속을 형성하는 방법.
  19. 컴퓨터화된 시스템으로서,
    프로세서와,
    마더 보드와,
    상기 마더 보드의 외부 층 상에 있는 적어도 한 층의 도전성 트레이스와,
    표준 땜납 양을 요구하는 상기 마더 보드의 도전성 트레이스 영역들에 가해진 인쇄된 땜납층과,
    적어도 하나의 미리 형성된 땜납 소자 -상기 적어도 하나의 미리 형성된 땜납 소자의 각각은 표준 땜납 양보다 더 많은 양을 요구하는 상기 인쇄 회로 기판의 도전성 트레이스 영역 상에 배치되고, 상기 인쇄된 땜납 층과의 접속을 형성하도록 리플로우됨-
    를 포함하는 컴퓨터화된 시스템.
  20. 제 19항에 있어서, 상기 적어도 하나의 땜납 소자는 상기 마더 보드 상의 소자들의 배치 후에 리플로우되는 컴퓨터화된 시스템.
  21. 제 20항에 있어서, 상기 리플로우는 상기 인쇄된 땝납 층, 상기 적어도 하나의 땜납 소자, 및 상기 마더보드 상에 배치된 소자 간의 접속을 형성하는 컴퓨터화된 시스템.
KR1020057000330A 2002-07-10 2003-07-03 선택 영역 땜납 배치 KR100647171B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/192,346 US6933449B2 (en) 2002-07-10 2002-07-10 Selective area solder placement
US10/192,346 2002-07-10
PCT/US2003/021132 WO2004006638A1 (en) 2002-07-10 2003-07-03 Selective area solder placement

Publications (2)

Publication Number Publication Date
KR20050017087A true KR20050017087A (ko) 2005-02-21
KR100647171B1 KR100647171B1 (ko) 2006-11-23

Family

ID=30114330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057000330A KR100647171B1 (ko) 2002-07-10 2003-07-03 선택 영역 땜납 배치

Country Status (5)

Country Link
US (2) US6933449B2 (ko)
KR (1) KR100647171B1 (ko)
CN (1) CN1669372B (ko)
AU (1) AU2003247889A1 (ko)
WO (1) WO2004006638A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
US20100270363A1 (en) * 2009-04-23 2010-10-28 Seagate Technology Llc Controlled Application of Solder Blocks to Establish Solder Connections
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
CN105338757A (zh) * 2015-12-04 2016-02-17 深圳威迈斯电源有限公司 一种印刷电路板制作方法及印刷电路板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050621A (en) * 1976-11-03 1977-09-27 Bunker Ramo Corporation Method and apparatus for soldering electric terminals to double-sided circuit boards
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4663815A (en) * 1985-06-21 1987-05-12 Associated Enterprises, Inc. A method and apparatus for surface mount compatible connector system with mechanical integrity
US4956913A (en) * 1988-05-11 1990-09-18 E. I. Du Pont De Nemours And Company Pin alignment method
JP2844778B2 (ja) * 1989-12-28 1999-01-06 ソニー株式会社 片面プリント基板に２種類の部品を半田付けする方法
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
JPH05198932A (ja) 1992-01-21 1993-08-06 Senju Metal Ind Co Ltd プリント基板のはんだ付け方法
US5242097A (en) * 1992-06-26 1993-09-07 Indium Corporation Of America Integrated preforms
JPH08274454A (ja) 1992-09-17 1996-10-18 Senju Metal Ind Co Ltd シート状フォームソルダーおよびその製造方法
JPH06275944A (ja) 1993-03-22 1994-09-30 Sharp Corp 半田付け方法
JPH0738246A (ja) 1993-07-22 1995-02-07 Fujitsu Ten Ltd はんだ付け方法及び該方法に用いる成形はんだ
US5373984A (en) 1993-09-27 1994-12-20 Sundstrand Corporation Reflow process for mixed technology on a printed wiring board
US5924622A (en) * 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
JPH10244395A (ja) 1997-02-28 1998-09-14 Saitama Nippon Denki Kk チップソルダー
JPH1119792A (ja) 1997-06-30 1999-01-26 Nec Kansai Ltd 半田チップ、半田チップ巻装体及びこれらを用いた電子機器の製造方法
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6179631B1 (en) * 1997-11-21 2001-01-30 Emc Corporation Electrical contact for a printed circuit board
US6181565B1 (en) * 1999-01-12 2001-01-30 Dell Usa, L.P. Computer with expansion card guiding and latching device
US6273327B1 (en) 1999-06-16 2001-08-14 Trw Inc. Apparatus and method for depositing solder material onto a circuit board
JP2001015901A (ja) 1999-06-28 2001-01-19 Rohm Co Ltd 電子部品のハンダ付け方法
US6545890B2 (en) * 1999-12-20 2003-04-08 Synqor, Inc. Flanged terminal pins for dc/dc converters
JP2001237535A (ja) 2000-02-25 2001-08-31 Fuji Photo Film Co Ltd 電子部品実装方法及び半田チップ
US6680843B2 (en) * 2001-09-28 2004-01-20 International Business Machines Corporation All-in-one personal computer with tool-less quick-release features for various elements thereof including a reusable thin film transistor monitor

Also Published As

Publication number Publication date
US20040007385A1 (en) 2004-01-15
WO2004006638A1 (en) 2004-01-15
KR100647171B1 (ko) 2006-11-23
CN1669372A (zh) 2005-09-14
US6933449B2 (en) 2005-08-23
CN1669372B (zh) 2010-05-12
AU2003247889A1 (en) 2004-01-23
US20050235488A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
US5367435A (en) Electronic package structure and method of making same
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US7629541B2 (en) High speed interposer
US5691041A (en) Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
EP0139431B1 (en) Method of mounting a carrier for a microelectronic silicon chip
KR940000747B1 (ko) 고밀도 솔더범프 형성 및 솔더범프된 부재 부착방법
US20050235488A1 (en) Selective area solder placement
JP2642922B2 (ja) プリント配線基板
JP4113969B2 (ja) プリント配線板
US6492715B1 (en) Integrated semiconductor package
JP2002083900A (ja) チップサイズパッケージ
US20080251945A1 (en) Semiconductor package that has electronic component and its fabrication method
JP2000031630A (ja) 半導体集積回路素子と配線基板との接続構造
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
KR20140027070A (ko) 표면 실장 장치 제조 방법과 해당 표면 실장 장치
KR100584142B1 (ko) 이동단말기용 월 인쇄회로기판과 칩셋 장치
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JPH08162767A (ja) ボールグリッドアレイパッケージの実装構造
JP2023518177A (ja) プリント回路基板
JPH0430494A (ja) 印刷配線板及びその製造法
JPH0567046U (ja) 両面実装基板
JPH07211814A (ja) 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法
JPH04181792A (ja) 印刷配線板の接続装置
JP2002076592A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091103

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee