KR20050014441A - 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는반도체 칩 패키지 및 그 적층 모듈 - Google Patents

동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는반도체 칩 패키지 및 그 적층 모듈

Info

Publication number
KR20050014441A
KR20050014441A KR1020030053078A KR20030053078A KR20050014441A KR 20050014441 A KR20050014441 A KR 20050014441A KR 1020030053078 A KR1020030053078 A KR 1020030053078A KR 20030053078 A KR20030053078 A KR 20030053078A KR 20050014441 A KR20050014441 A KR 20050014441A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
chip package
mounting
region
Prior art date
Application number
KR1020030053078A
Other languages
English (en)
Other versions
KR100546359B1 (ko
Inventor
이상엽
윤철중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20030053078A priority Critical patent/KR100546359B1/ko
Priority to US10/897,098 priority patent/US20050023659A1/en
Priority to JP2004220570A priority patent/JP2005057271A/ja
Publication of KR20050014441A publication Critical patent/KR20050014441A/ko
Application granted granted Critical
Publication of KR100546359B1 publication Critical patent/KR100546359B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩 패키지의 회로 기판상에서 반도체 칩이 실장되어 있는 기능부와, 반도체 칩을 외부 단자에 전기적으로 접속시키기 위한 실장 부재가 형성되어 있는 실장부는 각각 회로 기판상의 서로 다른 영역에 횡배치된다. 회로 기판에서는 기능부 및 실장부가 동일 평면상에서 수평 방향으로 상호 이격되어 있고, 반도체 칩 및 실장 부재가 회로 기판상의 동일 평면상에 형성된다. 반도체 칩 패키지 적층 모듈에서는 반도체 칩 패키지 각각의 기능부 및 실장부가 각각 수직 방향으로 일렬로 정렬되어 있다.

Description

동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈{Semiconductor chip package and stacked module thereof having functional part and packaging part arranged sideways on one plane}
본 발명은 반도체 칩 패키지 및 그 적층 모듈에 관한 것으로, 특히 반도체 칩이 실장되는 기능부와 상기 반도체 칩을 외부 단자에 연결시키기 위한 범프가 부착되는 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈에 관하여 개시한다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 계속 발전해오고 있다. 전자 기기들이 소형화 및 고집적화되어 감에 따라 그에 사용되는 반도체 칩 패키지도 경박단소(輕薄短小)화 되어가고 있다. 아울러 단일 반도체 패키지에 의한 처리 속도 및 용량의 한계에 이르러 단일 반도체 패키지를 다수 적층한 반도체 칩 패키지 적층 모듈이 개발되고 있다.
반도체 칩 패키지는 실장 형태 및 리드 형태에 따라 여러 가지 유형으로 구분된다. 반도체 칩 패키지 형태의 대표적인 예를 들면, DIP(Dual In-line Package), QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지(Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있다. 그 중, BGA 패키지는 반도체 칩이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열하여 아웃터리드(outer lead) 대신으로 사용하게 된다 (미합중국 특허 제6,476,466호 및 제6,534,852호 참조).
도 1은 통상의 기술에 따른 BGA 패키지의 구조를 도시한 종단면도이다.
도 1을 참조하면, 종래의 BGA 패키지는 다층 회로 기판으로 구성되는 제1 회로 기판(2)의 상면에 절연 접착제(10)에 의하여 반도체 칩(10)이 부착되어 있다. 상기 반도체 칩(10)의 상면에 형성되어 있는 칩 패드(10a)는 금속 와이어(12)를 통하여 상기 제1 회로 기판(10)상의 금속 배선층(도시 생략)에 전기적으로 연결되어 있다. 상기 반도체 칩(10) 및 본딩 와이어(12)는 EMC(epoxy molding compound)와 같은 봉지 재료로 구성되는 몰딩부(14)에 의하여 외부 충격으로부터 보호된다. 상기 제1 회로 기판(2)의 저면에는 솔더볼로 이루어지는 금속 범프(18)가 부착되어 있다. 상기 금속 범프(18)는 비아 콘택(via contact)(16)을 통하여 상기 반도체 칩(10)과 전기적으로 연결되어 있으며, 상기 반도체 칩(10)을 외부 단자, 예를 들면 마더 보드상에 구비된 전원 공급 단자, 또는 적층 패키지 모듈을 구성하기 위한 다른 반도체 칩 패키지에 전기적으로 연결시키기 위하여 상기 금속 범프(18)는 상기 외부 단자의 제2 회로 기판(22)에 형성된 콘택 패드(24)와 접촉되어 있다. 따라서, 상기 금속 범프(18)를 통하여 상기 반도체 칩(10)이 외부 단자에 전기적으로 연결된다.
상기와 같이, 통상의 기술에 따른 BGA 패키지에서는 그 실장 면적을 줄이기 위하여 상기 반도체 칩(10)이 부착되는 기능부와 상기 금속 범프(18)가 형성되는 실장부가 한 영역 내에서 수직으로 배치된다. 상기와 같은 통상의 구조를 가지는 BGA 패키지는 패키지 몸체(body) 면적을 QFP 타입의 패키지에 비하여 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 등의 장점이 있다.
그러나, 상기한 바와 같은 통상의 BGA 패키지는 기능부와 실장부가 수직으로 배치되어 있으므로 그 두께가 증가되어 반도체 칩 패키지 적층 모듈에 적용하는 경우에는 박형화된 제품에 실장하기 곤란한 문제점이 있다. 이와 같은 패키지에서 높이 제한을 극복하기 위하여 지금까지는 금속 범프를 구성하는 솔더볼의 크기를 작게 형성할 수 밖에 없었다. 그 결과, 패키지의 내충격 특성이 열화되는 문제점이 있었다.
한편, 대부분의 반도체 집적 회로 칩은 반도체 기판이 실리콘으로 구성되어 있다. 실리콘 칩과 금속 범프는 서로 다른 열팽창 계수를 가지고 있다. 이와 같은 실리콘 칩과 금속 범프와의 선형 열팽창 계수의 차이로 인하여 온도가 변화될 때 반도체 칩 패키지에서는 열적 스트레스가 나타난다. 그 결과, 반도체 칩이 동작하는 동안 온도가 상승함에 따라 반도체 칩과 금속 범프 사이에서는 열적 스트레스가 나타난다.
특히, 도 1에 도시한 바와 같이, 반도체 칩이 부착되는 기능부와 금속 범프가 형성되는 실장부가 한 영역 내에서 수직으로 배치된 통상의 패키지 구조에서는 반도체 칩과 금속 범프 사이에서 발생되는 열적 스트레스가 완화될 수 없어 반도체 집적 회로 칩의 변형, 또는 범프와 전극 사이의 결합 상태의 열화가 초래된다.
본 발명의 목적은 상기한 바와 같은 종래 기술에서의 문제점을 극복하고자 하는 것으로, 반도체 칩과 금속 범프와의 사이에 발생될 수 있는 열적 스트레스를 완화시킬 수 있고 패키지의 내충격 특성을 강화할 수 있으며, 높이 제한이 따르는 전자 기기에 적용하기 적합한 극히 박형화된 구조를 가지는 반도체 칩 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상기와 같은 특성을 제공할 수 있는 복수의 반도체칩 패키지로 구성되는 반도체 칩 패키지 적층 모듈을 제공하는 것이다.
도 1은 종래 기술에 따른 BGA 패키지의 구조를 도시한 종단면도이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 칩 패키지의 평면도이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 칩 패키지가 외부 단자의 회로 기판 위에 적층되어 있는 상태를 보여주는 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 칩 패키지의 요부 구성을 도시한 종단면도이다.
도 5는 본 발명의 제3 실시예에 따른 반도체 칩 패키지의 요부 구성을 도시한 종단면도이다.
도 6은 본 발명의 제4 실시예에 따른 반도체 칩 패키지의 요부 구성을 도시한 종단면도이다.
도 7은 본 발명의 제5 실시예에 따른 반도체 칩 패키지의 요부 구성을 도시한 종단면도이다.
도 8은 본 발명의 바람직한 실시예에 따른 반도체 칩 패키지 적층 모듈을 도시한 종단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300, 400, 500: 반도체 칩 패키지, 102: 제1 회로 기판, 102A: 제1 영역, 102B: 제2 영역, 104: 제1 표면, 106: 제2 표면, 110: 반도체 칩, 112: 절연 접착제, 114: 본딩 와이어, 116: 몰딩부, 118: 금속 범프, 120: 금속 배선층, 130: 금속 범프, 140: 제2 회로 기판, 144: 실장면, 152: 제1 수동 소자, 154: 제2 수동 소자, 162: 범프, 164: 봉합 수지층, 160: 절연층, 170: 유연성 기판, 600: 반도체 칩 패키기 적층 모듈, 600A: 기능부 영역, 600B: 실장부 영역.
상기 목적을 달성하기 위하여, 반도체 칩 패키지는 동일 평면상에서 길이 방향에 따라 구획되어 있는 제1 영역 및 제2 영역을 가지고, 상기 제1 영역 및 제2 영역에 걸쳐 연장되어 있는 제1 표면 및 그 반대측의 제2 표면을 가지는 제1 회로 기판을 구비한다. 상기 제1 회로 기판의 제1 표면상의 제1 영역 위에는 반도체 칩이 실장되어 있다. 상기 제1 회로 기판의 제1 표면상의 제2 영역 위에는 상기 반도체 칩을 외부 단자에 전기적으로 연결시키기 위하여 실장 부재가 형성되어 있다.
상기 제1 회로 기판은 예를 들면 단면 PCB(printed circuit board), 양면 PCB, 다층 PCB, 또는 유연성 기판(flexible PCB)으로 이루어질 수 있다.
상기 반도체 칩과 실장 부재는 상기 제1 표면 위에 연장되어 있는 금속 배선층을 통하여 상호 전기적으로 연결되어 있다.
바람직하게는, 상기 실장 부재는 금속 범프로 구성된다.
상기 반도체 칩은 본딩 와이어(bonding wire)를 통하여 상기 제1 회로 기판에 전기적으로 접속될 수 있다. 또는, 상기 제1 회로 기판의 제1 영역 위에 플립칩(flip chip) 방식으로 실장될 수 있다.
본 발명에 따른 반도체 칩 패키지는 상기 반도체 칩을 사이에 두고 상기 제1 회로 기판의 제1 표면과 대면하는 실장면을 구비하고 상기 실장면 위에 형성된 콘택 패드를 통하여 상기 실장 부재와 전기적으로 연결 가능한 제2 회로 기판을 더 포함할 수 있다. 또한, 상기 제2 회로 기판의 실장면중 상기 제1 회로 기판의 제1 영역과 대면하는 위치에 실장되어 있는 복수의 제1 수동 소자(passive component)를 더 포함할 수 있다. 상기 복수의 제1 수동 소자는 절연층을 사이에 두고 상기 반도체 칩과 상호 대향하고 있다. 상기 절연층은 예를 들면, 상기 반도체 칩을 봉지하기 위한 EMC(epoxy molding compound)로 구성될 수 있다. 다른 구성에서는, 상기 절연층은 상기 반도체 칩과 상기 제1 수동 소자간의 단락을 방지하기 위하여 상기 반도체 칩과 직접 접해 있는 폴리이미드 테이프로 구성될 수 있다.
또한, 본 발명에 따른 반도체 칩 패키지는 상기 제1 회로 기판의 제1 영역에서 상기 제2 표면 위에 실장되어 있는 복수의 제2 수동 소자를 더 포함할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 칩 패키지 적층 모듈은 복수의 반도체 칩 패키지가 차례로 적층되어 구성된다. 상기 반도체 칩 패키지는 각각 제1 회로 기판상에서 반도체 칩이 실장되어 있는 기능부와, 상기 반도체 칩을 외부 단자에 전기적으로 접속시키기 위한 실장 부재가 형성되어 있는 실장부를 포함하고, 상기 기능부 및 실장부가 동일 평면상에서 수평 방향으로 상호 이격되어 있고, 상기 반도체 칩 및 실장 부재가 상기 제1 회로 기판상의 동일 평면상에 형성되어 있다. 또한, 상기 복수의 반도체 칩 패키지는 각각의 기능부 및 실장부가 각각 수직 방향으로 일렬로 정렬되도록 적층되어 있다.
본 발명에 의하면, 반도체 칩 패키지의 전체 높이가 줄어들어 초박형 패키지를 형성할 수 있으며, 패키지 내에서 서로 다른 열팽창 계수를 가지는 구성 요소들이 각각 서로 다른 영역에 형성되어 있으므로 열적 스트레스가 완화되어 실장 신뢰도를 높일 수 있다. 또한, 실장부에 위치되는 금속 범프를 구성하는 솔더볼의 크기를 종래 기술에 비하여 비교적 크게 형성할 수 있으므로 실장 후 패키지의 내충격 특성을 강화할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 반도체 칩 패키지(100)의 평면도이다.
도 2를 참조하면, 본 발명에 따른 반도체 칩 패키지(100)는 반도체 칩(110)이 실장되어 있는 기능부와 상기 반도체 칩(110)을 외부 단자에 전기적으로 접속시키기 위한 실장 부재, 즉 솔더볼로 구성된 금속 범프(130)가 형성되어 있는 실장부가 각각 제1 회로 기판(102)상의 동일 평면상에서 횡방향으로 배치되어 있다. 상기 반도체 칩(110)과 상기 금속 범프(130)는 금속 배선층(120)을 통하여 상호 전기적으로 연결되어 있다. 즉, 상기 반도체 칩(110)과 상기 금속 범프(130)는 상기 제1 회로 기판(102)상의 동일 표면 위에 형성되어 있으며, 상기 제1 회로 기판(102)은 그 길이 방향에 따라 기능부로 사용되는 제1 영역(102A)과 실장부로 사용되는 제2 영역(102B)이 구획되어 있다. 상기 반도체 칩(110)은 상기 제1 영역(102A) 위에 실장되어 있고, 상기 금속 범프(130)는 상기 제2 영역(102B) 위에 형성되어 있다.
도 3은 도 2에 도시한 제1 실시예에 따른 반도체 칩 패키지(100)가 외부 단자의 제2 회로 기판(140) 위에 적층되어 있는 상태를 보여주는 단면도로서, 도 2의 III - III’선 종단면도에 대응되는 도면이다.
도 3을 참조하면, 상기 반도체 칩 패키지(100)의 제1 회로 기판(102)은 그 연장 방향에 따라 상기 제1 영역(102A) 및 제2 영역(102B)으로 나누어져 있으며 상기 반도체 칩(110) 및 금속 범프(130)가 그 위에 형성되는 제1 표면(104)과, 그 반대측의 제2 표면(106)을 가진다.
상기 제1 회로 기판(102)은 예를 들면 단면 PCB(printed circuit board), 양면 PCB, 또는 다층 PCB로 이루어질 수 있다.
상기 제1 회로 기판(102)의 기능부인 제1 영역(102A)에서 절연 접착제(112)에 의하여 상기 제1 표면(104) 위에 접착되어 있는 상기 반도체 칩(110)은 본딩 와이어(114) 를 통하여 상기 제1 회로 기판(102)상의 금속 배선층(도시 생략)에 전기적으로 접속되어 있다. 상기 반도체 칩(110) 및 본딩 와이어(114)는 EMC와 같은 봉지 재료로 구성되는 몰딩부(116)에 의해 감싸여 있다.
상기 제2 회로 기판(140)은 상기 반도체 칩(110)을 사이에 두고 상기 제1 회로 기판(102)의 제1 표면(104)과 대면하는 실장면(144)을 구비한다.
상기 제1 회로 기판(102)의 실장부인 제2 영역(102B)에서 상기 제1 표면(104) 위에 형성되어 있는 상기 금속 범프(118)는 상기 실장면(144) 위에 형성되어 있는 콘택 패드(142)를 통하여 상기 제2 회로 기판(140)에 전기적으로 접속되어 있다. 상기 제2 회로 기판(140)의 실장면(144)은 상기 반도체 칩(110)이 위치하는 기능부인 제1 표면(102A)과 대면하는 영역과 상기 금속 범프(130)가 위치하는 실장부인 제2 표면(102B)과 대면하는 영역을 포함하게 된다.
도 4는 본 발명의 제2 실시예에 따른 반도체 칩 패키지(200)의 요부 구성을 도시한 종단면도이다. 도 4에 있어서, 제1 실시예에서와 동일한 구성 요소에 대하여는 도 3에서와 동일한 참조 부호로 표시하였다.
제2 실시예에 따른 반도체 칩 패키지(200)는 상기 제2 회로 기판(140)의 실장면(144)중 상기 제1 회로 기판(102)의 제1 영역(102A)과 대면하는 위치에 복수의 제1 수동 소자(passive component)(152)가 형성된 것을 제외하고, 제1 실시예에서와 동일한 구성을 가진다.
상기 반도체 칩 패키지(200)에서는 상기 반도체 칩(110)이 실장되어 있는 기능부가 시스템에 실장되어 있는 제1 수동 소자(152)들과 동일한 영역에서 수직으로 배치되어 있다. 보다 구체적으로 설명하면, 상기 제2 회로 기판(140)의 실장면(144)중 상기 제1 회로 기판(102)의 제1 표면(102A) 즉 기능부에 대면하는 영역에 복수의 제1 수동 소자(152)가 형성되어 있다. 상기 기능부를 구성하는 제1 표면(102A)상에서 상기 반도체 칩(110)과 상기 제1 수동 소자(152)와의 사이에는 상기 반도체 칩(110)을 봉지하기 위한 상기 몰딩부(116)가 개재되어 있다. 그리고, 상기 제2 회로 기판(140)의 실장면(144)중 상기 제1 회로 기판(102)의 제2 표면(102B) 즉 실장부에 대면하는 영역에서는 상기 콘택 패드(142)를 통하여 상기 금속 범프(118)가 접속된다.
상기 제1 수동 소자(152)는 개별형 수동 소자(discrete passive component)의 형태로 실장되어 있다. 예를 들면 상기 수동 소자는 커패시터, 인덕터, 또는 저항 등으로 구성될 수 있다.
도 5는 본 발명의 제3 실시예에 따른 반도체 칩 패키지(300)의 요부 구성을 도시한 종단면도이다. 도 5에 있어서, 제2 실시예에서와 동일한 구성 요소에 대하여는 도 4에서와 동일한 참조 부호로 표시하였다.
제3 실시예에 따른 반도체 칩 패키지(300)는 상기 반도체 칩(110)이 상기 제1 회로 기판(102)의 제1 영역(102A) 위에 플립칩(flip chip) 방식으로 실장되어 있는 것을 제외하고, 제2 실시예에서와 동일한 구성을 가진다. 즉, 상기 반도체 칩(110)은 범프(162)에 의하여 상기 제1 회로 기판(102)상의 전극(도시 생략)에 연결되어 있으며, 상기 제1 회로 기판(102)과 상기 반도체 칩(110)과의 사이의 갭(gap)에는 예를 들면 에폭시 수지와 같은 봉합 수지층(164)이 삽입되어 있다. 상기 봉합 수지층(164)에 의하여 상기 제1 회로 기판(102)과 상기 반도체 칩(110)이 상호 결합 상태를 유지하고 있다. 여기서, 상기 반도체 칩(110)은 플립칩 방식으로 실장되어 그 표면이 외부로 노출되어 있다. 따라서, 상기 반도체 칩(110)과 상기 제1 수동 소자(152)와의 단락을 방지하기 위하여, 상기 복수의 제1 수동 소자(152)와 상기 반도체 칩(110)과의 사이에는 절연층(160)이 개재되어 있다. 상기 절연층(160)은 상기 반도체 칩(110)과 직접 접해 있으며, 예를 들면 폴리이미드 테이프로 구성될 수 있다.
도 6은 본 발명의 제4 실시예에 따른 반도체 칩 패키지(400)의 요부 구성을 도시한 종단면도이다. 도 6에 있어서, 제2 실시예에서와 동일한 구성 요소에 대하여는 도 4에서와 동일한 참조 부호로 표시하였다.
제4 실시예에 따른 반도체 칩 패키지(400)는 상기 제1 회로 기판(102)이 유연성 기판(flexible PCB)(170), 예를 들면 폴리이미드 테이프로 구성된 것을 제외하고, 제2 실시예에서와 동일한 구성을 가진다. 상기 제1 회로 기판(102)이 유연성 기판(170)으로 구성됨으로써 복수의 반도체 칩 패키지(400)가 차례로 적층되어 반도체 칩 패키지 적층 모듈을 구성할 때 각각의 반도체 칩 패키지(400)가 단차에 따라 유연하게 적층됨으로써 고밀도의 집적회로 패키지 적층 모듈을 효과적으로 형성할 수 있다.
도 7은 본 발명의 제5 실시예에 따른 반도체 칩 패키지(500)의 요부 구성을 도시한 종단면도이다. 도 7에 있어서, 제2 실시예에서와 동일한 구성 요소에 대하여는 도 4에서와 동일한 참조 부호로 표시하였다.
제5 실시예에 따른 반도체 칩 패키지(500)는 상기 제1 회로 기판(102)의 제1 영역(102A)에서 상기 제2 표면(106) 위에 복수의 제2 수동 소자(154)가 실장되어 있는 것을 제외하고, 제2 실시예에서와 동일한 구성을 가진다.
상기 반도체 칩 패키지(500)에서는 상기 제1 회로 기판(102)의 기능부중 상기 반도체 칩(110)이 실장되어 있는 제1 표면(104)의 반대측 표면인 상기 제2 표면(106) 위에 상기 제2 수동 소자(154)가 형성됨으로써 상기 반도체 칩(110)이 상기 제1 회로 기판(102)의 기능부 영역에서 상기 제2 수동 소자(154)들과 수직으로 배치된다. 상기 제2 수동 소자(154)는 개별형 수동 소자의 형태로 실장되어 있으며, 예를 들면 커패시터, 인덕터, 또는 저항 등으로 구성될 수 있다.
도 8은 본 발명의 바람직한 실시예에 따른 반도체 칩 패키지 적층 모듈(600)을 도시한 종단면도이다. 도 8에 있어서, 제2 실시예 및 제4 실시예에서와 동일한 구성 요소에 대하여는 도 4 및 도 6에서와 동일한 참조 부호로 표시하였으며, 이에 대한 상세한 설명은 생략한다.
도 8을 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 칩 패키지 적층 모듈(600)은 복수의 반도체 칩 패키지(200, 400)가 차례로 적층되어 구성된다. 상기 복수의 반도체 칩 패키지(200, 400)는 각각 제1 회로 기판(102)상에서 반도체 칩(110)이 실장되어 있는 기능부(102A)와, 상기 반도체 칩(110)을 외부 단자에 전기적으로 접속시키기 위한 실장 부재 즉 금속 범프(130)가 형성되어 있는 실장부(102B)를 포함한다. 각각의 제1 회로 기판(102)의 기능부(102A)는 상기 반도체 칩 패키지 적층 모듈(600)의 기능부 영역(600A)에서 수직으로 일렬로 정렬되어 있고, 각각의 제1 회로 기판(102)의 실장부(102B)는 상기 반도체 칩 패키지 적층 모듈(600)의 실장부 영역(600B)에서 수직으로 일렬로 정렬되어 있다. 상기 반도체 칩 패키지 적층 모듈(600)의 기능부 영역(600A) 및 실장부 영역(600B)은 동일 평면상에서 수평 방향으로 상호 이격되어 횡 배치 되어있다.
여기서, 상기 반도체 칩 패키지 적층 모듈(600)을 구성하는 각각의 반도체 칩 패키지는 도 8에 도시한 바에 한정되지 않으며, 도 2 내지 도 7을 참조하여 설명한 바와 같은 반도체 칩 패키지(100, 200, 300, 400, 500)중에서 임의로 선택된 것, 또는 이들의 조합으로 구성된 복수개의 반도체 칩 패키지가 적층되어 구성될 수 있다.
본 발명에 따른 반도체 칩 패키지에서는 회로 기판에서 기능부 및 실장부가 동일 평면상에서 수평 방향으로 상호 이격되어 있고, 상기 반도체 칩 및 실장 부재가 상기 회로 기판상의 동일 평면상에 형성된다. 반도체 칩 패키지 적층 모듈에서는 반도체 칩 패키지 각각의 기능부 및 실장부가 각각 수직 방향으로 일렬로 정렬되어 있다. 따라서, 본 발명에 따른 반도체 칩 패키지는 전체 높이가 줄어들어 초박형 패키지를 형성하는 데 유리하며, 패키지 내에서 서로 다른 열팽창 계수를 가지는 구성 요소들이 각각 서로 다른 영역에 형성되어 있으므로 각 구성 요소들 사이에서 발생될 수 있는 열적 스트레스가 완화되어 실장 신뢰도를 높일 수 있다. 또한, 패키지의 높이 제한이 따르는 경우에도 실장부에 위치되는 금속 범프를 구성하는 솔더볼의 크기를 종래 기술에 비하여 비교적 크게 형성할 수 있으므로 실장 후 패키지의 내충격 특성을 강화할 수 있다. 따라서, 상기 반도체칩 패키지를 복수 개 적층하여 구성되는 본 발명에 따른 반도체 칩 패키지 적층 모듈은 높이 제한이 따르는 박형화된 전자 기기 제품에 유리하게 적용될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (20)

  1. 동일 평면상에서 길이 방향에 따라 구획되어 있는 제1 영역 및 제2 영역을 가지고, 상기 제1 영역 및 제2 영역에 걸쳐 연장되어 있는 제1 표면 및 그 반대측의 제2 표면을 가지는 제1 회로 기판과,
    상기 제1 표면상의 제1 영역 위에 실장되어 있는 반도체 칩과,
    상기 반도체 칩을 외부 단자에 전기적으로 연결시키기 위하여 상기 제1 표면상의 제2 영역 위에 형성되어 있는 실장 부재를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  2. 제1항에 있어서,
    상기 제1 회로 기판은 단면 PCB(printed circuit board), 양면 PCB, 다층 PCB, 또는 유연성 기판(flexible PCB)으로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  3. 제1항에 있어서,
    상기 반도체 칩과 실장 부재는 상기 제1 표면 위에 연장되어 있는 금속 배선층을 통하여 상호 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  4. 제1항에 있어서,
    상기 실장 부재는 금속 범프로 구성되는 것을 특징으로 하는 반도체 칩 패키지.
  5. 제1항에 있어서,
    상기 반도체 칩은 본딩 와이어(bonding wire)를 통하여 상기 제1 회로 기판에 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  6. 제1항에 있어서,
    상기 반도체 칩은 상기 제1 회로 기판의 제1 영역 위에 플립칩(flip chip) 방식으로 실장되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  7. 제1항에 있어서,
    상기 반도체 칩을 사이에 두고 상기 제1 회로 기판의 제1 표면과 대면하는 실장면을 구비하고 상기 실장면 위에 형성된 콘택 패드를 통하여 상기 실장 부재와 전기적으로 연결 가능한 제2 회로 기판을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  8. 제7항에 있어서,
    상기 제2 회로 기판의 실장면중 상기 제1 회로 기판의 제1 영역과 대면하는 위치에 실장되어 있는 복수의 제1 수동 소자(passive component)를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  9. 제8항에 있어서,
    상기 제1 수동 소자는 개별형 수동 소자(discrete passive component)의 형태로 실장되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  10. 제8항에 있어서,
    상기 복수의 제1 수동 소자는 절연층을 사이에 두고 상기 반도체 칩과 상호 대향하고 있는 것을 특징으로 하는 반도체 칩 패키지.
  11. 제10항에 있어서,
    상기 절연층은 상기 반도체 칩을 봉지하기 위한 EMC(epoxy molding compound)로 구성되는 것을 특징으로 하는 반도체 칩 패키지.
  12. 제10항에 있어서,
    상기 절연층은 상기 반도체 칩과 상기 제1 수동 소자간의 단락을 방지하기 위하여 상기 반도체 칩과 직접 접해 있는 폴리이미드 테이프로 구성되는 것을 특징으로 하는 반도체 칩 패키지.
  13. 제7항에 있어서,
    상기 제1 회로 기판의 제1 영역에서 상기 제2 표면 위에 실장되어 있는 복수의 제2 수동 소자를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  14. 제1 회로 기판상에서 반도체 칩이 실장되어 있는 기능부와, 상기 반도체 칩을 외부 단자에 전기적으로 접속시키기 위한 실장 부재가 형성되어 있는 실장부를 포함하고, 상기 기능부 및 실장부가 동일 평면상에서 수평 방향으로 상호 이격되어 있고, 상기 반도체 칩 및 실장 부재가 상기 제1 회로 기판상의 동일 평면상에 형성되어 있는 복수의 반도체 칩 패키지가 차례로 적층되어 구성되고,
    상기 복수의 반도체 칩 패키지는 각각의 기능부 및 실장부가 각각 수직 방향으로 일렬로 정렬되도록 적층되어 있는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈.
  15. 제14항에 있어서,
    상기 제1 회로 기판은 단면 PCB(printed circuit board), 양면 PCB, 다층 PCB, 또는 유연성 기판(flexible PCB)으로 이루어지는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈.
  16. 제14항에 있어서,
    상기 반도체 칩과 실장 부재는 금속 배선층을 통하여 상호 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈.
  17. 제14항에 있어서,
    상기 실장 부재는 금속 범프로 구성되는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈.
  18. 제14항에 있어서,
    상기 반도체 칩을 사이에 두고 상기 제1 회로 기판과 대면하는 실장면을 구비하고 상기 실장면 위에 형성된 콘택 패드를 통하여 상기 실장 부재와 전기적으로 연결 가능한 제2 회로 기판과,
    상기 제2 회로 기판상에서 상기 기능부와 상호 대향하고 있는 실장면 위에만 형성되어 있는 복수의 제1 수동 소자(passive component)를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈.
  19. 제18항에 있어서, 상기 복수의 제1 수동 소자는 절연층을 사이에 두고 상기 반도체 칩과 상호 대향하고 있는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈.
  20. 제14항에 있어서, 상기 제1 회로 기판의 기능부에서 상기 반도체 칩이 형성된 표면의 반대측 표면에 형성되어 있는 복수의 제2 수동 소자를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈.
KR20030053078A 2003-07-31 2003-07-31 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈 KR100546359B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20030053078A KR100546359B1 (ko) 2003-07-31 2003-07-31 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
US10/897,098 US20050023659A1 (en) 2003-07-31 2004-07-23 Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
JP2004220570A JP2005057271A (ja) 2003-07-31 2004-07-28 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030053078A KR100546359B1 (ko) 2003-07-31 2003-07-31 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈

Publications (2)

Publication Number Publication Date
KR20050014441A true KR20050014441A (ko) 2005-02-07
KR100546359B1 KR100546359B1 (ko) 2006-01-26

Family

ID=34101799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030053078A KR100546359B1 (ko) 2003-07-31 2003-07-31 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈

Country Status (3)

Country Link
US (1) US20050023659A1 (ko)
JP (1) JP2005057271A (ko)
KR (1) KR100546359B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114537A1 (en) * 2006-04-03 2007-10-11 International Display Solutions Co., Ltd. Flexible printed circuit board having flip chip bonding area with top layer bump and inner layer trace aligned therein

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518224B2 (en) 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
KR101620347B1 (ko) * 2009-10-14 2016-05-13 삼성전자주식회사 패시브 소자들이 실장된 반도체 패키지
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
CN109390249A (zh) * 2017-08-10 2019-02-26 上海微电子装备（集团）股份有限公司 半导体制造装置
US11342316B2 (en) * 2020-01-16 2022-05-24 Mediatek Inc. Semiconductor package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114537A1 (en) * 2006-04-03 2007-10-11 International Display Solutions Co., Ltd. Flexible printed circuit board having flip chip bonding area with top layer bump and inner layer trace aligned therein

Also Published As

Publication number Publication date
KR100546359B1 (ko) 2006-01-26
JP2005057271A (ja) 2005-03-03
US20050023659A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
US6476500B2 (en) Semiconductor device
JP5222509B2 (ja) 半導体装置
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
KR101070913B1 (ko) 반도체 칩 적층 패키지
US6396136B2 (en) Ball grid package with multiple power/ground planes
US7514776B2 (en) Semiconductor/printed circuit board assembly, and computer system
US20050104196A1 (en) Semiconductor package
US20080246135A1 (en) Stacked package module
US20060055018A1 (en) Semiconductor device
JP2910670B2 (ja) 半導体実装構造
KR20090123680A (ko) 적층 반도체 패키지
KR20070045894A (ko) 적층형 반도체모듈
JP2003133518A (ja) 半導体モジュール
US20100102430A1 (en) Semiconductor multi-chip package
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US7217597B2 (en) Die stacking scheme
KR101096330B1 (ko) 반도체 장치용 패키지
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
KR20090080701A (ko) 반도체 패키지 및 이를 이용한 적층 패키지
US20080224295A1 (en) Package structure and stacked package module using the same
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
KR20000056804A (ko) 적층형 볼 그리드 어레이 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100216061B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee