KR20050013046A - 질화물계 반도체 발광다이오드 및 그의 제조방법 - Google Patents

질화물계 반도체 발광다이오드 및 그의 제조방법

Info

Publication number
KR20050013046A
KR20050013046A KR1020030096674A KR20030096674A KR20050013046A KR 20050013046 A KR20050013046 A KR 20050013046A KR 1020030096674 A KR1020030096674 A KR 1020030096674A KR 20030096674 A KR20030096674 A KR 20030096674A KR 20050013046 A KR20050013046 A KR 20050013046A
Authority
KR
South Korea
Prior art keywords
light emitting
nitride
emitting diode
base substrate
semiconductor light
Prior art date
Application number
KR1020030096674A
Other languages
English (en)
Other versions
KR100576317B1 (ko
Inventor
김성진
최용석
김창연
한영헌
유순재
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR20030096674A priority Critical patent/KR100576317B1/ko
Priority to PCT/KR2004/003424 priority patent/WO2005062392A1/en
Publication of KR20050013046A publication Critical patent/KR20050013046A/ko
Application granted granted Critical
Publication of KR100576317B1 publication Critical patent/KR100576317B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위한 연마된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것으로서,
사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, 상기한 사파이어 기초기판은 모따기가 되어 있는 것을 특징으로 한다.

Description

질화물계 반도체 발광다이오드 및 그의 제조방법{GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching}
이 발명은 광소자 분야에 관한 것으로서, 좀더 세부적으로 말하자면 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것이다.
질화물계 반도체 발광다이오드는 정방향 전류가 일정 이상 흐를 경우 인가전류를 광으로 변환시키는 발광소자중의 하나로서, 질화물계 반도체 재료를 이용하여 p-i-n 접합구조를 갖도록 하여 만들어지며, 질화물계 반도체 재료인 GaN, GaAs, GaP, InP, InAs, InSb 등의 종류에 따라 그 발광파장이 결정된다.
표시장치용 발광소자로서 주로 사용되는 가시광 영역의 질화물계 반도체 발광다이오드는 사람이 인식할 수 있는 발광파장을 갖도록 하는 GaN, GaAs, GaP 등의 질화물계 반도체 재료를 주로 사용하는데, 특히 GaN 반도체 재료를 이용하여 청색 발광소자로서 주로 사용되고 있는 청색 질화물계 반도체 발광다이오드는 총천연색을 구현할 수 있다는 장점 때문에 표시장치에서의 응용범위가 확대되고 있고, 향후 조명 광원으로 응용을 고려해 볼 때 그 수요는 폭발적으로 늘어날 것으로 기대되고 있다.
일반적으로 화합물 반도체 발광다이오드는 GaAs, GaP, InP, InAs 계열의 도전성 기초기판위에 성장되기 때문에 p-n 접합구조를 갖는 수직 전극형 발광 다이오드를 만드는 것은 어려운 일이 아니다.
질화물계 반도체 발광다이오드의 경우는 에피택셜 성장시 결정 결함 발생을 줄이기 위하여 질화물계 반도체와 유사한 격자정수 및 결정 구조를 갖는 사파이어(Sapphire, Al2O3)를 기초기판으로 사용하고 있는데, 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
도 1은 종래의 질화물계 반도체 발광다이오드의 평면 구조도이고, 도 2는 종래의 질화물계 반도체 발광다이오드의 단면 구조도이다.
도 1 및 도 2에서 볼 수 있는 바와 같이, 종래의 질화물계 반도체 발광다이오드는 사파이어를 기초 기판(20)으로서 사용한다.
또한, 제1 전극(18) 및 제2 전극(19)이 한 평면위에 평행하게 존재하며 발광층에서 생성된 빛은 투과성 제2 오믹 전극(17)으로부터 외부로 방출하는 구조로 이루어진다. 이러한 발광소자는 투와이어 본딩 타입(two-wire-bonding-type)이라 불리우며, 한 전극이 다른 전극과 수직하게 존재하는 수직전극형 발광소자와는 구별된다. 그리고, 이러한 투와이어 본딩 타입의 발광다이오드 구조는 절연체인 사파이어 기초 기판(20)의 위에 성장된 질화물계 반도체 발광다이오드에서 주로 사용된다.
그러나, 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판이 절연체이기 때문에 제1 전극과 제2 전극을 모두 에피층의 성장면 위에 형성시킬 수밖에 없어서 와이어 본딩 패드면적을 확보해야하므로 소자의 크기를 줄이는데 한계가 있는 문제점이 있다.
또한 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판이 단단하기 때문에 소자를 분리하기 위한 랩핑된 기초기판의 두께를 75~100um정도로 얇게 할 수 밖에 없고, 다이아몬드펜이나 레이저(laser)를 이용하여 벽개라인을 형성해야 하는 문제점이 있다.
또한, 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판의 가공이어렵기 때문에 광추출이 용이한 형태로 가공하기가 힘든 문제점이 있다.
또한 종래의 질화물계 반도체 발광다이오드는, 소자분리를 위하여 다이아몬드 펜 또는 레이저 광원을 이용한 벽개라인(scribing line) 형성 및 벽개(braking)를 하고 있는데, 다이아몬드 펜의 사이즈와 레이저 빔의 크기 때문에 소자간 거리를 40~50um 확보해야만 하는 문제점과, 벽개시에 벽개면이 균일하지 못하여 외관불량을 유발시키는 문제점이 있다.
이에따라 종래의 질화물계 반도체 발광다이오드는 제조생산에 많은 시간과 비용이 소요되어 웨이퍼당 칩생산량의 향상에 장애가 되어 가격경쟁력 저하를 초래하는 문제점이 있다.
이 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법을 제공하는 데 있다.
도 1은 종래의 질화물계 반도체 발광다이오드의 평면 구조도이다.
도 2는 종래의 질화물계 반도체 발광다이오드의 단면 구조도이다.
도 3은 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.
도 4는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.
도 5는 본 발명의 제3 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.
도 6은 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드를 플립칩 형태로 실장한 경우의 단면도이다.
도 7은 ICP/RIE 건식 식각에 대한 사파이어 기초기판의 식각속도를 나타내는 그래프이다.
도 8은 황산과 인산을 혼합한 용액에 대한 사파이어 기초기판의 식각속도를 나타낸 그래프이다.
도 9는 황산과 인산이 혼합된 용액으로 사파이어 기초기판을 식각한 표면의모습을 나타낸 도면이다.
도 10은 황산과 인산이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다.
도 11은 패턴에 대한 식각 깊이를 나타낸 그래프이다.
도 12는 습식식각방법으로 소자를 분리하기 위한 사파이어 기초기판의 스크라이빙 라인 또는 벽개라인을 형성한 예를 보여 주는 것이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 버퍼층 12 : 접촉층
13 : 제1 클래드층 14 : 발광층
15 : 제2 클래드층 16 : 접촉층
17 : 제2 오믹전극 18 : 제1 전극
19 : 제2 전극 20 : 사파이어 기초기판
21 : 반사막 22 : 실버 페이스트
23 : 제1 리드 프레임 24 : 제2 리드 프레임
상기한 목적을 달성하기 위한 수단으로서 이 발명의 장치의 구성은, 사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, 상기한 사파이어 기초기판은 모따기가 되어 있는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 방법의 구성은, 사파이어 기초기판 위에 성장된 질화물계 반도체 위에 제1 전극 및 제 2전극을 형성하는 단계, 상기 사파이어 기초기판을 랩핑 및 연마하는 단계, 상기 제1 전극 표면과 상기 사파이어 기초기판의 표면에 보호막(hard mask)을 형성하는 단계, 상기 사파이어 기초기판 위의 보호막(hard mask)을 사진 식각하여 상기 사파이어 기초기판의 표면을 일부 노출시키는 단계, 상기 사파이어 기초기판의 표면이 노출된 부분을 식각하여 모따기 및 벽개라인을 형성하는 단계, 소자를 분리하는 단계를 포함하여 이루어진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징적인 점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고,본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
도 3은 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.
종래기술을 이용하여 제작하는 질화물계 발광 다이오드에서는 사파이어 기초기판을 가공하는 것이 어려워 사파이어 기초기판이 모따기가 되어 있지 않지만, 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드는 도 3에서 볼 수 있는 바와 같이 사파이어 기초기판(20)이 모따기가 되어 있는 삼각형 모양으로 되어 있으며 이러한 구조는 광의 임계각을 작게 하여 광 추출을 용이하게 한다.
도 4는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.
본 발명의 제2 실시예에 따른 질화물계 반도체 발광 다이오드의 구조는 제1 실시예의 구조와 비슷하지만, 도 4에서 볼 수 있는 바와 같이 특징적인 것은 사파이어 기초기판(20)의 모따기가 되어 있는 바막면위 전체에 반사막(21)이 증착되어 있다는 것이다. 이러한 반사막(21)은 사파이어 기초기판(20)쪽으로 향하는 광을 위로 향하도록 하여 광의 추출효율을 증가시킨다. 알루미늄(Al)으로 반사막(21)을 증착했을 경우 50%정도 광 추출효율이 증가한다.
또한, 이와 같이 사파이어 기초기판(20)의 전체를 반사막(21)이 덮게 되면, 광이 측면으로 새어나가지 않도록 하여 광 추출효율을 높일 수 있을 뿐만 아니라, 반사막(21)과 사파이어 기초기판(20)과의 밀착력이 약하여 금속막이 박리되는 현상을 피할 수 있다.
도 5는 본 발명의 제3 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.
본 발명의 제3 실시예에 따른 질화물계 발광 다이오드는, 도 5에서 볼 수 있는 바와 같이, 제1 리드 프레임(23), 제2 리드 프레임(24)에 칩(chip)이 접착되어 있고, 상기 칩을 제1 리드 프레임(23)에 부착하기 위하여 도전성 실버 페이스트(22)가 사용되고, 상기 칩의 제2 전극(19)을 제2 리드 프레임(24)에 연결하기 위하여 와이어(25)가 사용되는 구조로 이루어진다.
사파이어 기초기판(20)의 위에 증착한 반사막(21)은 도전성 실버 페이스트(22)와 접착하고 있지만 반사막(21)은 사파이어 기초기판(20)을 감싸는 형태를 하고 있다. 이러한 패키지 형태를 하고 있는 램프는 발광층(14)에서 생성된 광이 실버 페이스트(22)와 반응하지 않기 때문에 광에 의한 실버 페이스트(22)의 노화가 발생되지 않아 소자 신뢰성이 향상되며, 특히 자외선 영역의 발광 다이오드에서 효과적이다.
도 6은 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드를 플립칩(flip chip) 형태로 실장한 경우의 단면도이다. 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드는, 도 6에서 볼 수 있는 바와 같이, 광이 사파이어 기초기판(20)으로부터 외부로 방출되도록 하며 제1 전극(18) 및 제2 전극(19)은 리드프레임(23, 24)에 실장되어 있다.
또한, 습식 식각기술을 이용하여 사파이어 기초기판(20)에 돌기를 형성시켜줌으로써 광의 난반사를 유도하여 광 추출 효율을 증가시키는 구조를 갖는다. 이러한 구조는 470nm의 파장을 갖는 청색 계열의 질화물계 발광다이오드뿐만이 아니라, 사파이어 기초기판위에 성장된 Inx(GayAl1-y)N (0<x<1, 0<y<1)계열의 모든 질화물계 반도체 발광다이오드에 적용할 수 있다.
상기한 바와 같은 구조를 갖는 제1, 제2, 제3, 제4 실시예에 따른 질화물계 반도체 발광다이오드를 제조하는 방법은 다음과 같다.
먼저, 사파이어 기초기판(20)의 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(11), n형 제1 도전 접촉층(12), 제1 클래드층(13), 발광층(14), 제2 클래드층(15) 및 p형 제2 도전 접촉층(16)을 차례로 적층시킨 에피기판을 준비한다.
상기 제1 도전 접촉층(12), 발광층(14), 제2 도전 접촉층 (16)은 질화물계 반도체의 Inx(AlyGa1-y)N으로 이루어져 있다. 여기서 x, y의 조성비는 0<x<1와 0<y<1의 값을 가진다. 특히, 발광층(14)은 Inx(AlyGa1-y)N의 장벽층과 Inx(AlyGa1-y)N 우물층으로 이루어진 단일 양자 우물 구조 또는 다중양자 우물구조가 될 수 있으며 In, Ga, Al의 성분을 조절함으로써 InN(~1.8eV)의 밴드갭을 갖는 장 파장에서 부터 AlN(~6.2eV) 밴드 갭을 갖는 단 파장의 발광 다이오드를 자유롭게 제작 할 수 있다. 따라서 본 발명은 발광 파장의 460nm를 갖는 청색 질화물계 반도체 발광 다이오드에 국한 되지 않고 사파이어 기초 기판위에 제작된 모든 질화물계 반도체 발광 다이오드에 적용 할 수 있음을 이 분야의 통상의 지식을 가진 자는 이해 할 수있을 것으로 판단된다.
다음에, p형 제2 도전 접촉층(16)의 위에 오믹층 또는 투과성 제2 오믹 전극(17)을 형성하고, 상기한 제2 오믹 전극(17)의 위에 제2 전극(19)을 형성한다. 상기한 제2 오믹전극(17)과 제2 전극(19)은 전자빔(e-beam) 증착, 열 증착(thermal evaporation), 스퍼터링(sputtering) 등을 하나 이상 사용하여 형성한다.
상기 제2 오믹 전극(17)은 NiO, NiAu, Ti, Ni, Au, Pd, Rh, Pt, Al, Cr, Ta 군중 하나이상 포함하는 금속을 박막 형태로 증착하거나, 이들 군중 하나이상을 포함하는 합금을 증착한 금속으로 산소 또는 질소를 포함하는 분위기, 200C에서 700C에서 열처리하면 양호한 오믹특성을 얻을 수 있다. 여기서 제2전극은 투과성전극으로 형성 할 수도 있고 망형(mesh)으로 하는 구조를 형성 할 수도 있다. 여기서, 제1, 2전극(17, 18, 19)은 전자빔(E-Beam) 증착, 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 어느 하나 이상 사용하여 형성한다. 여기서 오믹접촉은 금속전극과 반도체 층과의 접촉저항을 낮춰준다.
상기 제2 전극(19)을 Ti/Ni/Au, Pd/Au중 어느 하나의 금속을 증착한 후에는 질소 또는 산소를 포함하는 분위기의 퍼니스(furnace)에서 300?? 내지 700?? 사이의 온도, 바람직하게는 500~600?? 정도의 온도로 열처리하여 제2 전극(19)과 투과성 오믹 접촉을 형성함으로써 반도체 층과의 접촉 저항을 낮춰준다.
이어서, 제1 도전 접촉층(12)을 노출시키기 위하여 제1 도전 접촉층(12)을 메사 식각(mesa etching)을 한 후, 그 위에 제1 전극(18)을 증착 형성한다. 상기한 제1 전극(18)을 증착한 후에는 질소 또는 산소 분위기의 퍼니스(furnace)에서300?? 내지 700?? 사이의 온도, 바람직하게는 500~600?? 정도의 온도로 열처리하여 반도체 층과의 접촉 저항을 낮추어준다.
상기 제1 전극(18)은 Ti, Al, Cr, Cr/Ni/Au, Ti/Al, Al, TiAl/Ti/Au, Ti/Ni/Au, Ta등 합금을 이용한 단일층 또는 다중층을 증착하여 산소 또는 질소를 포함하는 분위기, 200C에서 700C에서 열처리하면 양호한 오믹특성을 얻을 수 있다.
다음에, 사파이어 기초기판(20)을 ICP(Inductive coupled plasma)/RIE(Reactive Ion Etching) 건식식각, 기계적 연마(lapping)를 하여 깎아 내고, 랩핑된 면을 경면 연마하여 매끄럽게 만든다. 이 때, 사파이어 기초기판(20)의 두께는 가능한 얇게 하는 것이 좋으나, 너무 얇으면 사파이어 기초기판(20)이 휠 염려가 있고 공정상 취급하기가 어려우므로 약 40um~500um 정도로 하는 것이 바람직하다. 여기서 사파이어 기초기판(20)을 연마하는 단계에서 기계적 연마, 습식식각을 혼용하는 이유는 시간과 비용을 절감하기 위함이다. 즉 기계적 연마는 연마속도가 빠른 반면 사파이어 기초기판(20)의 경면화가 어렵고, 습식식각은 연마속도가 늦고 경면을 만들기 쉽다.
이후, 사파이어 기초기판(20)의 식각 특성을 활용하여 소자 분리를 위한 모따기 또는 벽개(cleave) 라인(26)을 동시에 실시할 수 있는데, 사파이어 기초기판(20)의 식각시에 반도체 표면 및 전극을 보호하면서 하드 마스크로 이용하기 위하여 액상유리(spin on glass), SiN, SiO 같은 보호막을 1um 정도 증착한다. 즉, 경면 연마 후, 에피박막 표면 및 사파이어 기초기판(20)의 표면에 PECVD로 액상유리, SiN, SiO 등과 같은 하드 마스크(hard mask)를 보호막으로서 증착하고 임시 기판을 부착한다. 이때 에피박막 표면위의 보호막 형성은 에피표면의 오염을 방지하기 위하여 사파이어 기판을 연마하기 전에 형성하는 것이 바람직하다.
이어서, 사파이어 기초기판(20) 표면에 형성되어 있는 하드 마스크를 RIE(Reactive Ion Etching) 또는 BOE(Buffer Oxide Echant)로 식각하여 모따기 또는 스크라이빙, 벽개라인이 형성될 부분에 사파이어 기초기판(20)의 일부분을 노출한다. 이때, 보호막의 식각은 RIE를 이용하거나 BOE 용액을 사용하여 진행한다.
사파이어 기초기판(20)의 노출된 부분을 식각하는 단계에서, CMP(Chemical Mechanical Polishing), ICP/RIE, RIE(Reactive Ion Etching) 등과 같은 건식식각 기술을 어느 하나 이상 혼용하여 사용할 수도 있고, 또는 습식식각 기술을 혼용할 수도 있다.
건식식각 방법을 사용하는 경우에는, 건식식각에는 ICP/RIE 또는 RIE를 이용하는데, 사파이어 기초기판(20)을 빠르게 식각하기 위해서 ICP와 RIE 출력을 가능한 한 높여 주는 것이 좋지만 질화물 반도체 에피층을 손상시킬 수 있기 때문에 주의가 필요하다.
습식식각 방법을 사용하는 경우에는, 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+ 4CH3COOH + HNO3+ H2O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액에 담가 사파이어 기초기판(20)을 식각할 수 있다.
사파이어 기초기판(20)을 상기한 바와 같이, ICP/RIE 또는 RIE를 이용하는건식식각 방법, 또는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 알루에치(4H3PO4+ 4CH3COOH + HNO3+ H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 이용하는 습식식각 방법으로 일정깊이까지 식각하여 모따기라인 또는 스크라이빙 라인(26)을 형성시킨다.
위의 식각과정에서 하드마스크로 사용한 유리(gass), SiN, SiO 등과 같은 보호막은 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+ 4CH3COOH + HNO3+ H2O) 같은 혼합용액에 거의 식각되지 않았을 뿐만 아니라, ICP/RIE 같은 건식식각에서도 높은 식각 내구성을 갖고 있어 그 활용 범위는 크다고 하겠다.
도 7은 ICP/RIE 건식 식각에 대한 사파이어 기초기판의 식각속도를 나타내는 그래프이다. 도 7에서 볼 수 있는 바와 같이, 사파이어 기초기판(20)의 식각 속도는 ICP 및 RIE 출력(직류 바이어스 전압)을 증가시킴에 따라 식각속도가 증가하며, 특정한 식각조건에서 식각속도는 0.5um/min 정도로 1um 스크라이빙 라인(27) 및 벽개라인(28)을 형성하는데 2분정도 소요된다.
도 8은 황산과 인산을 혼합한 용액에 대한 사파이어 기초기판의 식각속도를 나타낸 그래프이다. 도 8에서 볼 수 있는 바와 같이, 사파이어의 식각 속도는 특정 온도에서 1um/min 이상 되므로 생산 비용, 생산성, 공정 안정화, 공정 용이성 등을 고려해 볼 때, 본 발명이 제시한 방법은 종래의 방법보다 유리하다는 것을 알 수 있다.
도 9는 황산과 인산이 혼합된 용액으로 사파이어 기초기판을 식각한 표면을 나타낸 도면이다. 도 9에서 볼 수 있는 바와 같이, 식각된 표면은 깨끗하며 식각된 면은 일정한 각도로 경사져 있다. 사파이어 기초기판(20)은 20분 동안에 22.4um 식각되어 1.1um/min의 식각속도를 나타냈다. 이러한 식각 속도는 건식 식각속도와 견줄 수 있는 괄목할 만한 결과이고 칩 대량생산을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식식각은 장비의 생산성에 제약을 받지 않으므로 대량생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다.
도 10은 황산(H2SO4)과 인산(H3PO4)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다. 도 10에서 볼 수 있는 바와 같이, 사파이어 기초기판(20)의 식각된 깊이는 오픈된 패턴폭에 따라 다르며, 오픈된 선폭이 넓을수록 깊다는 것을 알 수 있다. 선폭이 57um의 패턴은 24um의 깊이까지 식각되어 어스팩프 비가 0.4인 반면 10um 선폭을 갖는 패턴은 단지 1.5um의 깊이 밖에 식각되지 않아 어스팩트 비는 0.1 밖에 되지 않는다. 다시 말하면, 습식식각에서 사이이어 기초기판(20)은 습식식각에서 방향성을 갖고 있으며 식각깊이는 패턴된 선폭에 의존하고 일정 깊이에서 식각이 정지된다. 특히 일정깊이에서 식각이 정지될 뿐만 아니라 더 이상 옆으로 식각이 진행되지 않는다. 대부분 사용되는 사파이어 기초기판(20)은 (0001)방향의 C-면이며 습식식각을 하면 도 9에서 보는 바와 같이 방향에 따라 식각면의 각도는 54도 또는 25도 정도의 경사면을 이룬다. 이러한 현상은 (0001)면과 식각된 R, M, A-면의 파셋(etched facet)면이 식각 속도가 다르기 때문이다.
위와 같은 결과로 미루어 볼 때 식각깊이는 오픈된 선폭에 의해 결정되며 오픈된 선폭을 조절하면 자유자제로 식각깊이를 조절할 수 있고, 오픈된 선폭을 좁히면 1um이하의 깊이로도 식각깊이를 조절할 수 있다는 것을 의미한다. 스크라빙 라인(26) 또는 벽개 라인(27)의 깊이는 1um 선폭 및 깊이면 충분하지만, 추출효율 증가를 위한 사파이어 기초기판(20)의 모따기 깊이는 바람직하게 5~100um일 수 있다.
이러한 습식식각 특성을 활용하면 일정 깊이에서 식각이 정지되어 모따기 및 스크라이빙 라인(26)이 형성되므로 추가 공정 없이 용이하게 소자를 제작할 수 있다는 장점이 있다. 특히, 사파이어 기초기판(20)의 방향에 따라 특정한 식각면을 형성하고 있고 방향에 따라 식각속도가 다르므로 특정한 사파이어 면위에 질화물 반도체를 성장하면 습식식각 기술로 사파이어 기초기판(20)의 위에 비아 홀(via hole)을 형성하여 제1전극(18)을 형성함으로써 수직 전극형 발광다이오드를 만들 수 있다. 또한 (0001)면의 사파이어 기초기판(20)을 습식식각하면 삼각형 모양(V-grooved shape) 선폭을 형성시킬 수 있으므로 양자세선 같은 새로운 질화물 반도체 구조의 소자를 만들 수 있을 것으로 기대되며, 다양한 패턴위에 질화물계 반도체 박막을 성장시킴으로써 격자결함이 적고 광추출효율이 개선된 양질의 반도체 박막을 성장시킬 수 있다.
상기한 사파이어 기초기판(20)의 습식 식각은 다음과 같은 방법으로 진행한다.
테스트 사파이어 기판을 이용한 식각 용액에 의한 사파이어 기초기판(20)의 식각 속도를 측정하여 식각하고자 하는 깊이의 120%에 해당하는 두께의 사파이어기판을 식각할 시간동안 식각용액에 담가두면 된다.
한편, 식각속도는 용액의 온도에 의존하므로 식각 용액의 온도는 60?? 이상, 바람직하게는 280~350??로 유지하는 것이 공정시간 단축을 위하여 바람직하다.
식각 용액의 온도를 60?? 이상으로 유지하기 위한 가열은 히터위에 용액을 올려놓거나, 히터를 직접 용액에 접촉하도록 하는 직접가열방식과 광 흡수를 이용한 간접가열 방식을 채택할 수 있다.
또한 식각용액의 온도를 용액의 끓는점보다 높은 온도로 높여 주기 위해서 압력을 대기압 이상으로 높여 줄 수 있다.
사파이어 기초기판(20)의 위에 스크라이빙 라인(26) 및 벽개라인(27)을 형성하기 위해서는 CMP, ICP/RIE, RIE 같은 건식식각 기술을 혼용할 수도 있다.
도 12는 습식식각방법으로 소자를 분리하기 위한 사파이어 기초기판의 모따기 라인 또는 스크라이빙 라인(26, 27)을 형성한 예를 보여 주는 것이다. 여기서 모따기 라인을 형성하는 경우에는 별도의 스크라이빙 라인(26, 27)을 형성할 필요가 없다. 도 12에서 볼 수 있는 바와 같이, 소자를 분리 또는 벽개할 장소에 습식식각 방법을 이용하여 스크라이빙 라인(27) 또는 벽개라인(26, 27)을 형성할 수 있다. 이 단계에서는 사파이어 기초기판(20)의 모따기와 스크라이빙 라인 또는 벽개라인(26, 27)이 동시에 이루어질 수 있다. 이 때 칩간 경계 부분에 식각 마스크로 사용되는 보호막의 개구폭을 아주 좁게 하면 습식식각시에 일정 깊이에서 자동으로 식각이 멈추게 되므로 사파이어 기초기판(20)의 두께와 모따기 깊이를 고려하여 식각이 이루어져야 한다. 이 단계에서 소자가 분리되지 않도록 하기 위해서다. 스크라이빙 라인 또는 벽개라인(26, 27)의 깊이는 1~3um 정도가 바람직하지만 사파이어 기초기판(20)의 모따기를 스크라이빙 라인 또는 벽개라인(26, 27)으로 이용할 때는 20um, 바람직하게는 0.1~100um 이상 깊어도 된다. 종래의 질화물계 반도체 발광소자 제작 방법에서는 소자를 분리하기 위한 칩 간격(26, 27)을 40~50um로 하여 스크라이빙하고 있는 것을, 본 발명에서는 칩 간격(26, 27)을 10um 이내로 축소시킬 수 있어서 하나의 웨이퍼에서 생산되는 칩의 수를 증가시킬 수 있다.
또한, 본 발명의 반도체 발광다이오드에서는 광 추출 효율을 증가시키기 위하여 사파이어 기초기판(20) 위에 반사막(21)을 형성할 수 있다. 상기한 반사막(21)은 모따기 라인 또는 스크라이빙 라인(26, 27)을 형성한 후, 하드 마스크로 사용한 SiN 또는 SiO를 BOE에 식각하여 광 반사성이 우수하고 오믹 접촉을 형성할 수 있는 도전 물질로 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하거나, 또는 Ti/Al, Ti/Al/Au, Rh/Au, Rh/Au/Pt/Au, Pd/Au, Ti/Al/Pt/Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착한 후 리프트 오프하여 형성한다. 이어서 소자를 벽개하여 소자를 분리하면 된다.
본 발명에서 제시한 방법은 건식 또는 습식식각 방법으로 소자를 분리할 장소에 삼각형 형태의 스크라이빙 라인을 형성시켜 줌으로써 용이하게 소자를 분리할 수 있을 뿐만 아니라, 사파이어 기초기판을 삼각형 모양으로 형성시켜 광 임계각을 낮추어 줌으로써 광 추출 효율을 증가시킬 수 있다.
또한, 본 발명에서는 습식식각 기술을 이용하여 사파이어 기초기판위에 소자분리를 위한 스크라이빙 라인을 형성한 후, 사파이어 기초기판위에 반사막을 증착하면 반사막이 박리되는 현상을 피할 수 있을 뿐만 아니라, 광 추출 효율을 증가 시킬 수 있고, 공정이 용이하고 공정비용이 저렴하여 대량생산이 가능하다.
또한, 본 발명에서는 소자분리를 위한 랩핑, 경면연마, 벽개라인 형성을 기계적 연마방법과 건식 또는 습식 식각 방법을 어느 하나이상 이용하기 때문에 생산성이 크게 향상되고, 특히 소자분리를 위한 종래의 스크라이빙 공정을 습식식각, 건식식각 기술을 어느 하나이상 이용한 방법으로 대체함으로써 포토 사진식각 기술과 식각기술만으로 소자분리가 가능하게 되어, 표준화된 공정이 가능하고 대량생산이 용이해진다.
이상의 실시예에서 살펴 본 바와 같이 이 발명은, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위한 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 효과를 갖는다.

Claims (34)

  1. 사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서,
    상기한 사파이어 기초기판은 모따기가 되어 있는 것을 특징으로 하는 질화물계 반도체 발광 다이오드.
  2. 제1항에 있어서, 상기 사파이어 기초기판은 박막이 형성되어 있지 않은 표면에 반사막을 더 포함하여 이루어지는 질화물계 반도체 발광 다이오드.
  3. 제 2항에 있어서, 상기 반사막은 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au, Rh, Pd 중의 어느 하나 또는 이들 금속의 합금으로 이루어진 질화물계 반도체 발광다이오드.
  4. 제1항 또는 제2항에 있어서, 상기 사파이어 기초기판은 광 추출이 용이하도록 모따기가 되어 칩의 구조가 삼각형 형태로 되어 있는 것을 특징으로 하는 질화물계 반도체 발광다이오드.
  5. 제1항 또는 제2항에 있어서, 상기 사파이어 기초기판은 요철의 형태를 갖는 것을 특징으로 하는 질화물계 반도체 발광 다이오드.
  6. 제1항 또는 제2항에 있어서, 상기 사파이어 기초기판의 두께는 40um에서 500um 사이인 것을 특징으로 하는 질화물계 반도체 발광 다이오드.
  7. 제1항 또는 제2항에 있어서, 상기 버퍼층, 제1 도전 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전 접촉층은 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)로 구성되는 질화물계 반도체 발광 다이오드.
  8. 제1항 또는 제2항에 있어서, 상기 제1 전극은 Ti/Ni/Au, Al중 어느 하나의 금속구조로 이루어지는 질화물계 반도체 발광 다이오드.
  9. 제1항 또는 제2항에 있어서, 상기 제2 전극은 Ti/Ni/Au, Pd중 어느 하나의 금속구조로 이루어지는 질화물계 반도체 발광 다이오드.
  10. 사파이어 기초기판 위에 성장된 질화물계 반도체 위에 제1 전극 및 제 2전극을 형성하는 단계,
    상기 사파이어 기초기판을 랩핑 및 경면연마하는 단계,
    상기 제1 전극 표면과 상기 사파이어 기초기판의 표면에 보호막(hard mask)을 형성하는 단계,
    상기 사파이어 기초기판 위의 보호막(hard mask)을 사진 식각하여 상기 사파이어 기판의 표면을 일부 노출시키는 단계,
    상기 사파이어 기초기판의 표면이 노출된 부분을 식각하여 모따기 및 벽개라인을 형성하는 단계,
    소자를 분리하는 단계를 포함하여 이루어지는 질화물계 반도체 발광 다이오드의 제조 방법.
  11. 제 10항에 있어서, 사파이어 기초기판의 모따기 또는 벽개라인을 형성한 후 반사막이 사파이어 기판을 감싸도록 하여 반사막이 박리되지 않도록 하는 단계를 더 포함하여 이루어지는 질화물계 반도체 발광 다이오드의 제조 방법.
  12. 제 10항 또는 제 11항에 있어서, 상기한 랩핑 및 경면연마 단계에서는 기계적 연마, 습식식각 방법, 건식식각 방법을 어느 하나이상 이용하여 사파이어 기판을 연마하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  13. 제 12항에 있어서, 상기한 습식식각 방법에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+ 4CH3COOH + HNO3+ H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  14. 제 13항에 있어서, 상기한 식각액은 60?? 이상의 온도로 가열된 상태에서 사용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  15. 제 14항에 있어서, 상기 가열은 히터를 이용한 직접가열 방식으로 이루어지는 질화물계 반도체 발광 다이오드의 제조 방법.
  16. 제 14항에 있어서, 상기 가열은 광흡수를 이용한 간접 가열 방식으로 이루어지는 질화물계 반도체 발광 다이오드의 제조 방법.
  17. 제 14항에 있어서, 상기 가열시에 높은 온도로 높여 주기 위해서 대기압 이상으로 압력을 높여 사용하는 질화물계 반도체 발광 다이오드의 제조 방법.
  18. 제 12항에 있어서, 상기한 건식식각 방법에서는 ICP/RIE 또는 RIE 중 어느 하나를 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  19. 제 10항 또는 제 11항에 있어서, 상기한 소자분리 단계에서는 습식식각 방법 또는 건식식각 방법을 어느 하나이상 이용하여 소자분리를 위한 벽개라인을 형성하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  20. 제 19항에 있어서, 상기한 습식식각 방법에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  21. 제 19항에 있어서, 상기한 건식식각 방법에서는 ICP/RIE, RIE 중 어느 하나를 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  22. 제 19항에 있어서, 상기 건식식각 방법에서는 BCL3, Cl2, HBr, Ar 중의 적어도 하나를 식각 가스로 사용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  23. 제 10항 또는 제 11항에 있어서, 상기한 모따기 및 벽개 라인이 삼각형(V-groove)이 되도록 식각하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  24. 제 10항 또는 제 11항에 있어서, 상기한 모따기 및 벽개 라인이 트랜치 형태가 되도록 식각하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  25. 제 10항 또는 제 11항에 있어서, 상기한 벽개라인 형성과 광 추출을 위한 모따기를 동시에 실시하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  26. 제 10항 또는 제 11항에 있어서, 상기한 모따기 및 벽개라인을 형성하는 단계에서는 습식, 건식 식각방법을 어느 하나 이상 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  27. 제 25항에 있어서, 상기한 습식식각 방법에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  28. 제 25항에 있어서, 상기한 건식식각 방법에서는 ICP/RIE, RIE 중 어느 하나를 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  29. 제25항에 있어서, 상기 건식식각 방법에서는 BCL3, Cl2, HBr, Ar 중의 적어도 하나를 식각 가스로 사용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  30. 제 10항 또는 제 11항에 있어서, 상기한 보호막은 에폭시, 글래스, SiN, SiO중 어느 하나 이상을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  31. 제 10항 또는 제 11항에 있어서, 상기한 랩핑 및 경면연마단계에서는 사파이어 기판의 두께를 40~400um 범위로 하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  32. 제 10항 또는 제 11항에 있어서, 상기 모따기 단계에서는 사파이어 기판의 모따기 깊이 두께를 0.1~100um 범위로 하는 것을 특징으로 하는 질화물계 반도체발광 다이오드의 제조 방법.
  33. 제 10항 또는 제 11항에 있어서, 상기 벽개라인 형성 단계에서는 사파이어 기초기판을 0.01~100um 범위로 식각하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.
  34. 제 10항 또는 제 11항에 있어서, 상기한 연마 단계에서는 상기한 사파이어 기판의 표면을 경면 연마하여 거칠기가 10um 이하가 되도록 하는 질화물계 반도체 발광 다이오드의 제조 방법.
KR20030096674A 2003-12-24 2003-12-24 질화물계 반도체 발광다이오드 및 그의 제조방법 KR100576317B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20030096674A KR100576317B1 (ko) 2003-12-24 2003-12-24 질화물계 반도체 발광다이오드 및 그의 제조방법
PCT/KR2004/003424 WO2005062392A1 (en) 2003-12-24 2004-12-23 Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030096674A KR100576317B1 (ko) 2003-12-24 2003-12-24 질화물계 반도체 발광다이오드 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050013046A true KR20050013046A (ko) 2005-02-02
KR100576317B1 KR100576317B1 (ko) 2006-05-03

Family

ID=34709268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030096674A KR100576317B1 (ko) 2003-12-24 2003-12-24 질화물계 반도체 발광다이오드 및 그의 제조방법

Country Status (2)

Country Link
KR (1) KR100576317B1 (ko)
WO (1) WO2005062392A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007015613A1 (en) * 2005-07-31 2007-02-08 Samsung Electronics Co., Ltd. Nitride light emitting device of using substrate decomposition prevention layer and manufacturing method of the same
KR100721143B1 (ko) * 2006-01-23 2007-05-23 삼성전기주식회사 질화갈륨계 발광다이오드
CN102779912A (zh) * 2012-07-09 2012-11-14 厦门飞德利照明科技有限公司 一种白光发光二极管的结构及其制造方法
US8440939B2 (en) 2007-09-27 2013-05-14 Tokyo Electron Limited Annealing device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915619B2 (en) 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
CN101820040A (zh) * 2010-05-11 2010-09-01 武汉迪源光电科技有限公司 一种发光二极管
CN102969427A (zh) * 2011-08-31 2013-03-13 华夏光股份有限公司 半导体发光装置及其制造方法
EP2771502A1 (en) * 2011-10-24 2014-09-03 The Regents of The University of California SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
KR102306671B1 (ko) 2015-06-16 2021-09-29 삼성전자주식회사 발광 소자 패키지
CN113851569B (zh) * 2021-09-28 2024-04-16 湘能华磊光电股份有限公司 一种倒装Mini-LED芯片及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164184A (ja) * 1984-09-06 1986-04-02 Toshiba Corp 半導体発光素子およびその製造方法
JPH08111563A (ja) * 1994-10-12 1996-04-30 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザーの作製方法及びチップ
JP3421523B2 (ja) * 1997-01-30 2003-06-30 三洋電機株式会社 ウエハーの分割方法
JP3449201B2 (ja) * 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3723347B2 (ja) * 1998-06-04 2005-12-07 ローム株式会社 半導体発光素子の製法
JP2000331940A (ja) * 1999-05-20 2000-11-30 Sony Corp サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2004289047A (ja) * 2003-03-25 2004-10-14 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007015613A1 (en) * 2005-07-31 2007-02-08 Samsung Electronics Co., Ltd. Nitride light emitting device of using substrate decomposition prevention layer and manufacturing method of the same
US8115221B2 (en) 2005-07-31 2012-02-14 Samsung Electronics Co., Ltd. Single crystal nitride semiconductor material on conductive substrate using substrate decomposition prevention layer for nitride light emitting device
US8404505B2 (en) 2005-07-31 2013-03-26 Samsung Display Co., Ltd. Nitride light emitting device of using substrate decomposition prevention layer and manufacturing method of the same
KR100721143B1 (ko) * 2006-01-23 2007-05-23 삼성전기주식회사 질화갈륨계 발광다이오드
US8440939B2 (en) 2007-09-27 2013-05-14 Tokyo Electron Limited Annealing device
CN102779912A (zh) * 2012-07-09 2012-11-14 厦门飞德利照明科技有限公司 一种白光发光二极管的结构及其制造方法

Also Published As

Publication number Publication date
KR100576317B1 (ko) 2006-05-03
WO2005062392A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
JP4493127B2 (ja) 窒化物半導体チップの製造方法
US20050104081A1 (en) Semiconductor light emitting diode and method for manufacturing the same
US20120064642A1 (en) Method to remove sapphire substrate
US7625778B2 (en) Method of manufacturing a substrate-free flip chip light emitting diode
JP2017038076A (ja) 発光デバイス
JP2009218569A (ja) Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
WO2012160604A1 (ja) 発光素子チップ及びその製造方法
KR20080015794A (ko) ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법
JP2001176823A (ja) 窒化物半導体チップの製造方法
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
JP2009117744A (ja) ＺｎＯ系半導体素子の製造方法
KR100576317B1 (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
KR100613273B1 (ko) 발광 다이오드 및 그 제조 방법
US8618562B2 (en) Light emitting device and method for manufacturing same
KR20050104151A (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
KR100530986B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
KR100629929B1 (ko) 수직 전극 구조를 가지는 발광 다이오드
KR100704872B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR100629210B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
JP3489395B2 (ja) 半導体発光素子
KR100663321B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR100663324B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR100557855B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100638351B1 (ko) 반도체 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee