KR20050011148A - 스마트카드의 해킹검지회로 - Google Patents

스마트카드의 해킹검지회로 Download PDF

Info

Publication number
KR20050011148A
KR20050011148A KR1020030050122A KR20030050122A KR20050011148A KR 20050011148 A KR20050011148 A KR 20050011148A KR 1020030050122 A KR1020030050122 A KR 1020030050122A KR 20030050122 A KR20030050122 A KR 20030050122A KR 20050011148 A KR20050011148 A KR 20050011148A
Authority
KR
South Korea
Prior art keywords
count
circuit
output
flip
area
Prior art date
Application number
KR1020030050122A
Other languages
English (en)
Other versions
KR100528477B1 (ko
Inventor
김정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0050122A priority Critical patent/KR100528477B1/ko
Priority to DE102004036889A priority patent/DE102004036889B4/de
Priority to FR0408077A priority patent/FR2858085B1/fr
Priority to US10/896,403 priority patent/US20050044403A1/en
Publication of KR20050011148A publication Critical patent/KR20050011148A/ko
Application granted granted Critical
Publication of KR100528477B1 publication Critical patent/KR100528477B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Storage Device Security (AREA)
  • Manipulation Of Pulses (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 스마트카드의 해킹검지회로에 관한 것이다.
본 발명은 클럭을 생성하는 클럭공급회로와; 클럭을 입력으로 하여 카운트되는 차폐영역카운터부 및 정상영역카운터부; 및 상기 차폐영역 카운터부와 정상영역카운터부의 카운트값을 비교하고 해킹검지신호를 생성하는 비교부로 구성된다.
본 발명에 의하면, 스마트카드의 해킹검지회로를 카운터를 이용하여 복잡한 구조를 갖도록 구현함으로써 능동차폐영역을 제거하고 칩카드를 해킹하는 것을 철저히 방지할 수 있다.

Description

스마트카드의 해킹검지회로{Detection Circuit of Smart Card}
본 발명은 반도체장치에 관한 것으로, 더욱 상세하게는 칩카드에 관한 것이다.
반도체기술의 발달에 따라 반도체장치는 컴퓨터와 같은 전자장치 이외에 사용되는 것 이외에도 개인정보를 담고 있는 칩카드형태로 만들어져 개인이 휴대할 수 있을 뿐만 아니라 이를 이용해 언제든지 칩내에 있는 정보를 이용할 수 있는 있다.
칩카드의 대표적인 형태가 휴대폰 등에 이용되는 스마트카드이다. 스마트카드(smart card)는 마이크로프로세서와 메모리를 내장하고 있어서 카드 내에서 정보의 저장과 처리가 가능한 플라스틱 카드이다.
이러한 칩카드에는 개인의 사적인 많은 정보가 담기게 되므로, 이러한 칩카드에 저장된 정보가 타인에게 유출될 경우 유출되어서는 안될 신상정보가 외부에 노출될 수 있으므로, 타인이 칩카드 내의 정보를 해킹하는 것을 방지할 필요가 있다.
도 1a는 스마트카드의 구성을 보여주는 블럭도로서, 도 1에서 볼 수 있는 바와 같이 스마트카드는 중앙처리장치(CPU), 메모리들(EEPROM,ROM,RAM), 어드레스 및 데이터버스(Address and Data Bus), 직렬통신인터페이스부(SIO) 그리고 해킹검지회로를 포함하여 구성된다. 중앙처리장치(CPU)는 스마트카드의 전체적인 동작을 제어한다. 메모리들은 중앙처리장치에 필요한 데이터 또는 중앙처리장치에서 처리된 데이터를 저장하는데 사용된다. 해킹검지회로는 스마트카드 내에 저장되어 있는 정보를 보호하기 위한 것으로 해커 등에 의한 해킹이 발생할 경우 카드내의 로직회로를 리셋시킨다.
칩카드(Chip Card)의 해킹을 막기 위한 방법으로 사용되는 것들 중 하나가 능동차폐(Active Shield)를 이용하는 방법이다. 즉, 칩카드의 표면을 능동차폐시킨 후 칩카드를 해킹하기 위하여 칩카드의 차폐부분에 손상을 가하거나 차폐부분을 제거할 경우 이를 감지하고 칩카드의 로직회로를 리셋시켜 칩카드에 저장된 정보를 노출되지 않도록 하여 칩카드를 보호하는 방법이다.
도 1b는 종래의 칩카드의 능동차폐방법을 이용한 해킹검지회로를 보여주는 도면이다. 도 1b를 참조하면, 종래의 능동차폐를 이용한 칩카드의 해킹검지회로는 일단이 전원전압(Vcc)에 연결되고 타단이 능동차폐영역에 연결된 풀업(Pull-up)저항을 구비한다. 능동차폐영역은 접지에 연결된다. 따라서 능동차폐영역이 제거되거나 손상되기 전에는 능동차폐영역에 연결된 풀업저항의 일단은 접지에 연결되므로 여기에 연결된 검지신호는 "논리로우(Low)"상태에 있게 된다. 그러나 해킹에 의해 능동차폐영역이 제거되거나 손상되어 풀업저항의 일단이 능동차폐영역과 전기적으로 분리될 경우 여기에 연결된 검지신호는 "논리하이(High)"상태로 천이되어 해킹이 발생된 것을 검지하게 된다.
그러나 이와 같은 종래의 능동차폐를 이용한 해킹검지회로는 구조가 간단하여 해킹하고자하는 능동차폐영역을 모두 제거한 후에 신호검지지점을 접지에 연결하는 방법으로 손쉽게 능동차폐를 제거한 후에 칩카드를 해킹할 수 있다는 문제점이 있다.
특히 종래의 능동차폐를 이용한 해킹검지회로는 구조가 간단하여 리버스 엔지니어링이 용이하다는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 차폐영역의 손상을 검지하여 칩카드의 해킹을 방지할 수 있는 해킹검지회로를 제공하는데 있다.
도 1a는 스마트카드의 구성을 보여주는 블럭도,
도 1b는 종래의 칩카드의 능동차폐방법을 이용한 해킹검지회로를 보여주는 도면,
도 2는 본 발명의 제 1실시예에 따른 스마트카드의 해킹검지회로의 전체구성도,
도 3a는 도 2의 차폐영역카운터부의 회로구성도,
도 3b는 도 2의 정상영역카운터부의 회로구성도,
도 3c는 도 2의 비교부의 회로구성도,
도 4는 본 발명의 제 2실시예에 따른 스마트카드의 해킹검지회로의 전체구성도,
도 5a는 도 4의 차폐영역카운터부의 회로구성도,
도 5b는 도 4의 정상영역카운터부의 회로구성도,
도 5c는 도 4의 카운트제어부의 회로구성도이며,
도 5d는 도 4의 비교부의 회로구성도이다.
본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.
*도면의 주요부분에 대한 부호의 설명*
100 : 클럭발생회로 200, 210 : 차폐영역카운터부
300, 310 : 정상영역카운터부 400, 410 : 비교부
500 : 카운트제어부
상기의 목적을 달성하기 위한 본 발명의 구성은 능동차폐를 이용한 칩카드의 해킹검지회로에 있어서, 차폐영역과 상기 차폐영역을 회로의 일부로 이용하여 카운트를 하는 차폐영역카운터부(210)와; 차폐영역이 아닌 영역을 회로의 일부로 이용하여 상기 클럭발생회로의 출력클럭을 카운트하는 정상영역카운터부와; 상기 차폐영역카운터부와 상기 정상영역카운터부의 카운트값을 비교하고 상기 카운트값들의 동일여부를 판단하여 칩카드의 해킹여부를 판단하는 비교부를 구비하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 비교부의 출력값에 의해 해킹이 검지된 경우 칩카드를 리셋시키는 리셋부를 포함한다.
바람직한 실시예에 있어서, 상기 차폐영역카운터부 및 정상영역카운터부는 각각 어느 하나의 카운트로직의 출력이 다른 어느 하나의 카운트로직의 입력으로 되는 다수 개의 카운트로직들로 구성되며, 상기 차폐영역카운터부의 카운트로직들은 능동차폐영역을 통하여 서로 전기적으로 연결되고, 상기 정상영역카운터부의 카운트로직들은 능동차폐영역이 아닌 영역을 통하여 서로 전기적으로 연결된다.
바람직한 실시예에 있어서, 상기 카운트로직들은 상기 클럭발생회로의 출력클럭을 입력으로 하는 제 1플립플롭회로를 포함하는 n개의 플립플롭회로들로 구성되며, 상기 플립플롭회로들은 제 k플립플롭회로의 출력이 제 (k+1)플립플롭회로의 입력클럭이 되도록(여기서, k = 1 ~ n-1) 전기적으로 연결된다.
바람직한 실시예에 있어서, 상기 차폐영역은 상기 칩카드의 표면층의 메탈라인들에 의해 형성된다.
상기의 목적을 달성하기 위한여 본 발명은 능동차폐를 이용한 칩카드의 해킹검지회로에 있어서, 차폐영역과; 상기 차폐영역을 회로의 일부로 사용하고, 상기 차폐영역이 아닌 영역을 회로의 나머지 일부로 사용하여 카운트를 하는 차폐영역카운터부와; 상기 칩카드의 차폐영역이 아닌 영역을 회로의 일부로 이용하여 카운트를 하는 정상영역카운터부와; 상기 차폐영역카운터부와 상기 정상영역카운터부의 카운트값을 비교하고 상기 카운트값들의 동일여부를 판단하여 칩카드의 해킹여부를 판단하는 비교부를 구비하도록 구성할 수도 있다.
또한 능동차폐를 이용한 칩카드의 해킹검지회로에 있어서, 차폐영역과; 상기 차폐영역을 회로의 일부로 이용하여 카운트를 하는 차폐영역카운터부와; 상기 차폐영역카운터부의 출력 카운트값의 일부를 입력으로 하고, 출력을 상기 차폐영역카운터부의 입력으로 사용하는 카운트제어부와; 상기 차폐영역이 아닌 영역을 회로의 일부로 이용하여 카운트를 하는 정상영역카운터부와; 상기 차폐영역카운터부 및 상기 카운트제어부의 카운트값과 상기 정상영역카운터부의 카운트값을 비교하여 상기 카운트값들의 동일여부를 판단하는 비교부를 구비하도록 구성할 수도 있다.
바람직한 실시예에 있어서, 상기 차폐영역은 상기 칩카드의 표면층의 메탈라인들에 의해 형성되고 상기 비교부의 출력값에 의해 해킹이 검지된 경우 칩카드를 리셋시키는 리셋부를 포함한다.
바람직한 실시예에 있어서, 상기 차폐영역카운터부 및 정상영역카운터부는 각각 어느 하나의 카운트로직의 출력이 다른 어느 하나의 카운트로직의 입력으로 되는 다수 개의 카운트로직들로 구성되며, 상기 차폐영역카운터부의 카운트로직들은 능동차폐영역을 통하여 서로 전기적으로 연결되고, 상기 정상영역카운터부의 카운트로직들은 능동차폐영역이 아닌 영역을 통하여 서로 전기적으로 연결된다.
바람직한 실시예에 있어서, 상기 카운트로직들은 상기 클럭발생회로의 출력클럭을 입력으로 하는 제 1플립플롭회로를 포함하는 n개의 플립플롭회로들로 구성되며, 상기 플립플롭회로들은 제 k플립플롭회로의 출력이 제 (k+1)플립플롭회로의 입력클럭이 되도록(여기서, k = 1 ~ n-1) 전기적으로 연결된다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
(제 1실시예)
도 2는 본 발명의 제 1실시예에 따른 스마트카드의 해킹검지회로의 전체구성도이다.
도 3a는 도 2의 차폐영역카운터부의 회로구성도이고, 도 3b는 도 2의 정상영역카운터부의 회로구성도이며, 도 3c는 도 2의 비교부의 회로구성도이다.
도 2를 참조하면, 본 발명의 제 1실시예에 따른 해킹검지회로는 클럭을 생성하는 클럭공급회로(100)와; 클럭을 입력으로 하여 카운트되는 차폐영역카운터부(200) 및 정상영역카운터부(300); 및 상기 차폐영역 카운터부(200)와 정상영역카운터부(300)의 카운트값을 비교하고 해킹검지신호를 생성하는 비교부(400)로 구성된다.
여기서 정상영역(Normal Layer)이라 함은 차폐영역(Active shield layer)이 아닌 영역을 말한다.
도 3a를 참조하면, 차폐영역카운터부(200)는 다수 개의 플립플롭회로들(FF01 ~ FF05)을 구비한다. 상기 플립플롭회로들(FF01 ~ FF05)은 각 RN단자를 통해 리셋신호가 인가된다. 그리고 각 QN단자은 플로팅되어 있다.
상기 플립플롭회로(FF01)에는 클럭신호(Clock)가 입력으로 인가된다. 상기플립플롭회로(FF01)의 출력신호(Q)는 플립플롭회로(FF02)의 입력클럭이 된다. 다시 플립플롭회로(FF02)의 출력(Q)은 플립플롭회로(FF03)의 입력클럭이 되고, 플립플롭회로(FF03)의 출력(Q)은 플립플롭회로(FF04)의 입력클럭, 플립플롭회로(FF04)의 출력(Q)은 플립플롭회로(FF05)의 입력클럭이 된다.
플립플롭회로들(FF01~FF05)의 출력카운트값들(A1 ~ A5)은 상기 비교부(400)로 입력되어 상기 정상영역카운터부(300)의 출력카운트값들과 비교된다.
여기서, 상기 플립플롭회로(FF1)의 출력이 플립플롭회로(FF2)의 입력클럭으로 연결되는 연결라인은 능동차폐층의 차폐용메탈라인(S1)에 의해 형성된다. 나머지 플립플롭회로들간의 연결 역시 능동차폐층의 차폐용메탈라인들(S2 ~ S5)에 의해 연결된다.
상기와 같이, 플립플롭회로들은 서로 입력과 출력으로 연결되어 있기 때문에, 스마트카드의 칩을 해킹하기 위하여 상기 능동차폐층의 차폐용메탈라인을 제거할 경우에는 제거된 메탈라인에 의해 연결이 끊어진 플립플롭회로의 출력과 그 뒤에 연결되는 플립플롭회로들의 카운트가 중단된다.
도 3b를 참조하면, 정상영역카운터부(300) 역시 상기 차폐영역카운터부(200)와 같이 다수 개의 플립플롭회로들(FF06 ~ FF10)을 구비하며, 상기 플립플롭회로들(FF06 ~ FF10)은 리셋신호가 인가되는 RN단자를 갖는다. 그리고 QN단자들은 플로팅되어 있다.
플립플롭회로들(FF06~FF10)의 카운트 출력카운트값들(B1 ~ B5)은 상기 비교부(400)로 입력되어 상기 차폐영역카운터부의 출력카운트값들(A1 ~ A5)과 비교된다.
다만, 정상영역카운터부(300)는 상기 차폐영역카운터부(200)와 달리 플립플롭회로들간의 연결부분이 능동차폐층의 차폐용메탈라인에 의해 연결되지 않고, 차폐되지 않은 정상영역의 메탈라인들(NS1 ~ NS5)에 의해 연결된다.
비교부(400)는 상기 차폐영역카운터부(200)와 정상영역카운터부(300)의 출력을 입력으로 하여 상기 차폐영역카운터부(200)와 정상영역카운터부(300)의 카운터값들을 비교한다. 그리고 비교결과를 이용하여 능동차폐영역이 제거되는지 여부를 판단하여 해킹검지신호를 출력한다.
도 3c를 참조하면, 비교부(400)는 상기 차폐영역카운터부(200)의 카운트값들중 하나를 입력으로 하는 다수 개의 플립플롭회로들(FF110~FF150)과; 상기 정상영역카운터부(300)의 카운트값들중 하나를 입력으로 하는 다수 개의 플립플롭회로들(FF160~FF200)과; 상기 플립플롭회로(FF110)과 상기 플립플롭회로(FF160)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR1)와; 상기 플립플롭회로(FF120)과 상기 플립플롭회로(FF170)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR2)와; 상기 플립플롭회로(FF130)과 상기 플립플롭회로(FF180)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR3)와; 상기 플립플롭회로(FF140)과 상기 플립플롭회로(FF190)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR4)와; 상기 플립플롭회로(FF150)과 상기 플립플롭회로(FF200)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR5)와;상기 익스클루시브 오아게이트들(XOR1,XOR2)의 출력을 입력으로 하는 노아게이트(NOR1)와; 상기 익스클루시브 오아게이트들(XOR3,XOR4,XOR5)의 출력을 입력으로 하는 노아게이트(NOR2)와; 상기 노아게이트들(NOR1,NOR2)의 출력을 입력으로 하는 엔드게이트(AND1)와 상기 엔드게이트의 출력을 입력으로 하는 플립플롭회로(FF100)로 구성된다.
도 3c에서 볼 수 있는 바와 같이, 비교부(400)에서는 상기 차폐영역카운터부(200)의 출력카운트(A1)와 상기 정상영역카운터부(300)의 출력카운트(B1), 상기 차폐영역카운터부(200)의 출력카운트(A2)와 상기 정상영역카운터부(300)의 출력카운트(B2), 상기 차폐영역카운터부(200)의 출력카운트(A3)와 상기 정상영역카운터부(300)의 출력카운트(B3), 상기 차폐영역카운터부(200)의 출력카운트(A4)와 상기 정상영역카운터부(300)의 출력카운트(B4), 상기 차폐영역카운터부(200)의 출력카운트(A5)와 상기 정상영역카운터부(300)의 출력카운트(B5)가 각각 비교된다.
상기 비교부(400)는 상기와 같은 각각의 비교를 통하여 칩카드의 해킹여부를 판단한다. 칩카드가 해킹되기 전에는 상기 출력카운트들(A1과 B1, A2와 B2, A3와 B3, A4와 B4, A5와 B5)은 동일한 클럭을 입력으로 하여 카운트를 시작하기 때문에 같은 값을 갖는다.
칩카드의 해킹에 의해 칩카드의 능동차폐영역이 손상되어 상기 차폐영역카운터부(200)의 차폐용메탈라인들(S1~S5)중 어느 하나의 연결이 끊어질 경우, 연결이 끊어진 다음 단의 플립플롭회로들의 카운트는 중단된다.
상기 차폐영역카운터부(200)의 카운트가 중단된 플립플롭회로의 출력과 이에 대응하는 정상영역카운터부(300)의 플립플롭회로의 출력카운트를 비교하면 두 신호는 서로 다른 값을 갖기 때문에 해킹검지회로는 이를 검지하여 해킹여부를 판단한다. 즉 상기 비교부(400)의 비교결과 비교되는 출력카운트들이 동일한 값을 갖는 경우에는 차폐영역이 손상되지 않은 것으로 판단하여 해킹이 일어나지 않고 있다는 신호를 출력하고, 상기 비교부(400)의 비교결과 비교되는 출력카운트들이 동일하지 않은 값을 갖는 경우에는 차폐영역의 손상된 것으로 판단하여 해킹이 발생했다는 검지신호를 출력한다.
(제 2실시예)
도 4는 본 발명의 제 2실시예에 따른 스마트카드의 해킹검지회로의 전체구성도이다.
도 5a는 도 4의 차폐영역카운터부의 회로구성도이고, 도 5b는 도 4의 정상영역카운터부의 회로구성도이고, 도 5c는 도 4의 카운트제어부의 회로구성도이며, 도 5d는 도 4의 비교부의 회로구성도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 해킹검지회로는 클럭을 생성하는 클럭공급회로(100)와; 클럭을 입력으로 하여 카운트되는 차폐영역카운터부(210) 및 정상영역카운터부(310)와; 상기 차폐영역카운터부(210)의 출력 카운트값을 입력으로 하고 출력을 다시 상기 차폐영역카운터부(210)의 입력으로 사용하는 카운트제어부(500)와; 상기 차폐영역카운터부(210)와 정상영역카운터부(310)의 카운트값을비교하고 해킹검지신호를 생성하는 비교부(410)로 구성된다.
본 발명의 제 2실시예에 따른 칩카드의 해킹검지회로는 본 발명의 제 1실시예에 따른 칩카드의 해킹검지회로와 다음과 같은 차이점이 있다.
본 발명의 제 1실시예에 따른 칩카드의 해킹검지회로에서는 차폐영역카운터부(210)는 차폐영역만을 회로의 일부로 사용하여 카운트를 하고, 정상영역카운터부(310)는 차폐영역이 아닌 영역만을 회로의 일부로 사용하여 카운트를 한다. 그러나 본 발명의 제 2실시예에 따른 칩카드의 해킹검지회로에서는 상기 차폐영역카운터부(210)의 일부신호가 차폐영역이 아닌 정상영역에서 구현된 회로인 카운트제어부(500)의 입력신호로 된다. 즉, 해킹검지회로를 위한 카운터회로의 신호가 차폐영역과 차폐영역이 아닌 영역을 모두 통과한다는 것이다.
도 5a를 참조하면, 차폐영역카운터부(210)는 다수 개의 플립플롭회로들(FF11 ~ FF19)과, 외부신호들(E1,E2)을 입력으로 하는 오아게이트(OR2)와, 오아게이트(OR2)의 출력단(N10)과 상기 플립플롭회로들(FF11 ~ FF19)의 출력들을 입력으로 하는 오아게이트들(OR3~OR11)을 구비한다. 상기 플립플롭회로들(FF11 ~ FF19)은 각 RN단자를 통해 리셋신호(b1)가 인가된다. 그리고 각 QN단자는 플로팅되어 있다.
여기서 외부신호들(E1,E2)은 비정상적인 카운트값을 발생시키기 위한 것이다.
상기 플립플롭회로(FF11)에는 클럭신호(Clock)가 입력으로 인가된다. 상기 플립플롭회로(FF11)의 출력신호(Q)는 상기 오아게이트(OR3)의 입력이 된다. 상기오아게이트(OR3)의 출력은 상기 플립플롭회로(FF12)의 입력클럭이 된다.
본 발명의 제 2실시예에 따른 칩카드의 해킹검지회로는 제 1실시예에서와 같이 모든 플립플롭회로의 출력신호가 다음 단의 플립플롭회로의 입력신호로 인가되는 것은 아니다.
도 5a에서 볼 수 있는 바와 같이, 플립플롭회로(FF12)의 출력(Q)은 오아게이트(OR4)의 입력으로 된다. 상기 오아게이트(OR4)의 출력은 플립플롭회로(FF13)의 입력클럭으로 인가되지 않고 b12신호로 출력된다.
플립플롭회로(FF13)의 출력(Q) 또한 오아게이트(OR5)의 입력으로 되고, 오아게이트(OR5)의 출력은 플립플롭회로(FF14)의 입력클럭으로 인가되지 않고 b13신호로 출력된다.
플립플롭회로(FF14)의 출력(Q)은 오아게이트(OR6)의 입력으로 되고, 오아게이트(OR6)의 출력은 플립플롭회로(FF15)의 입력클럭으로 인가된다. 오아게이트(OR6)의 출력은 또한 상기 비교부(410)의 비교입력신호(b4)가 된다.
플립플롭회로(FF15)에는 상기와 같이 오아게이트(OR6)의 출력이 입력으로 인가된다. 상기 플립플롭회로(FF15)의 출력신호(Q)는 상기 오아게이트(OR7)의 입력이 된다. 상기 오아게이트(OR3)의 출력은 상기 플립플롭회로(FF16)의 입력클럭이 된다.
플립플롭회로(FF16)의 출력(Q)은 오아게이트(OR8)의 입력으로 되고, 오아게이트(OR8)의 출력은 플립플롭회로(FF17)의 입력클럭으로 인가된다. 오아게이트(OR8)의 출력은 또한 상기 비교부(410)의 비교입력신호(b6)가 된다.
플립플롭회로(FF17)에는 상기와 같이 오아게이트(OR8)의 출력이 입력으로 인가된다. 상기 플립플롭회로(FF17)의 출력신호(Q)는 오아게이트(OR9)의 입력이 된다. 상기 오아게이트(OR9)의 출력은 상기 플립플롭회로(FF18)의 입력클럭이 된다.
플립플롭회로(FF18)의 출력(Q)은 오아게이트(OR10)의 입력으로 되고, 오아게이트(OR10)의 출력은 플립플롭회로(FF19)의 입력클럭으로 인가된다. 오아게이트(OR10)의 출력은 또한 상기 비교부(410)의 비교입력신호(b8)가 된다.
플립플롭회로(FF19)의 출력(Q)은 오아게이트(OR11)의 입력으로 되고, 오아게이트(OR11)의 출력은 상기 비교부(410)의 비교입력신호(b9)가 된다.
여기서, 상기 플립플롭회로(FF11)의 출력이 상기 오아게이트(OR3)의 입력으로 연결되는 연결라인은 능동차폐층의 차폐용메탈라인(S10)에 의해 형성된다. 나머지 플립플롭회로들과 오아게이트들간의 연결 역시 능동차폐층의 차폐용메탈라인들(S20 ~ S90)에 의해 연결된다.
상기와 같이, 플립플롭회로들과 오아게이트들은 서로 입력과 출력으로 연결되어 있기 때문에, 스마트카드의 칩을 해킹하기 위하여 상기 능동차폐층의 차폐용메탈라인들(S10 ~ S90) 중 어느 하나를 제거할 경우에는 제거된 메탈라인에 의해 연결이 끊어진 플립플롭회로와 오아게이트의 후단에 연결된 플립플롭회로들의 카운트가 중단된다.
도 5b를 참조하면, 카운트제어부(500)는 외부입력신호(E4)와 상기 차폐영역카운터부(210)의 출력신호(b12)를 입력으로 하고 비교입력신호(b2)를 출력하는 앤드게이트(AND21)와, 외부입력신호(E4)와 상기 차폐영역카운터부(210)의출력신호(b13)를 입력으로 하고 비교입력신호(b3)를 출력하는 앤드게이트(AND22)와, 외부입력신호(E4)와 상기 차폐영역카운터부(210)의 출력신호(b9)를 입력으로 하고 비교입력신호(b9)를 출력하는 앤드게이트(AND23)와, 상기 앤드게이트(AND23)의 출력을 입력클럭으로 하는 플립플롭회로(FF24)와, 리셋회로(20)로 구성된다.
상기 리셋회로(20)는 상기 플립플롭회로(FF24)의 출력을 입력으로 하는 플립플롭회로(FF21)와, 상기 플립플롭회로(FF21)의 출력을 입력으로 하는 플립플롭회로(FF22)와, 상기 플립플롭회로(FF22)의 출력을 입력으로 하는 플립플롭회로(FF23)와, 상기 플립플롭회로(FF23)의 출력과 상기 플립플롭회로(FF24)의 출력을 입력으로 하는 노아게이트(NOR22)와, 노아게이트(NOR22)의 출력을 입력으로 하는 버퍼(BU21)와, 상기 버퍼(BU21)의 출력단에 연결되는 인버터(I22)와, 상기 인버터(I22)와 노아게이트(NOR22)의 출력을 입력으로 하는 앤드게이트(AND24)와, 리셋신호(E3)를 입력으로 하는 인버터(I21)와, 상기 인버터(I21)의 출력과 상기 앤드게이트(AND24)의 출력을 입력으로 하는 노아게이트(NOR21)와, 노아게이트(NOR21)의 출력을 입력으로 하는 인버터(I24)와, 인버터(I24)의 출력을 입력으로 하여 그 출력이 상기 플립플록회로들(FF21,FF22,FF23,FF24)의 리셋단(RN)에 연결되는 인버터(I23)로 구성된다.
도 5a 및 도 5b를 참조하면, 상기 차폐영역카운터부(210) 및 상기 카운트제어부(500)는 서로 입력과 출력을 교환한다. 즉, 상기 차폐영역카운터부(210)의 출력의 일부는 상기 카운트제어부(500)의 입력으로 되며, 상기 카운트제어부(500)의 출력은 상기 차폐영역카운터부(210)의 입력으로 된다.
상세히 설명하면, 상기 차폐영역카운터부(210)의 출력신호인 b9, b12, b13신호는 상기 카운트제어부(500)의 입력신호로 된다. 그리고 상기 카운트제어부(500)의 출력신호인 b2, b3신호가 각각 상기 차폐영역카운터부(210)의 카운트로직인 플립플롭회로들(FF13, FF14)의 입력클럭으로 인가되고, 출력신호 b1은 플립플롭회로들(FF11 ~ FF19)의 리셋신호로 인가된다.
이와 같이 차폐영역카운터부(210)와 카운트제어부(500)의 입력과 출력이 교환되도록 하는 것은 해킹을 보다 철저히 방지하기 위한 것이다. 차폐영역카운터의 입력클럭을 능동차폐영역(shilded area)이 아닌 정상영역(non-shield)을 통해서도 입력되도록 함으로써, 해킹검지회로를 제거하여 검지를 피하기 위해서는 차폐영역뿐만 아니라 차폐영역이 아닌 정상영역의 회로부분까지도 함께 제거해야만 하도록 하여 해킹을 보다 어렵게 한다.
비교부(410)는 상기 차폐영역카운터부(210), 카운트제어부(500) 그리고 정상영역카운터부(310)의 출력을 입력으로 하여 이들의 카운트값들을 비교한다. 그리고 비교결과를 이용하여 능동차폐영역이 제거되는지 여부를 판단하여 해킹검출신호를 출력한다.
도 5d를 참조하면, 비교부(410)는 상기 차폐영역카운터부(210)의 출력카운트값들(b3,b3,b6,b8,b9)중 하나를 입력으로 하는 다수 개의 플립플롭회로들(FF51~FF55)과; 상기 정상영역카운터부(310)의 카운트값들(c3,c4,c6,c8,c9)중 하나를 입력으로 하는 다수 개의 플립플롭회로들(FF56~FF60)과; 상기 플립플롭회로(FF51)과 상기플립플롭회로(FF56)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR51)와; 상기 플립플롭회로(FF52)과 상기 플립플롭회로(FF57)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR52)와; 상기 플립플롭회로(FF53)과 상기 플립플롭회로(FF58)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR53)와; 상기 플립플롭회로(FF54)과 상기 플립플롭회로(FF59)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR54)와; 상기 플립플롭회로(FF55)과 상기 플립플롭회로(FF60)의 출력을 입력으로 하는 익스클루시브 오아게이트(XOR55)와; 상기 익스클루시브 오아게이트들(XOR51,XOR52)의 출력을 입력으로 하는 노아게이트(NOR51)와; 상기 익스클루시브 오아게이트들(XOR3,XOR4,XOR5)의 출력을 입력으로 하는 노아게이트(NOR52)와; 상기 오아게이트들(OR1,OR2)의 출력을 입력으로 하는 엔드게이트(AND51)와 상기 엔드게이트의 출력을 입력으로 하는 플립플롭회로(FF61)로 구성된다.
상기와 같이 구성된 해킹검지회로는 다음과 같이 동작한다.
상기 차폐영역카운터부(210)와 상기 정상영역카운터부(310)는 상기 클럭공급회로(100)에서 발생되는 클럭을 입력으로 하여 카운트한다. 상기 클럭공급회로(100)로부터 클럭(Clock)을 받아 리셋신호(E3)가 디스에이블(Disable)되면서 동시에 카운트를 시작한다.
카운트값이 오버플로우(overflow)되면 카운트는 자동으로 클리어(clear)되어 다시 카운트가 시작된다.
차폐영역카운터부(210)에서는 오버플로우(overflow)가 발생하면 카운트제어부(500)에서 생성된 b1신호를 받아 일정 주기로 차폐영역카운터부(210)의 카운트값이 클리어(clear)되고 클럭(Clock)을 받아 다시 카운트된다.
정상영역카운터부(310)에서는 오버플로우(overflow)가 발생하면 정상영역카운터부(310)에서 생성된 R1신호를 받아 정상영역카운터부(310)의 카운트값이 클리어되고 클럭(Clock)신호를 받아 다시 카운트된다.
상기 차폐영역카운터부 및 정상영역카운터부의 출력카운트값들을 비교부(410)에서 비교된다. 해킹목적으로 능동차폐층(Active shield layer)를 제거하면 능동차폐영역으로 연결되어 카운트되는 차폐영역카운터부(210)와 정상적으로 카운트되는 정상영역카운터부(310)의 카운트값들은 서로 다른 값들을 갖게 되므로 비교부(410)는 정상적일때의 신호와 반대되는 신호를 검지신호로 출력한다.
상기 검지신호가 출력되면 칩카드의 중앙처리장치에서는 칩카드를 리셋시켜 칩카드 내의 정보를 보호한다.
차폐영역카운터부(210)에서 E1,E2신호는 능동차폐영역(Active Shield Layer)과 무관하게 비정상적인 카운트값을 만들기 위한 것이다. E1,E2신호들 중 어느 하나만 인가되더라도 비정상적인 카운트가 되어 해킹이 검지된 경우와 같은 검지신호가 발생된다. b1신호가 디엑티브(deactive)되면 카운트는 클럭(Clock)에 의해서 카운트를 진행한다.
카운트제어부(500)는 차폐영역카운트부의 카운터값이 오버플로우가 발생하면 클럭(Clock)을 이용하여 클리어(clear)해주는 b1신호를 생성하고, 이를 차폐영역카운터부(210)로 보내준다. E4신호는 카운트값이 디스에이블(disable)되는 조건을 생성하는 신호이다. 예컨대 해커가 해킹을 위해 칩에 빛을 공급할 경우 이를 감지하여 해킹신호를 생성하도록 하는 회로가 있다면, E4신호는 이러한 회로의 출력신호와 같이 카운트값에 의한 해킹검지회로를 디스에이블시키기 위한 신호이다.
E4신호는 칩카드가 정상적인 동작을 하지않을때 정상적인 때와 다른 신호값을 주어 차폐영역카운터부(210)를 정상영역카운터부(310)와 다르게 하여 칩카드를 해킹으로부터 보호한다.
정상영역카운터부(310)에서 E3신호가 디엑티브(deactive)되면 카운트를 시작하고 카운트가 오버플로우(overflow)되면 자동으로 카운트를 클리어하여 클럭(clock)에 의해서 다시 카운트를 시작한다.
정상영역카운터부(310)의 카운트와 차폐영역카운터부(210) 및 카운트제어부(500)의 카운트는 항상 E3가 디엑티브(deactive)되면 동시에 클리어되어 동시에 다시 카운트를 시작한다. 정상영역카운터부(310)는 c2, c3, c4, c6, c8, c9, c10신호를 비교부(410)로 보낸다. 비교부(410)는 정상영역카운터부(310), 차폐영역카운터부(210) 및 카운트제어부(500)의 출력카운트값들의 노이즈(noise)를 없애기 위하여 c10과 c2신호를 랫치클럭으로 사용한다.
비교부에서는 차폐영역카운터부(210)와 카운트제어부(500)의 b3,b4,b6,b8,b9 카운트값을 랫치하고 정상영역카운터부(310)의 c3,c4,c6,c8,c9카운트값을 랫치한 후 랫치된 카운트값들을 서로 비교한 후 검지신호를 출력한다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 능동차폐영역을 이용한 해킹검지회로를 카운터를 이용하여 복잡한 구조를 갖도록 구현함으로써 능동차폐영역을 제거하고 칩카드를 해킹하는 것을 방지할 수 있다.
또한 해킹검지회로를 능동차폐영역과 차폐되지 않은 영역을 모두 통과하도록 구현함으로써 칩카드의 해킹을 보다 철저히 방지할 수 있다.

Claims (12)

  1. 능동차폐를 이용한 칩카드의 해킹검지회로에 있어서,
    차폐영역과
    상기 차폐영역을 회로의 일부로 이용하여 카운트를 하는 차폐영역카운터부와;
    상기 차폐영역이 아닌 영역을 회로의 일부로 이용하여 상기 클럭발생회로의 출력클럭을 카운트하는 정상영역카운터부와;
    상기 차폐영역카운터부와 상기 정상영역카운터부의 카운트값을 비교하고 상기 카운트값들의 동일여부를 판단하여 칩카드의 해킹여부를 판단하는 비교부를 구비하는 것을 특징으로 하는 칩카드의 해킹검지회로.
  2. 제 1항에 있어서,
    상기 비교부의 출력값에 의해 해킹이 검지된 경우 칩카드를 리셋시키는 리셋부를 포함하는 것을 특징으로 하는 칩카드의 해킹검지회로.
  3. 제 1항에 있어서,
    상기 차폐영역카운터부 및 정상영역카운터부는 각각 어느 하나의 카운트로직의 출력이 다른 어느 하나의 카운트로직의 입력으로 되는 다수 개의 카운트로직들로 구성되며,
    상기 차폐영역카운터부의 카운트로직들은 상기 차폐영역을 통하여 서로 전기적으로 연결되고,
    상기 정상영역카운터부의 카운트로직들은 상기 차폐영역이 아닌 영역을 통하여 서로 전기적으로 연결되는 것을 특징으로 하는 칩카드의 해킹검지회로.
  4. 제 3항에 있어서,
    상기 카운트로직들은 클럭신호를 입력으로 하는 제 1플립플롭회로를 포함하는 n개의 플립플롭회로들로 구성되며, 상기 플립플롭회로들은 제 k플립플롭회로의 출력이 제 (k+1)플립플롭회로의 입력클럭이 되도록(여기서, k = 1 ~ n-1) 전기적으로 연결되는 것을 특징으로 하는 칩카드의 해킹검지회로.
  5. 제 1항 내지 제 4항중 어느 한 항에 있어서,
    상기 차폐영역은 상기 칩카드의 표면층의 메탈라인들에 의해 형성되는 것을 특징으로 하는 해킹검지회로.
  6. 능동차폐를 이용한 칩카드의 해킹검지회로에 있어서,
    차폐영역과;
    상기 차폐영역을 회로의 일부로 사용하고, 상기 차폐영역이 아닌 영역을 회로의 나머지 일부로 사용하여 카운트를 하는 차폐영역카운터부와;
    상기 칩카드의 차폐영역이 아닌 영역을 회로의 일부로 이용하여 카운트를 하는 정상영역카운터부와;
    상기 차폐영역카운터부와 상기 정상영역카운터부의 카운트값을 비교하고 상기 카운트값들의 동일여부를 판단하여 칩카드의 해킹여부를 판단하는 비교부를 구비하는 것을 특징으로 하는 칩카드의 해킹검지회로.
  7. 제 6항에 있어서,
    상기 차폐영역은 상기 칩카드의 표면층의 메탈라인들에 의해 형성되는 것을 특징으로 하는 해킹검지회로.
  8. 능동차폐를 이용한 칩카드의 해킹검지회로에 있어서,
    차폐영역과
    상기 차폐영역을 회로의 일부로 이용하여 카운트를 하는 차폐영역카운터부와;
    상기 차폐영역카운터부의 출력 카운트값의 일부를 입력으로 하고, 출력을 상기 차폐영역카운터부의 입력으로 사용하는 카운트제어부와;
    상기 차폐영역이 아닌 영역을 회로의 일부로 이용하여 카운트를 하는 정상영역카운터부와;
    상기 차폐영역카운터부 및 상기 카운트제어부의 카운트값과 상기 정상영역카운터부의 카운트값을 비교하여 상기 카운트값들의 동일여부를 판단하는 비교부를 구비하는 것을 특징으로 하는 칩카드의 해킹검지회로.
  9. 제 8항에 있어서,
    상기 차폐영역은 상기 칩카드의 표면층의 메탈라인들에 의해 형성되는 것을 특징으로 하는 해킹검지회로.
  10. 제 6항 내지 제 9항중 어느 한 항에 있어서,
    상기 비교부의 출력값에 의해 해킹이 검지된 경우 칩카드를 리셋시키는 리셋부를 포함하는 것을 특징으로 하는 칩카드의 해킹검지회로.
  11. 제 6항 내지 제 9항중 어느 한 항에 있어서,
    상기 차폐영역카운터부 및 정상영역카운터부는 각각 어느 하나의 카운트로직의 출력이 다른 어느 하나의 카운트로직의 입력으로 되는 다수 개의 카운트로직들로 구성되며,
    상기 차폐영역카운터부의 카운트로직들은 능동차폐영역을 통하여 서로 전기적으로 연결되고,
    상기 정상영역카운터부의 카운트로직들은 능동차폐영역이 아닌 영역을 통하여 서로 전기적으로 연결되는 것을 특징으로 하는 칩카드의 해킹검지회로.
  12. 제 11항에 있어서,
    상기 카운트로직들은 상기 클럭발생회로의 출력클럭을 입력으로 하는 제 1플립플롭회로를 포함하는 n개의 플립플롭회로들로 구성되며, 상기 플립플롭회로들은 제 k플립플롭회로의 출력이 제 (k+1)플립플롭회로의 입력클럭이 되도록(여기서, k = 1 ~ n-1) 전기적으로 연결되는 것을 특징으로 하는 칩카드의 해킹검지회로.
KR10-2003-0050122A 2003-07-22 2003-07-22 스마트카드의 해킹검지회로 KR100528477B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0050122A KR100528477B1 (ko) 2003-07-22 2003-07-22 스마트카드의 해킹검지회로
DE102004036889A DE102004036889B4 (de) 2003-07-22 2004-07-21 Detektorschaltung und Zugriffdetektionsverfahren für eine Chipkarte
FR0408077A FR2858085B1 (fr) 2003-07-22 2004-07-21 Circuit de detection pour carte a puce et procede de detection de falsification de carte a puce
US10/896,403 US20050044403A1 (en) 2003-07-22 2004-07-22 Detection circuit for a smart card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050122A KR100528477B1 (ko) 2003-07-22 2003-07-22 스마트카드의 해킹검지회로

Publications (2)

Publication Number Publication Date
KR20050011148A true KR20050011148A (ko) 2005-01-29
KR100528477B1 KR100528477B1 (ko) 2005-11-15

Family

ID=33563019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0050122A KR100528477B1 (ko) 2003-07-22 2003-07-22 스마트카드의 해킹검지회로

Country Status (4)

Country Link
US (1) US20050044403A1 (ko)
KR (1) KR100528477B1 (ko)
DE (1) DE102004036889B4 (ko)
FR (1) FR2858085B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303641B1 (ko) * 2007-03-09 2013-09-11 엘지전자 주식회사 디지털 방송 수신기에서의 해킹 차단 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925540B2 (en) * 2002-05-02 2005-08-02 Intel Corporation Systems and methods for chassis identification
FR2888975B1 (fr) * 2005-07-21 2007-09-07 Atmel Corp Procede de securisation pour la protection de donnees
FR2893436B1 (fr) * 2005-11-15 2008-02-15 Oberthur Card Syst Sa Securisation entre des composants electroniques d'une entite electronique securisee portable
US8719526B2 (en) * 2006-01-05 2014-05-06 Broadcom Corporation System and method for partitioning multiple logical memory regions with access control by a central control agent
KR101299602B1 (ko) * 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
KR101436982B1 (ko) * 2007-10-12 2014-09-03 삼성전자주식회사 반도체 집적 회로 및 그것의 검사 방법
US8195995B2 (en) * 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit
KR20140034332A (ko) * 2012-08-14 2014-03-20 삼성전자주식회사 보안 장치 및 이를 구비하는 집적 회로
CN106548986B (zh) * 2016-08-23 2019-01-29 天津大学 用于抗攻击芯片的安全封装结构及封装完整性检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117457A (en) * 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
DE19816572A1 (de) * 1998-04-07 1999-10-14 Francotyp Postalia Gmbh Anordnung für einen Sicherheitsmodul
EP0964361A1 (en) * 1998-06-08 1999-12-15 International Business Machines Corporation Protection of sensitive information contained in integrated circuit cards
ATE350766T1 (de) * 2000-08-21 2007-01-15 Infineon Technologies Ag Vorrichtung zum schutz einer integrierten schaltung
DE10101330A1 (de) * 2001-01-13 2002-07-18 Philips Corp Intellectual Pty Elektrische oder elektronische Schaltungsanordnung und Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303641B1 (ko) * 2007-03-09 2013-09-11 엘지전자 주식회사 디지털 방송 수신기에서의 해킹 차단 방법

Also Published As

Publication number Publication date
FR2858085A1 (fr) 2005-01-28
KR100528477B1 (ko) 2005-11-15
US20050044403A1 (en) 2005-02-24
DE102004036889A1 (de) 2005-02-24
FR2858085B1 (fr) 2006-12-08
DE102004036889B4 (de) 2007-12-13

Similar Documents

Publication Publication Date Title
KR100528477B1 (ko) 스마트카드의 해킹검지회로
US4513389A (en) ROM security circuit
US9419614B2 (en) Low-power open-circuit detection system
US10089194B2 (en) System and method for false pass detection in lockstep dual core or triple modular redundancy (TMR) systems
WO2021030958A1 (zh) 电磁故障注入的检测电路、安全芯片和电子设备
CN112689837A (zh) 对密码装置的激光故障注入攻击的改进检测
US9100047B2 (en) Method and apparatus for mitigating resonant effects within a power delivery network of a printed circuit board
EP4254194A1 (en) Method and circuit for performing error detection on a clock gated register signal
CN218451091U (zh) 一种防电磁分析进行侧信道攻击的装置及电子设备
US20220382627A1 (en) Infrastructure integrity checking
CN111239582A (zh) 用于集成电路的电磁故障注入探测方法及相应的集成电路
CN108073830B (zh) 一种集成有安全组件的终端芯片
US11768987B2 (en) System for facilitating secure communication in system-on-chips
CN111241780A (zh) 用于集成电路的防止故障注入控制信号的方法及集成电路
KR100884566B1 (ko) 레이저 어택 검출기를 갖는 스마트 카드
US12126595B2 (en) Hardware firewalls with adaptive deny-by-default (DBD) access control
JP7053710B2 (ja) 電子回路
US20230171229A1 (en) Hardware firewalls with adaptive deny-by-default (dbd) access control
US6625757B1 (en) Method and an apparatus for checking the voltage of a device
CN111384939B (zh) 用于高速接口的esd保护方法
US20230153472A1 (en) Integrated Circuit and Method for Protecting an Integrated Circuit Against Reverse Engineering
JP7446708B2 (ja) データを処理するための方法および装置
JPH1078920A (ja) マイクロコンピュータ
KR0133719Y1 (ko) 노이즈 방지회로
GB2617176A (en) Method and circuit for performing error detection on a clock gated register signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee