KR20050003606A - 반도체소자의 층간절연막 형성방법 - Google Patents
반도체소자의 층간절연막 형성방법 Download PDFInfo
- Publication number
- KR20050003606A KR20050003606A KR1020030042526A KR20030042526A KR20050003606A KR 20050003606 A KR20050003606 A KR 20050003606A KR 1020030042526 A KR1020030042526 A KR 1020030042526A KR 20030042526 A KR20030042526 A KR 20030042526A KR 20050003606 A KR20050003606 A KR 20050003606A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- film
- insulating film
- forming
- semiconductor device
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 7
- 239000005368 silicate glass Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000002002 slurry Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 3
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 3
- 239000008119 colloidal silica Substances 0.000 claims description 3
- 229910021485 fumed silica Inorganic materials 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 셀 영역과 주변회로 영역을 구비한 반도체기판 상부에 워드라인과 하드마스크막의 적층패턴을 형성하는 단계와, 상기 적층패턴의 측벽에 스페이서를 형성하는 단계와, 상기 구조의 전체표면 상부에 제 1 층간절연막 및 제 1 층간절연막보다 연마되는 속도가 2배 이상 낮은 제 2 층간절연막을 순차적으로 형성하는 단계와, 상기 주변회로 영역의 제 2 층간절연막 상부에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각마스크로 상기 셀 영역의 층간절연막의 일부를 제거하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 결과물의 전체표면 상부에 CMP 공정을 수행하여 층간절연막을 평탄화하는 단계를 포함하는 반도체소자의 층간절연막 형성방법을 개시한다.
Description
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 더욱 상세하게는 연마되는 속도가 서로 다른 두 개의 층간절연막을 사용하여 셀 영역과 주변회로영역간의 단차(段差)가 최소화되도록 층간절연막을 평탄화하는 방법에 관한 것이다.
도 1은 워드라인 패턴 형성 후의 평면도이고, 도 2a 및 도 2b는 종래기술에 따른 반도체소자의 층간절연막 형성방법을 도시하는 단면도이다.
이때 I은 셀 영역을 나타내고, II는 주변회로 영역을 나타낸다.
도 2a는 도 1의 A-A' 단면상에 층간절연막을 증착한 상태를 나타낸 단면도이다.
도 2a를 참조하면, 셀 영역(I)과 주변회로 영역(II)을 구비한 반도체기판 (10) 상부에 워드라인(12)과 하드마스크막(14)의 적층패턴을 형성한다.
다음, 상기 구조의 전체표면 상부에 산화막 또는 질화막(미도시)을 형성하고, 상기 산화막 또는 질화막을 전면식각하여 워드라인(12)과 하드마스크막(14)의 적층패턴 측벽에 스페이서(16)를 형성한다.
다음, 상기 구조의 전체표면 상부에 매립특성이 우수한 BPSG(boron phosphorous silicate glass) 산화막 등과 같은 도프트(doped) 산화막을 증착하여 층간절연막(18)을 형성하는데, 이때 셀 영역(I)에 형성되는 층간절연막(18)과 주변회로 영역(II)에 형성되는 층간절연막(18)간에 t1 만큼의 심한 단차가 발생한다.
도 2b를 참조하면, 상기 t1 만큼의 단차가 발생한 층간절연막(18)에 CMP 공정을 수행하여 층간절연막(18)을 평탄화시킨다. 그러나, 평탄화공정 후에도 셀 영역(I)과 주변회로 영역(II)간에는 t2 만큼의 단차가 여전히 존재한다.
그 결과, 후속공정에서 정렬 오차(misalignment)가 유도되고, 랜딩 플러그콘택 식각공정시 절연막, 워드라인 및 하드막스크막의 손실이 발생된다. 또한, 랜딩 플러그 CMP 공정시 셀 영역(I)과 주변회로 영역(II)의 경계 및 주변회로 영역 (II)의 패턴형성 지역에서 워드라인 및 하드마스크막의 마진이 없어 워드라인 배선이 노출되고, 후속공정에서 워드라인 배선과 스토리지 노드 콘택간의 브리지 (bridge)가 형성되거나 누설 전류가 증가하여 소자의 페일(fail)을 유도하는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 셀 영역에 형성되는 층간절연막과 주변회로 영역에 형성되는 층간절연막간의 단차가 최소화되도록 층간절연막을 평탄화하기 위한 반도체소자의 층간절연막 형성방법을 제공하는 것을 목적으로 한다.
도 1은 워드라인 패턴 형성 후의 평면도.
도 2a 및 도 2b는 종래기술에 따른 반도체소자의 층간절연막 형성방법을 도시하는 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시하는 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10, 20 : 반도체기판 12, 22 : 워드라인
14, 24 : 하드마스크막 16, 26 : 스페이서
18, 28 : 층간절연막 30 : 층간절연막
I : 셀 영역 II : 주변회로 영역
상기 목적을 달성하기 위한 본 발명의 반도체소자의 층간절연막 형성방법은
(a) 셀 영역과 주변회로 영역을 구비한 반도체기판 상부에 워드라인과 하드마스크막의 적층패턴을 형성하는 단계;
(b) 상기 적층패턴의 측벽에 스페이서를 형성하는 단계;
(c) 상기 구조의 전체표면 상부에 제 1 층간절연막 및 제 1 층간절연막보다 연마되는 속도가 2배 이상 낮은 제 2 층간절연막을 순차적으로 형성하는 단계;
(d) 상기 주변회로 영역의 제 2 층간절연막 상부에 감광막 패턴을 형성하는 단계;
(e) 상기 감광막 패턴을 식각마스크로 상기 셀 영역의 층간절연막의 일부를 제거하는 단계;
(f) 상기 감광막 패턴을 제거하는 단계; 및
(g) 상기 결과물의 전체표면 상부에 CMP 공정을 수행하여 층간절연막을 평탄화하는 단계를 포함한다.
상기 단계를 포함하는 반도체소자의 층간절연막 형성방법에 있어서,
상기 워드라인은 폴리실리콘막, 도핑 폴리실리콘막, WSix막, WN막, W막 및 TiSix막으로 이루어진 군으로부터 선택되는 것과,
상기 워드라인 패턴은 염소 가스(Cl2) 또는 사염화탄소 가스(CCl4)를 소스로 하는 플라즈마 에치 공정으로 형성되는 것과,
상기 하드마스크막은 질화막인 것과,
상기 스페이서는 질화막, TEOS(tetraethyl ortho silicate) 산화막 또는 SiH4를 반응 소스로 하여 저압 화학기상증착 방법으로 증착한 산화막을 전면 식각하는 공정으로 형성되는 것과,
상기 제 1 층간절연막은 BPSG(boron phosphorous silicate glass) 산화막, PSG(phosphorous silicate glass) 산화막, APL(advanced planarization layer) 산화막 및 ALD(atomic layer deposition) 산화막으로 이루어진 군으로부터 선택되는 것과,
상기 제 2 층간절연막은 고밀도 플라즈마 산화막 또는 질화막인 것과,
상기 (c) 단계의 제 2 층간절연막 증착 후 H2, O2, O3, N2O 또는 H2/O2혼합가스 분위기 하에서 500 내지 1200℃의 온도에서 5 내지 40분간 후속 열처리하는 공정을 더 포함하는 것과,
상기 (c) 단계의 제 2 층간절연막 증착 후 600 내지 1000℃의 온도에서 5 내지 20초간 RTP(Rapid Thermal Processing) 처리하는 공정을 더 포함하는 것과,
상기 제 2 층간절연막을 형성하는 고밀도 플라즈마 산화막은 TEOS(tetra ethyl ortho silicate), SiH4및 SiHa(CH3)b로 이루어진 군으로부터 선택되는 하나 이상의 반응 소스와, N2, N2O, NH3, O2, O3, Ar, He 및 NF3로 이루어진 군으로부터 선택되는 하나 이상의 식각 소스를 이용하는 화학기상증착 방법으로 증착되는 것과,
상기 제 2 층간절연막을 형성하는 질화막은 SiH4또는 SiH2Cl2를 소스로 이용하는 저압 화학기상증착 방법, 상압 화학기상증착 방법, 준저압(sub-atmospheric) 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법으로 증착되는 것과,
상기 (g) 단계는 50 내지 500nm 크기의 연마제를 0.5 내지 10중량% 포함하는 pH 2 내지 12의 슬러리를 사용하여 수행하는 것과,
상기 연마제는 콜로이달 실리카(SiO2), 퓸드 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2), 지르코니아(ZrO2) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것과,
상기 (g) 단계는 연마 압력을 1 내지 10psi로 하고, 테이블 회전수를 10 내지 100rpm(revolutions per minute) 또는 테이블 이동속도를 100 내지 1000fpm(feet per minute)으로 하는 조건하에서 하드 패드를 사용하여 수행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시하는 단면도이다.
이때 Ⅰ은 셀 영역을 나타내고, Ⅱ는 주변회로영역을 나타낸다.
도 3a는 도 1a의 A-A' 단면상에 층간절연막을 증착한 상태를 나타낸 단면도이다.
도 3a를 참조하면, 셀 영역(I)과 주변회로 영역(II)을 구비한 반도체기판 (20) 상부에 워드라인(22)과 하드마스크막(24)의 적층패턴을 형성한다.
이때 워드라인(22)은 폴리실리콘막, 도핑 폴리실리콘막, WSix막, WN막, W막 또는 TiSix막으로 이루어지도록 하고, 워드라인(22) 패턴은 염소 가스(Cl2)또는 사염화탄소 가스(CCl4)를 소스로 하는 플라즈마 에치 공정으로 형성하는 것이 바람직한데, 이는 후속공정에서 형성될 게이트 산화막에 대하여 고선택비를 갖도록 하기 위함이다.
다음, 상기 구조의 전체표면 상부에 질화막, TEOS(tetraethyl ortho silicate) 산화막 또는 SiH4를 반응 소스로 하여 저압 화학기상증착 방법으로 증착한 산화막 (미도시)을 형성하고, 상기 질화막 또는 산화막을 전면식각하여 워드라인(22)과 하드마스크막(24)의 적층패턴 측벽에 스페이서(26)를 형성한다.
다음, 상기 구조의 전체표면 상부에 매립특성이 우수한 BPSG(boron phosphorous silicate glass) 산화막 또는 PSG(phosphorous silicate glass) 산화막 등과 같은 도프트(doped) 산화막을 증착하거나, 과산화수소(H2O2)와 사일렌 (SiH4)을 반응 소스로 이용하는 저압 화학기상증착 방법을 이용하여 유동성을 가진 APL(advanced planarization layer) 산화막을 증착하거나, ALD(atomic layer deposition) 산화막을 증착하여 층간절연막(28)을 형성한다.
이때 셀 영역(I)에 형성되는 층간절연막(28)과 주변회로 영역(II)에 형성되는 층간절연막(28)간에 심한 t1 만큼의 심한 단차가 발생한다.
도 3b를 참조하면, 상기 층간절연막(28) 상부에 동종의 슬러리를 사용할 경우층간절연막(28) 보다 연마되는 속도가 2배 이상 낮은 고밀도 플라즈마 산화막 또는 질화막을 증착하여 층간절연막(30)을 형성한다.
이때 셀 영역(I)에 형성되는 층간절연막(30)과 주변회로 영역(II)에 형성되는 층간절연막(30)간에 t3 만큼의 단차가 발생한다.
상기 고밀도 플라즈마 산화막은 TEOS(tetraethyl ortho silicate), SiH4및 SiHa(CH3)b로 이루어진 군으로부터 선택되는 하나 이상의 반응 소스와, N2, N2O, NH3, O2, O3, Ar, He 및 NF3로 이루어진 군으로부터 선택되는 하나 이상의 식각 소스를 이용하는 화학기상증착 방법으로 증착하고, 상기 질화막은 SiH4또는 SiH2Cl2를 소스로이용하는 저압 화학기상증착 방법, 상압 화학기상증착 방법, 준저압 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법으로 증착하는 것이 바람직하다. 여기서, a 및 b는 0 ≤a ≤4, 0 ≤b ≤4의 조건을 만족하는 정수이다.
다음, H2, O2, O3, N2O 또는 H2/O2혼합가스 분위기 하에서 500 내지 1200℃의 온도에서 5 내지 40분간 후속 열처리 공정을 수행하거나, 600 내지 1000℃의 온도에서 5 내지 20초간 RTP(Rapid Thermal Processing) 처리하는 후속 열처리 공정을 수행하여 층간절연막(30)의 막질이 치밀해지도록 한다.
도 3c를 참조하면, 상기 층간절연막(30) 상부에 감광막(미도시)을 증착한 다음, 상기 감광막을 선택적으로 노광 및 현상하여, 주변회로 영역(II)의 층간절연막 (30) 상부에 감광막 패턴(32)을 형성한다.
도 3d를 참조하면, 상기 감광막 패턴(32)을 식각마스크로 하여 노출되어 있는 셀 영역(I)의 층간절연막(28,30)을 일부 제거한 다음, 감광막 패턴을 제거한다.
이때 셀 영역(I)에는 연마되는 속도가 높은 층간절연막(28)이 노출되고, 주변회로 영역(II)에는 층간절연막(28)보다 연마되는 속도가 2배 이상 낮은 층간절연막(30)이 노출된 상태가 되면서, 셀 영역(I)과 주변회로 영역(II)간에 t3 보다 완화된 t4 만큼의 단차가 발생한다 (t4 ＜ t3).
도 3e를 참조하면, 상기 결과물의 전체표면 상부에 CMP 공정을 수행한다.
상기 CMP 공정은 50 내지 500nm 크기의 연마제인 콜로이달 실리카(SiO2), 퓸드 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2) 또는 지르코니아(ZrO2)를 0.5 내지10중량% 포함하는 pH 2 내지 12의 슬러리를 사용하여, 연마 압력을 1 내지 10psi로 하고, 회전형 장비를 사용하는 경우 테이블 회전수를 10 내지 100rpm으로 하며, 선형 장비를 사용하는 경우 테이블 이동속도를 100 내지 1000fpm로 하는 조건하에서 하드 패드를 사용하여 수행하는 것이 바람직하다.
이때 셀 영역(I)과 주변회로 영역(II)간에 t4 만큼의 단차가 존재하는 상태에서, 연마되는 속도가 높은 층간절연막(28)이 노출된 셀 영역(I)은 연마가 많이 되고, 연마되는 속도가 낮은 층간절연막(30)이 노출된 주변 회로영역(II)은 연마가 적게 된다. 그 결과, 주변 회로영역(II)에는 층간절연막(30)이 여전히 존재하기 때문에 최종적으로 셀 영역(I)과 주변회로 영역(II)간에 단차(t5)가 거의 없는 상태로 평탄화가 이루어진다 (t5 ＜ t4).
이상에서 설명한 바와 같이, 본 발명에서는 연마되는 속도가 서로 다른 두 개의 층간절연막을 형성하고, 감광막 패턴을 식각마스크로 이용하여 셀 영역의 층간절연막을 일부 제거한 후에 CMP 공정을 수행함으로써 셀 영역과 주변회로 영역간 층간절연막의 단차를 최소화시킬 수 있어, 후속공정에서 정렬 오차를 유도하지 않고, 후속 랜딩 플러그 CMP 공정시 셀 영역과 주변회로 영역의 경계 지역에서 워드라인 및 하드마스크의 마진이 충분하여 워드라인 배선이 노출되지 않아 워드라인 배선과 스토리지 노드 콘택간의 브리지가 형성되지 않으며, 누설 전류가 생기지 않아 안정한 소자 특성을 얻을 수 있다.
Claims (14)
- (a) 셀 영역과 주변회로 영역을 구비한 반도체기판 상부에 워드라인과 하드마스크막의 적층패턴을 형성하는 단계;(b) 상기 적층패턴의 측벽에 스페이서를 형성하는 단계;(c) 상기 구조의 전체표면 상부에 제 1 층간절연막 및 제 1 층간절연막보다 연마되는 속도가 2배 이상 낮은 제 2 층간절연막을 순차적으로 형성하는 단계;(d) 상기 주변회로 영역의 제 2 층간절연막 상부에 감광막 패턴을 형성하는 단계;(e) 상기 감광막 패턴을 식각마스크로 상기 셀 영역의 층간절연막의 일부를 제거하는 단계;(f) 상기 감광막 패턴을 제거하는 단계; 및(g) 상기 결과물의 전체표면 상부에 CMP 공정을 수행하여 층간절연막을 평탄화하는 단계를 포함하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 워드라인은 폴리실리콘막, 도핑 폴리실리콘막, WSix막, WN막, W막 및 TiSix막으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 워드라인 패턴은 염소 가스(Cl2) 또는 사염화탄소 가스(CCl4)를 소스로 하는 플라즈마 에치 공정으로 형성되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 하드마스크막은 질화막인 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 스페이서는 질화막, TEOS(tetraethyl ortho silicate) 산화막 또는 SiH4를 반응 소스로 하여 저압 화학기상증착 방법으로 증착한 산화막을 전면 식각하는 공정으로 형성되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 제 1 층간절연막은 BPSG(boron phosphorous silicate glass) 산화막, PSG(phosphorous silicate glass) 산화막, APL(advanced planarization layer) 산화막 및 ALD(atomic layer deposition) 산화막으로 이루어진 군으로부터 선택되는것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 제 2 층간절연막은 고밀도 플라즈마 산화막 또는 질화막인 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 (c) 단계의 제 2 층간절연막 증착 후 H2, O2, O3, N2O 또는 H2/O2혼합가스 분위기 하에서 500 내지 1200℃의 온도에서 5 내지 40분간 후속 열처리하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 (c) 단계의 제 2 층간절연막 증착 후 600 내지 1000℃의 온도에서 5 내지 20초간 RTP(Rapid Thermal Processing) 처리하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 7 항에 있어서,상기 고밀도 플라즈마 산화막은 TEOS(tetraethyl ortho silicate), SiH4및 SiHa(CH3)b로 이루어진 군으로부터 선택되는 하나 이상의 반응 소스와, N2, N2O, NH3,O2, O3, Ar, He 및 NF3로 이루어진 군으로부터 선택되는 하나 이상의 식각 소스를 이용하는 화학기상증착 방법으로 증착되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법 (단, a 및 b는 0 ≤a ≤4, 0 ≤b ≤4의 조건을 만족하는 정수).
- 제 7 항에 있어서,상기 질화막은 SiH4또는 SiH2Cl2를 소스로 이용하는 저압 화학기상증착 방법, 상압 화학기상증착 방법, 준저압 화학기상증착 방법 또는 플라즈마 인핸스드 화학기상증착 방법으로 증착되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 (g) 단계는 50 내지 500nm 크기의 연마제를 0.5 내지 10중량% 포함하는 pH 2 내지 12의 슬러리를 사용하여 수행하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 12 항에 있어서,상기 연마제는 콜로이달 실리카(SiO2), 퓸드 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2), 지르코니아(ZrO2) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 (g) 단계는 연마 압력을 1 내지 10psi로 하고, 테이블 회전수를 10 내지 100rpm(revolutions per minute) 또는 테이블 이동속도를 100 내지 1000fpm(feet per minute)으로 하는 조건하에서 하드 패드를 사용하여 수행하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042526A KR20050003606A (ko) | 2003-06-27 | 2003-06-27 | 반도체소자의 층간절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042526A KR20050003606A (ko) | 2003-06-27 | 2003-06-27 | 반도체소자의 층간절연막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050003606A true KR20050003606A (ko) | 2005-01-12 |
Family
ID=37218678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030042526A KR20050003606A (ko) | 2003-06-27 | 2003-06-27 | 반도체소자의 층간절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050003606A (ko) |
-
2003
- 2003-06-27 KR KR1020030042526A patent/KR20050003606A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7226853B2 (en) | Method of forming a dual damascene structure utilizing a three layer hard mask structure | |
| US5920792A (en) | High density plasma enhanced chemical vapor deposition process in combination with chemical mechanical polishing process for preparation and planarization of intemetal dielectric layers | |
| KR102312269B1 (ko) | 집적된 금속 스페이서 및 에어 갭 인터커넥트 | |
| JP5063135B2 (ja) | 半導体素子の製造方法 | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| US5969409A (en) | Combined in-situ high density plasma enhanced chemical vapor deposition (HDPCVD) and chemical mechanical polishing (CMP) process to form an intermetal dielectric layer with a stopper layer embedded therein | |
| US6025279A (en) | Method of reducing nitride and oxide peeling after planarization using an anneal | |
| KR100211540B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| US6649489B1 (en) | Poly etching solution to improve silicon trench for low STI profile | |
| TW202109618A (zh) | 圖案化半導體裝置的方法 | |
| KR100596834B1 (ko) | 반도체소자의 폴리실리콘 플러그 형성방법 | |
| CN114093806B (zh) | 一种半导体结构的制作方法 | |
| KR20050003606A (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR100492783B1 (ko) | 반도체소자의 폴리실리콘 플러그 형성방법 | |
| JP3636887B2 (ja) | 半導体基板の平坦化方法 | |
| KR100835406B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100542749B1 (ko) | 반도체 장치의 박막 형성 방법, 층간 절연막 형성 방법 및평탄화 방법. | |
| KR100245561B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| KR19990035869A (ko) | Ｃｍｐ를 이용한 집적 회로내의 다중 레벨 금속화 구조의 평탄화 방법 | |
| KR20010063731A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20090071771A (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100670746B1 (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR19990004559A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100451499B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100576462B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |