KR20050003479A

KR20050003479A - 표시장치

Info

Publication number: KR20050003479A
Application number: KR1020030042356A
Authority: KR
Inventors: 정영배; 이원규; 전진; 임지숙; 정민경
Original assignee: 삼성전자주식회사
Priority date: 2003-06-27
Filing date: 2003-06-27
Publication date: 2005-01-12
Also published as: KR100947524B1; CN1809864A; CN1809864B

Abstract

표시장치에서, 제1 표시패널은 제1 게이트 신호 및 제1 데이터 신호에 응답하여 제1 영상을 표시하고, 제2 표시패널은 제2 게이트 신호 및 제2 데이터 신호에 응답하여 제2 영상을 표시한다. 구동칩은 제1 게이트 제어신호, 제2 게이트 신호, 제1 및 제2 데이터 신호를 출력하여 제1 및 제2 표시패널을 구동하고, 제1 게이트 구동부는 제1 표시패널에 집적되고, 제1 게이트 제어신호에 응답하여 제1 게이트 신호를 출력한다. 따라서, 구동칩의 사이즈를 증가시키지 않으면서 고해상도를 구현할 수 있다.

Description

표시장치{DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 구동칩의 사이즈를 증가시키지 않으면서 고해상도를 구현할 수 있는 표시장치에 관한 것이다.

셀룰러 폰은 화상을 표시하는 액정표시패널이 외부로 노출된 플립형 및 액정표시패널과 셀룰러 폰을 조작하기 위한 키 입력부가 힌지로 연결되어 액정표시패널과 키 입력부가 서로 대향하게 결합하는 폴더형이 있다.

폴더형은 액정표시패널의 개수에 따라 일반 폴더형과 듀얼 폴더형으로 분류된다. 듀얼 폴더형은 주 화상을 표시하는 메인 액정표시패널 및 대기 화상(예를 들어, 시간, 날짜, 수신감도 등)을 표시하는 서브 액정표시패널을 갖는다.

메인 액정표시패널은 키 입력부와 대향하게 결합하여 외부로 노출되지 않고, 서브 액정표시패널은 외부로 노출되어 사용자가 메인 액정표시패널을 확인하지 않고도 대기 정보를 확인할 수 있도록 한다.

일반적으로, 메인 및 서브 액정표시패널은 데이터 신호를 인가하기 위한 데이터 구동칩 및 게이트 신호를 인가하기 위한 게이트 구동칩을 각각 구비한다. 이와 같이, 데이터 구동칩 및 게이트 구동칩을 메인 액정표시패널과 서브 액정표시패널에 각각 부착시키면, 제조 공정에 어려움이 발생하고 생산성도 저하된다.

따라서, 본 발명의 목적은 구동칩의 사이즈를 증가시키기 않으면서 고해상도를 구현하기 위한 표시장치를 제공하는 것이다.

도 1은 본 발명의 일 실시예에 따른 듀얼 액정표시장치를 갖는 셀룰러 폰을 나타낸 사시도이다.

도 2는 도 1에 도시된 제1 및 제2 액정표시패널을 구체적으로 나타낸 도면이다.

도 3은 도 2에 도시된 제1 게이트 구동부의 내부 구성도이다.

도 4는 도 2에 도시된 구동칩의 내부 구성을 나타낸 블록도이다.

도 5a는 도 3의 A 부분의 확대도이다.

도 5b는 도 3의 A` 부분의 확대도이다.

도 6은 본 발명의 다른 실시예에 따른 듀얼 액정표시장치를 나타낸 도면이다.

도 7은 도 5에 도시된 제2 게이트 구동부의 내부 구성도이다.

도 8은 도 5에 도시된 구동칩의 내부 구성을 나타낸 블록도이다.

도 9a는 도 6의 B 부분의 확대도이다.

도 9b는 도 6의 B` 부분의 확대도이다.

도 10은 본 발명의 또 다른 실시예에 따른 듀얼 액정표시장치를 나타낸 도면이다.

도 11은 도 10에 도시된 구동칩의 내부 구성을 나타낸 블록도이다.

도 12a는 10의 C 부분의 확대도이다.

도 12b는 도 10의 C` 부분의 확대도이다.

<도면의 주요 부분에 대한 부호의 설명>

200 : 제1 액정표시패널 210, 220, 230 : 구동칩

211 : 제어부 213 : 데이터 구동부

214, 310 : 제2 게이트 구동부 240 : 제1 게이트 구동부

250 : 제1 연성회로기판 300 : 제2 액정표시패널

350 : 제2 연성회로기판

본 발명의 일 특징에 따른 표시장치는 제1 표시패널, 제2 표시패널, 구동칩 및 제1 게이트 구동부를 포함한다.

상기 제1 표시패널은 제1 게이트 신호 및 제1 데이터 신호에 응답하여 제1 영상을 표시하고, 상기 제2 표시패널은 제2 게이트 신호 및 제2 데이터 신호에 응답하여 제2 영상을 표시한다.

상기 구동칩은 제1 게이트 제어신호, 상기 제2 게이트 신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하고, 상기 제1 게이트 구동부는 상기 제1 표시패널에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력한다.

본 발명의 다른 특징에 따른 표시장치는 제1 표시패널, 제2 표시패널, 구동칩, 제1 게이트 구동부 및 제2 게이트 구동부를 포함한다.

상기 구동칩은 제1 게이트 제어신호, 상기 제2 게이트 제어신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하고, 상기 제1 게이트 구동부는 상기 제1 표시패널에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력한다. 또한, 상기 제2 게이트 구동부는 상기 제2 표시패널에 집적되고, 상기 제2 게이트 제어신호에 응답하여 상기 제2 게이트 신호를 출력한다.

이러한 표시장치에 따르면, 제1 및 제2 표시패널은 하나의 구동칩에 의해서 구동되고, 제1 및 제2 표시패널에 데이터 신호를 출력하는 데이터 구동부는 구동칩 내에 구비된다. 제1 및 제2 표시패널 중 하나 이상에는 게이트 구동부가 집적되고, 게이트 구동부는 구동칩으로부터 제어신호를 수신하여 제1 및 제2 표시패널 중 어느 하나에 게이트 신호를 출력한다. 따라서, 제1 및 제2 표시패널의 해상도가 증가함에 따라서 구동칩의 사이즈가 증가되는 것을 방지할 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 듀얼 액정표시장치를 갖는 셀룰러 폰을나타낸 사시도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 셀룰러 폰(600)은 전원에 응답하여 화상을 표시하는 액정표시모듈(100), 상기 액정표시모듈(100)과 연결되고 상기 액정표시모듈(100)을 제어하는 제어모듈(400) 및 상기 제어모듈(400)의 배면에 착탈이 가능하도록 결합되어 상기 액정표시모듈(100) 및 제어모듈(400)로 상기 전원을 제공하는 전원 공급부(500)를 포함한다.

상기 액정표시모듈(100)과 제어모듈(400)은 힌지에 의해 결합되어, 사용자의 개폐 동작에 의해 상기 제어모듈(400)이 외부로 개방되거나 폐쇄된다.

상기 액정표시모듈(100)은 대기 정보를 표시하는 제1 액정표시패널(200) 및 주요 정보를 표시하는 제2 액정표시패널(300)로 이루어진다. 상기 제1 액정표시패널(200)은 사용자의 조작에 의해서 입력되는 입력신호에 응답하여 구동되어, 상기 입력신호에 해당하는 메인 영상을 표시한다. 한편, 상기 제2 액정표시패널(300)은 사용자의 조작에 의한 입력신호가 제공되지 않는 상태에서 상기 서브 영상(예를 들어, 시간, 날짜 및 수신 감도 등)을 표시한다.

상기 제1 액정표시패널(200)은 제2 액정표시패널(300)보다 화면 사이즈도 크고 해상도도 높다. 또한, 상기 제2 액정표시패널(300)은 사용자가 상기 셀룰러 폰(600)을 열지 않은 상태에서도 육안으로 확인할 수 있도록 상기 액정표시모듈(300)의 외측면에 구비되어 외부에 개방된 상태로 유지된다. 한편, 상기 제1 액정표시패널(100)은 상기 액정표시모듈(300)의 내측면에 구비되어 개폐동작 시 외부로 개방되거나 폐쇄될 수 있다.

한편, 상기 제어모듈(400)은 상기 사용자의 조작에 따른 명령을 입력받기 위한 키 입력부(410)를 포함하고, 특정 화상을 디스플레이하기 위한 제어신호를 생성하여 상기 액정표시모듈(300)로 전송한다.

도 2는 도 1에 도시된 제1 및 제2 액정표시패널을 구체적으로 나타낸 도면이고, 도 3은 도 2에 도시된 제1 게이트 구동부의 내부 구성도이다.

도 2를 참조하면, 제1 액정표시패널(200)은 메인 영상을 표시하는 제1 표시영역(DA1), 상기 제1 표시영역(DA1)의 주변에 형성된 제1 내지 제4 주변영역(SA1, SA2, SA3, SA4)으로 이루어진다. 또한, 상기 제2 액정표시패널(300)은 서브 영상을 표시하기 위한 제2 표시영역(DA2) 상기 제2 표시영역(DA2)의 주변에 형성된 제5 및 제6 주변영역(SA5, SA6)으로 이루어진다.

상기 제1 표시영역(DA1)에는 n개의 게이트 라인으로 이루어진 제1 게이트 라인군(GL1-1 ~ GL1-n) 및 상기 게이트 라인과 직교하는 m개의 데이터 라인으로 이루어진 제1 데이터 라인군(DL1-1 ~ DL1-m)이 구비된다. 또한, 상기 제2 표시영역(DA2)에는 i개의 게이트 라인으로 이루어진 제2 게이트 라인군(GL2-1 ~ GL2-i) 및 상기 게이트 라인과 직교하는 j개의 데이터 라인으로 이루어진 제2 데이터 라인군(DL2-1 ~ DL2-j)이 구비된다. 여기서, i 및 n은 2 이상의 자연수이고, i는 n보다는 작거나 같은 수이다. 또한, j 및 m은 2 이상의 자연수이고, j는 m보다 작거나 같은 수이다.

상기 제1 액정표시패널(200)의 사이즈는 상기 제2 액정표시패널(300)의 사이즈보다 크고, 그에 따라서 상기 제1 표시영역(DA1)의 사이즈도 상기 제2표시영역(DA2)의 사이즈보다 크다. 또한, 상기 제1 표시영역(DA1)의 해상도는 상기 제2 표시영역(DA2)의 해상도보다 높다. 예를 들어, 상기 제1 액정표시패널(200)의 해상도가 176 ×220이고, 상기 제2 액정표시패널(300)의 해상도는 96 ×64이다.

상기 제1 주변영역(SA1)에는 상기 제1 및 제2 액정표시패널(200, 300)을 구동하기 위한 구동칩(210)이 실장되고, 제1 연성회로기판(250)이 부착된다. 상기 제1 연성회로기판(250)은 상기 구동칩(210)에 전기적으로 연결되어 외부로부터 제공되는 각종 신호를 상기 구동칩(210)으로 인가한다.

한편, 제2 주변영역(SA2)에는 제1 게이트 구동신호를 발생하는 제1 게이트 구동부(240)가 직접적으로 집적된다.

도 3에 도시된 바와 같이, 상기 제1 게이트 구동부(240)는 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)과 전기적으로 연결되어 상기 제1 게이트 구동신호를 순차적으로 출력한다.

상기 제1 게이트 구동부(240)는 n+1개의 스테이지(SRC1 ~ SRCn+1)가 서로 종속적으로 연결된 하나의 쉬프트 레지스터로 이루어진다. 즉, 상기 쉬프트 레지스터는 각 스테이지의 출력단자(OUT)가 이전 스테이지의 제어단자(CT)에 연결되고, 다음 스테이지의 입력단자(IN)에 연결됨으로써 서로 종속적으로 연결된다.

상기 제1 게이트 구동부(240)에는 제1 개시신호(ST1), 제1 클럭(CK1), 상기 제1 클럭(CK1)과 반전된 위상을 갖는 제2 클럭(CKB1), 접지전압(VSS) 및 전원전압(VDD)이 입력되는 5개의 단자가 연결된다.

특히, 상기 복수의 스테이지 중 홀수번째 스테이지(SRC1, SRC3, SRCn+1)에는상기 제1 클럭(CK1)이 제공되고, 짝수번째 스테이지(SRC2, SRC4, SRCn)에는 상기 제2 클럭(CKB1)이 제공된다. 또한, 첫 번째 및 마지막 스테이지(SRC1, SRCn+1)에는 상기 제1 개시신호(ST1)가 인가된다.

상기 첫 번째 스테이지(SRC1)에 상기 제1 개시신호(ST1)가 인가되면, 상기 첫 번째 스테이지(SRC1)는 상기 제1 클럭(CK1)을 상기 제1 게이트 구동신호로 출력한다. 이후, 두 번째 스테이지(SRC2)는 상기 첫 번째 스테이지(SRC1)의 상기 제1 게이트 구동신호를 입력받아 상기 제2 클럭(CKB1)을 상기 제1 게이트 구동신호로써 출력한다. 이로써, n개의 스테이지(SRC1 ~ SRCn)가 순차적으로 상기 제1 게이트 구동신호를 출력한다.

다시 도 2를 참조하면, 상기 제1 및 제2 액정표시패널(200, 300)은 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 연성회로기판(350)의 제1 단부는 상기 제1 액정표시패널(200)의 제4 주변영역(SA4)에 부착되고, 제2 단부는 상기 제2 액정표시패널(300)의 제5 주변영역(SA5)에 부착된다. 따라서, 상기 구동칩(210)이 상기 제1 주변영역(SA2)에 실장되더라도, 상기 구동칩(230)은 상기 제2 연성회로기판(350)에 의해서 상기 제2 액정표시패널(300)과 전기적으로 연결된다.

도 4는 도 2에 도시된 구동칩의 내부 구성을 나타낸 블록도이다. 도 5a는 도 3의 A 부분의 확대도이고, 도 5b는 도 3의 A` 부분의 확대도이다.

도 2 및 도 4를 참조하면, 구동칩(210)은 제어부(211), 메모리부(212), 데이터 구동부(213) 및 제2 게이트 구동부(214)를 포함한다.

상기 구동칩(210)의 입력단자(IT)에는 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)가 제공된다. 여기서, 상기 원시 영상신호(O-DATA)는 R(Red), G(Green), B(Blue) 데이터를 포함하고, 상기 원시 제어신호(OCS)는 수직동기신호, 수평동기신호 및 메인클럭 등을 포함한다.

상기 구동칩(210)은 사각 형상을 갖고, 제1 내지 제4 단부(EP1, EP2, EP3, EP4)를 구비한다. 상기 제1 및 제2 단부(EP1, EP2)는 서로 마주하고, 상기 제3 및 제4 단부(EP3, EP4)는 서로 마주한다. 여기서, 상기 입력단자(IT)는 상기 제1 단부(EP1)에 구비된다.

상기 제어부(211)는 상기 원시 영상신호(O-DATA)를 상기 메모리부(212)에 저장한다(WRITE-DATA). 이후, 상기 제어부(211)는 상기 원시 제어신호(OCS)에 응답하여 적절한 시기에 상기 메모리부(212)로부터 영상신호를 라인 단위로 읽어들인다(READ-DATA). 이후, 상기 제어부(211)는 읽어들인 상기 메인 또는 서브 영상신호(M-DATA, S-DATA), 상기 데이터 구동부(213)를 제어하는 수평 제어신호(HCS), 상기 제1 게이트 구동부(240)를 제어하는 제1 수직 제어신호(VCS1) 및 상기 제2 게이트 구동부(214)를 제어하는 제2 수직 제어신호(VCS2)를 출력한다.

상기 데이터 구동부(213)는 상기 제어부(211)로부터 제공되는 상기 수평 제어신호(HCS)에 응답하여 상기 메인 또는 서브 영상신호(M-DATA, S-DATA)를 상기 구동칩(210)의 제1 출력단자(OT1-1 ~ OT1-m)로 출력한다.

도 5a에 도시된 바와 같이, 상기 제1 출력단자(D1-1 ~ D1-m)의 일부는 상기 구동칩(210)의 제2 단부(EP2)에 구비되고, 나머지 일부는 상기 구동칩(210)의 제3단부(EP3)에 구비된다.

다시 도 2 및 도 4를 참조하면, 상기 제1 출력단자(OT1-1 ~ OT1-m)는 상기 제1 주변영역(SA1)에서 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)과 전기적으로 연결된다.

상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j)는 제1 연결 라인군(CL1-1 ~ CL1-j)을 통해 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 전기적으로 연결된다. 상기 제1 연결 라인군(CL1-1 ~ CL1-j)은 상기 제4 주변영역(SA4)에서 상기 제1 데이터 라인군(DL1-1 ~ DL1-j)과 결합되어 상기 제2 연성회로기판(350)을 통해 상기 제5 주변영역(SA5)으로 연장된다. 상기 제1 연결 라인군(CL1-1 ~ CL1-j)은 상기 제5 주변영역(SA5)에서 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 결합된다.

따라서, 상기 데이터 구동부(213)로부터 출력된 상기 메인 영상신호(M-DATA)는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 인가된다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.

도 5a에 도시된 바와 같이, 상기 구동칩(210)은 상기 제1 수직 제어신호(VCS1)가 출력되는 제2 출력단자(OT2)를 더 포함하고, 상기 제2 출력단자(OT2)는 상기 구동칩(210)의 제3 단부(EP3)에 구비된다.

다시 도 2 및 도 4를 참조하면, 상기 제2 출력단자(OT2)는 상기 제2 주변영역(SA2)에서 상기 제1 게이트 구동부(240)와 전기적으로 연결된다. 여기서, 상기 제1 수직 제어신호(VCS1)는 상기 제1 개시신호(ST1), 제1 클럭(CK1), 제2클럭(CKB1), 전원전압(VDD) 및 접지전압(VSS)을 포함한다.

상기 제2 게이트 구동부(214)는 상기 제어부(210)로부터 제공되는 상기 제2 수직 제어신호(VCS2)에 응답하여 제2 게이트 구동신호를 출력한다.

도 5b에 도시된 바와 같이, 상기 구동칩(210)은 상기 제2 게이트 구동신호가 출력되는 제3 출력단자(OT3-1 ~ OT3-i)를 더 포함하고, 상기 제3 출력단자(OT3-1 ~ OT3-i)는 상기 구동칩(210)의 제4 단부(EP4)에 구비된다.

다시 도 2 및 도 4를 참조하면, 상기 제3 출력단자(OT3-1 ~ OT3-i)는 제2 연결 라인군(CL2-1 ~ CL2-i)에 결합되고, 상기 제2 연결 라인군(CL2-1 ~ CL2-i)은 상기 제3 주변영역(SA3) 및 상기 제2 연성회로기판(350)에 구비되어 상기 제2 액정표시패널(300)과 전기적으로 연결된다. 따라서, 상기 제3 출력단자(OT3-1 ~ OT3-i)를 통해 출력된 상기 제2 게이트 구동신호는 상기 제2 표시영역(DA2)에 구비된 제2 게이트 라인군(GL2-1 ~ GL2-i)에 순차적으로 제공된다.

상술한 바와 같이, 상기 구동칩(210)에는 제1 게이트 구동부(240)가 내장되지 않는다. 따라서, 상기 구동칩(210)의 제3 단부(EP3)에는 상기 제1 수직 제어신호(VCS1)를 출력하는 제2 출력단자(OT2) 뿐만 아니라 상기 데이터 신호가 출력되는 제1 출력단자(OT1-1 ~ OT1-m)의 일부가 구비된다. 이로써, 상기 구동칩(210)의 사이즈를 증가시키지 않고도 상기 제1 출력단자(OT1-1 ~ OT1-m)의 수를 전체적으로 증가시킬 있고, 그로 인해서 상기 제1 액정표시패널(200)의 해상도도 증가시킬 수 있다.

상기 제1 표시영역(DA1)에서 메인 영상을 표시하는 경우, 상기 제1 게이트구동부(240)는 제2 출력단자(OT2)로부터 출력된 제1 수직 제어신호(VCS1)에 응답하여 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 순차적으로 출력한다. 또한, 상기 데이터 구동부(213)는 수평 제어신호(HCS)에 응답하여 제1 출력단자(OT1-1 ~ OT1-m)에 메인 영상신호(M-DATA)를 출력한다.

한편, 상기 제2 표시영역(DA2)에 서브 영상을 표시하는 경우, 상기 제2 게이트 구동부(214)는 제2 수직 제어신호(VCS2)에 응답하여 상기 제3 출력단자(OT3-1 ~ OT3-i)에 상기 제2 게이트 구동신호를 순차적으로 출력한다. 상기 제2 게이트 구동신호는 제2 연결 라인군(CL2-1 ~ CL2-i)을 통해 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)으로 인가된다. 또한, 상기 데이터 구동부(213)는 상기 수평 제어신호(HCS)에 응답하여 상기 제1 출력단자의 일부(OT1-1 ~ OT1-j)에 서브 영상신호(S-DATA)를 출력한다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 상기 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.

도면에 도시하지는 않았지만, 상기 구동칩(210)은 DC/DC 컨버터부 및 공통전압 발생부로 이루어진 전압 발생부를 더 구비할 수 있다. 상기 DC/DC 컨버터부는 외부로부터 전원전압을 입력받고, 상기 전원전압을 적절한 레벨로 다운시켜 상기 제어부(211), 데이터 구동부(213), 공통전압 발생부, 제1 및 제2 게이트 구동부(240, 214)로 공급한다. 또한, 상기 공통전압 발생부는 상기 제1 표시영역(DA1)으로 인가되는 제1 공통전압 및 상기 제2 표시영역(DA2)으로 인가되는 제2 공통전압을 출력한다.

도 6은 본 발명의 다른 실시예에 따른 듀얼 액정표시장치를 나타낸 도면이고, 도 7은 도 5에 도시된 제2 게이트 구동부의 내부 구성도이다.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 듀얼 액정표시장치는 제1 액정표시패널(200), 제2 액정표시패널(300), 제1 및 제2 연성회로기판(250, 350)을 포함한다.

상기 제1 액정표시패널(200)의 제1 주변영역(SA1)에는 구동칩(220)이 실장되고, 상기 제1 연성회로기판(250)이 부착된다. 상기 제1 액정표시패널(200)의 제2 주변영역(SA2)에는 제1 게이트 구동부(240)가 직접적으로 집적된다.

도 3에 도시된 바와 같이, 상기 제1 게이트 구동부(240)는 제1 표시영역에 구비된 제1 게이트 라인군(GL1-1 ~ GL1-n)과 전기적으로 연결되고 제1 게이트 구동신호를 순차적으로 출력한다.

한편, 상기 제1 액정표시패널(200)의 제4 주변영역(SA4) 및 상기 제2 액정표시패널(300)의 제5 주변영역(SA5)에는 제2 연성회로기판(350)이 부착된다. 따라서, 상기 제1 및 제2 액정표시패널(200, 300)은 상기 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 액정표시패널(300)의 제6 주변영역(SA6)에는 제2 게이트 구동부(310)가 직접적으로 집적된다.

도 7에 도시된 바와 같이, 상기 제2 게이트 구동부(310)는 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)과 전기적으로 연결되어 상기 제1 게이트 구동신호를 순차적으로 출력한다.

상기 제1 게이트 구동부(310)는 i+1개의 스테이지(SRC1 ~ SRCi+1)가 서로 종속적으로 연결된 하나의 쉬프트 레지스터로 이루어진다. 즉, 상기 쉬프트 레지스터는 각 스테이지의 출력단자(OUT)가 이전 스테이지의 제어단자(CT)에 연결되고, 다음 스테이지의 입력단자(IN)에 연결됨으로써 서로 종속적으로 연결된다.

상기 제1 게이트 구동부(310)에는 제2 개시신호(ST2), 제3 클럭(CK2), 상기 제3 클럭(CK2)과 반전된 위상을 갖는 제4 클럭(CKB2), 접지전압(VSS) 및 전원전압(VDD)이 입력되는 5개의 단자가 연결된다.

특히, 상기 복수의 스테이지 중 홀수번째 스테이지(SRC1, SRC3, SRCn+1)에는 상기 제3 클럭(CK2)이 제공되고, 짝수번째 스테이지(SRC2, SRC4, SRCn)에는 상기 제4 클럭(CKB2)이 제공된다. 또한, 첫 번째 및 마지막 스테이지(SRC1, SRCn+1)에는 상기 제2 개시신호(ST2)가 인가된다.

상기 첫 번째 스테이지(SRC1)에 상기 제2 개시신호(ST2)가 인가되면, 상기 첫 번째 스테이지(SRC1)는 상기 제3 클럭(CK2)을 상기 제1 게이트 구동신호로 출력한다. 이후, 두 번째 스테이지(SRC2)는 상기 첫 번째 스테이지(SRC1)의 상기 제1 게이트 구동신호를 입력받아 상기 제4 클럭(CKB2)을 상기 제1 게이트 구동신호로써 출력한다. 이로써, i개의 스테이지(SRC1 ~ SRCi)가 순차적으로 상기 제1 게이트 구동신호를 출력한다.

도 8은 도 1에 도시된 구동칩의 내부 구성을 나타낸 블록도이다. 도 9a는 도 6의 B 부분의 확대도이고, 도 9b는 도 B` 부분의 확대도이다.

도 6 및 도 8을 참조하면, 상기 구동칩(220)은 제어부(221), 메모리부(222), 데이터 구동부(223)를 포함한다.

상기 구동칩(220)의 입력단자(IT)에는 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)가 제공된다. 상기 구동칩(220)은 사각 형상을 갖고, 제1 내지 제4 단부(EP1, EP2, EP3, EP4)로 이루어진다. 상기 제1 및 제2 단부(EP1, EP2)는 서로 마주하고, 상기 제3 및 제4 단부(EP3, EP4)는 서로 마주한다. 여기서, 상기 입력단자(IT)는 상기 제1 단부(EP1)에 구비된다.

상기 제어부(221)는 상기 원시 영상신호(O-DATA)를 상기 메모리부(222)에 저장한다(WRITE-DATA). 이후, 상기 제어부(221)는 상기 원시 제어신호(OCS)에 응답하여 적절한 시기에 상기 메모리부(222)로부터 영상신호를 라인 단위로 읽어들인다(READ-DATA). 이후, 상기 제어부(221)는 읽어들인 상기 메인 또는 서브 영상신호(M-DATA, S-DATA), 상기 데이터 구동부(223)를 제어하는 수평 제어신호(HCS), 상기 제1 게이트 구동부(240)를 제어하는 제1 수직 제어신호(VCS1) 및 상기 제2 게이트 구동부(310)를 제어하는 제2 수직 제어신호(VCS2)를 출력한다.

상기 데이터 구동부(223)는 상기 제어부(221)로부터 제공되는 상기 수평 제어신호(HCS)에 응답하여 상기 메인 또는 서브 영상신호(M-DATA, S-DATA)를 상기 구동칩(220)의 제1 출력단자(OT1-1 ~ OT1-m)로 출력한다.

도 9a 및 도 9b에 도시된 바와 같이, 상기 제1 출력단자(OT1-1 ~ OT1-m)의 일부는 상기 구동칩(220)의 제2 단부(EP2)에 구비되고, 일부는 상기 구동칩(220)의 제3 단부(EP3)에 구비되고, 나머지 일부는 제4 단부(EP4)에 구비된다.

다시 도 6 및 도 8을 참조하면, 상기 제1 출력단자(OT1-1 ~ OT1-m)는 상기 제1 주변영역(SA1)에서 제1 표시영역(DA1)에 구비된 제1 데이터 라인군(DL1-1 ~DL1-m)과 전기적으로 연결된다. 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j)는 제1 연결 라인군(CL1-1 ~ CL1-j)을 통해 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 전기적으로 연결된다.

따라서, 상기 데이터 구동부(213)로부터 출력된 상기 메인 영상신호(M-DATA)는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 인가된다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 표시영역(DA2)에 구비된 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.

상기 구동칩(210)은 상기 제1 수직 제어신호(VCS1)가 출력되는 제2 출력단자(OT2) 및 상기 제2 수직 제어신호(VCS2)가 출력되는 제3 출력단자(OT3)를 더 포함한다.

도 9a 및 도 9b에 도시된 바와 같이, 상기 제2 출력단자(OT2)는 상기 구동칩(210)의 제3 단부(EP3)에 구비되고, 상기 제3 출력단자(OT3)는 상기 제4 단부(EP4)에 구비된다.

다시 도 6 및 도 8을 참조하면, 상기 제2 출력단자(OT2)는 상기 제2 주변영역(SA2)에서 상기 제1 게이트 구동부(240)와 전기적으로 연결되어, 상기 제1 수직 제어신호(VCS1)는 상기 제1 게이트 구동부(240)로 인가된다. 상기 제1 게이트 구동부(240)는 상기 제1 수직 제어신호(VCS1)에 응답하여 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 출력한다.

상기 제3 출력단자(OT3)는 상기 제3 주변영역(SA3) 및 상기 제2 연성회로기판(350)에 구비된 제2 연결 라인(CL2)을 통해 상기 제2 게이트 구동부(310)와 전기적으로 연결된다. 따라서, 상기 제2 수직 제어신호(VCS2)는 상기 제2 게이트 구동부(310)로 인가된다. 상기 제2 게이트 구동부(310)는 상기 제2 수직 제어신호(VCS2)에 응답하여 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)에 제2 게이트 구동신호를 출력한다.

상술한 바와 같이, 상기 구동칩(220)에는 상기 제1 및 제2 게이트 구동부(240, 310)가 내장되지 않는다. 따라서, 상기 구동칩(220)의 제3 및 제4 단부(EP3, EP4)에는 상기 제1 및 제2 수직 제어신호(VCS1, VCS2)를 각각 출력하는 제2 및 제3 출력단자(OT2, OT3) 뿐만 아니라 상기 데이터 신호가 출력되는 제1 출력단자(OT1-1 ~ OT1-m)의 일부가 각각 구비된다. 이로써, 상기 구동칩(220)의 사이즈를 증가시키지 않고도 상기 제1 출력단자(OT1-1 ~ OT1-m)의 수를 전체적으로 증가시킬 있고, 그로 인해서 상기 제1 액정표시패널(200)의 해상도도 증가시킬 수 있다.

도 10을 참조하면, 본 발명의 또 다른 실시예에 따른 듀얼 액정표시장치는 제1 액정표시패널(200), 제2 액정표시패널(300), 제1 및 제2 연성회로기판(250, 350)을 포함한다.

상기 제1 액정표시패널(200)의 제1 주변영역(SA1)에는 구동칩(220)이 실장되고, 상기 제1 연성회로기판(250)이 부착된다. 상기 제1 액정표시패널(200)의 제2주변영역(SA2)에는 제1 게이트 구동부(240)가 직접적으로 집적된다.

한편, 상기 제1 액정표시패널(200)의 제4 주변영역(SA4) 및 상기 제2 액정표시패널(300)의 제5 주변영역(SA5)에는 제2 연성회로기판(350)이 부착된다. 따라서, 상기 제1 및 제2 액정표시패널(200, 300)은 상기 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 액정표시패널(300)의 제7 주변영역(SA7)에는 제2 게이트 구동부(310)가 직접적으로 집적된다.

도 11은 도 10에 도시된 구동칩의 내부 구성을 나타낸 블록도이다. 도 12a는 도 10의 C 부분의 확대도이고, 도 12b는 도 10의 C` 부분의 확대도이다.

도 10 및 도 11을 참조하면, 상기 구동칩(220)은 제어부(221), 메모리부(222), 데이터 구동부(223)를 포함한다.

상기 구동칩(220)의 입력단자(IT)에는 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)가 제공된다. 상기 구동칩(220)은 사각 형상을 갖고, 제1 내지 제4 단부(EP1, EP2, EP3, EP4)를 구비한다. 여기서, 상기 입력단자(IT)는 상기 구동칩(220)의 제1 단부(EP1)에 구비된다.

상기 제어부(221)는 상기 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)에 응답하여 메인 또는 서브 영상신호(M-DATA, S-DATA), 수평 제어신호(HCS), 제1 수직 제어신호(VCS1) 및 제2 수직 제어신호(VCS2)를 출력한다.

도 12a 및 도 12b에 도시된 바와 같이, 상기 제1 출력단자(OT1-1 ~ OT1-m)의 일부는 상기 구동칩(220)의 제2 단부(EP2)에 구비되고, 일부는 상기 구동칩(220)의 제3 단부(EP3)에 구비되고, 나머지 일부는 제4 단부(EP4)에 구비된다.

다시 도 10 및 도 11을 참조하면, 상기 제1 출력단자(OT1-1 ~ OT1-m)는 상기 제1 주변영역(SA1)에서 제1 표시영역(DA1)에 구비된 제1 데이터 라인군(DL1-1 ~ DL1-m)과 전기적으로 연결된다.

상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j)는 제1 연결 라인군(CL1-1 ~ CL1-j)을 통해 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 전기적으로 연결된다. 따라서, 상기 데이터 구동부(213)로부터 출력된 상기 메인 영상신호(M-DATA)는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 인가된다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 표시영역(DA2)에 구비된 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.

상기 구동칩(210)은 상기 제1 및 제2 수직 제어신호(VCS1, VCS2)가 출력되는 제2 출력단자(OT2)를 더 포함한다. 도 12a에 도시된 바와 같이, 상기 제2 출력단자(OT2)는 상기 구동칩(210)의 제3 단부(EP3)에 구비된다.

다시 도 10 및 도 11을 참조하면, 상기 제2 출력단자(OT2)는 상기 제2 주변영역(SA2)에서 상기 제1 게이트 구동부(240)와 전기적으로 연결되어, 상기 제1 수직 제어신호(VCS1)는 상기 제1 게이트 구동부(240)로 인가된다. 상기 제1 게이트 구동부(240)는 상기 제1 수직 제어신호(VCS1)에 응답하여 상기 제1 게이트라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 출력한다.

한편, 상기 제1 게이트 구동부(240)는 제2 연결 라인(CL2)을 통해 상기 제2 게이트 구동부(310)와 전기적으로 연결된다. 따라서, 상기 제2 수직 제어신호(VCS2)는 상기 제1 게이트 구동부(240)를 거쳐 상기 제2 연결 라인(CL2)을 통해 상기 제2 게이트 구동부(310)로 인가된다. 상기 제2 게이트 구동부(310)는 상기 제2 수직 제어신호(VCS2)에 응답하여 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)에 제2 게이트 구동신호를 출력한다.

상술한 바와 같이, 상기 구동칩(230)의 제3 단부(EP3)에는 상기 제1 및 제2 수직 제어신호(VCS1, VCS2)를 출력하는 제2 출력단자(OT2) 뿐만 아니라 상기 데이터 신호가 출력되는 제1 출력단자(OT1-1 ~ OT1-m)의 일부가 각각 구비된다. 또한, 상기 구동칩(230)의 제4 단부(EP4) 전체에는 상기 제1 출력단자(OT1-1 ~ OT1-m)의 다른 일부가 구비된다.

이로써, 상기 구동칩(230)의 사이즈를 증가시키지 않고도 상기 제1 출력단자(OT1-1 ~ OT1-m)의 수를 전체적으로 증가시킬 있고, 그로 인해서 상기 제1 액정표시패널(200)의 해상도도 증가시킬 수 있다.

이와 같은 표시장치에 따르면, 제1 및 제2 표시패널은 하나의 구동칩에 의해서 구동되고, 제1 및 제2 표시패널에 데이터 신호를 출력하는 데이터 구동부는 구동칩 내에 구비된다. 게이트 구동부는 제1 및 제2 표시패널 중 어느 하나에 집적되고, 구동칩으로부터 제어신호를 수신하여 게이트 신호를 출력한다.

따라서, 구동칩은 출력단자를 통해 게이트 구동부를 제어하기 위한 게이트 제어신호를 출력하기 때문에, 데이터 신호를 출력하는 출력단자들이 차지하는 면적을 충분히 확보할 수 있다. 이로써, 제1 및 제2 표시패널의 해상도가 증가되더라도 구동칩의 전체적인 사이즈가 증가되는 것을 방지할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

제1 게이트 신호 및 제1 데이터 신호에 응답하여 제1 영상을 표시하는 제1 표시패널;

제2 게이트 신호 및 제2 데이터 신호에 응답하여 제2 영상을 표시하는 제2 표시패널;

제1 게이트 제어신호, 상기 제2 게이트 신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하기 위한 구동칩; 및

상기 제1 표시패널에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력하는 제1 게이트 구동부를 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 표시패널은,

상기 제1 게이트 신호를 수신하는 제1 게이트 라인; 및

상기 제1 데이터 신호를 수신하는 제1 데이터 라인을 포함하는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 제2 표시패널은,

상기 제2 게이트 신호를 수신하는 제2 게이트 라인; 및

상기 제1 데이터 라인과 전기적으로 연결되고, 상기 제2 데이터 신호를 수신하는 제2 데이터 라인을 포함하는 것을 특징으로 하는 표시장치.
제3항에 있어서, 상기 제1 및 제2 표시패널을 전기적으로 연결하는 연성회로기판을 더 포함하는 것을 특징을 하는 표시장치.
제4항에 있어서, 상기 제2 데이터 신호는 상기 제1 데이터 라인 및 연성회로기판을 통과하여 상기 제2 데이터 라인으로 제공되고,

상기 제2 게이트 신호는 상기 연성회로기판을 통과하여 상기 제2 게이트 라인으로 제공되는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 구동칩은,

원시 영상신호 및 원시 제어신호에 응답하여 상기 제1 게이트 제어신호, 제2 게이트 제어신호, 제1 데이터 제어신호 및 제2 데이터 제어신호를 출력하는 제어부;

상기 제2 게이트 제어신호에 응답하여 상기 제2 게이트 신호를 출력하는 제2 게이트 구동부; 및

상기 제1 또는 제2 데이터 제어신호에 응답하여 상기 제1 또는 제2 데이터 신호를 출력하는 데이터 구동부를 포함하는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 구동칩은,

상기 원시 영상신호 및 원시 제어신호를 수신하는 입력단자;

상기 제1 또는 제2 데이터신호를 출력하는 제1 출력단자;

상기 제1 게이트 제어신호를 출력하는 제2 출력단자; 및

상기 제2 게이트 신호를 출력하는 제3 출력단자를 더 포함하는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 입력단자는 상기 구동칩의 제1 단부에 구비되고, 상기 제1 출력단자는 상기 제1 단부에 인접한 제2 단부의 일부 및 상기 제1 단부와 마주하는 제3 단부에 구비되며, 상기 제2 출력단자는 제2 단부의 나머지 일부에 구비되고, 상기 제3 출력단자는 상기 제2 단부와 마주하는 제4 단부에 구비되는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 표시패널은 상기 제2 표시패널보다 높은 해상도를 갖는 것을 특징으로 하는 표시장치.
제9항에 있어서, 상기 제1 표시패널은 상기 제2 표시패널보다 큰 사이즈를 갖는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 및 제2 표시패널 중 적어도 하나는 액정표시패널인 것을 특징으로 하는 표시장치.
제1 게이트 신호 및 제1 데이터 신호에 응답하여 제1 영상을 표시하는 제1 표시패널;

제2 게이트 신호 및 제2 데이터 신호에 응답하여 제2 영상을 표시하는 제2 표시패널;

제1 게이트 제어신호, 상기 제2 게이트 제어신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하기 위한 구동칩;

상기 제1 표시패널에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력하는 제1 게이트 구동부; 및

상기 제2 표시패널에 집적되고, 상기 제2 게이트 제어신호에 응답하여 상기 제2 게이트 신호를 출력하는 제2 게이트 구동부를 포함하는 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 구동칩은,

원시 영상신호 및 원시 제어신호에 응답하여 상기 제1 게이트 제어신호, 제2 게이트 제어신호, 제1 데이터 제어신호 및 제2 데이터 제어신호를 출력하는 제어부; 및

상기 제1 또는 제2 데이터 제어신호에 응답하여 상기 제1 또는 제2 데이터 신호를 출력하는 데이터 구동부를 포함하는 것을 특징으로 하는 표시장치.
제13항에 있어서, 상기 구동칩은,

상기 원시 영상신호 및 원시 제어신호를 수신하는 입력단자;

상기 제1 또는 제2 데이터신호를 출력하는 제1 출력단자;

상기 제1 게이트 제어신호를 출력하는 제2 출력단자; 및

상기 제2 게이트 제어신호를 출력하는 제3 출력단자를 더 포함하는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 입력단자는 상기 구동칩의 제1 단부에 구비되고, 상기 제1 출력단자는 상기 제1 단부에 인접한 제2 단부, 상기 제1 단부와 마주하는 제3 단부의 일부 및 상기 제2 단부와 마주하는 제4 단부의 일부에 구비되며, 상기 제2 출력단자는 상기 제2 단부의 나머지 일부에 구비되고, 상기 제3 출력단자는 상기 제4 단부의 나머지 일부에 구비되는 것을 특징으로 하는 표시장치.
제13항에 있어서, 상기 구동칩은,

상기 원시 영상신호 및 원시 제어신호를 수신하는 입력단자;

상기 제1 또는 제2 데이터신호를 출력하는 제1 출력단자; 및

상기 제1 및 제2 게이트 제어신호를 출력하는 제2 출력단자를 더 포함하는 것을 특징으로 하는 표시장치.
제16항에 있어서, 상기 입력단자는 상기 구동칩의 제1 단부에 구비되고, 상기 제1 출력단자는 상기 제1 단부에 인접한 제2 단부, 상기 제1 단부와 마주하는 제3 단부 및 상기 제2 단부와 마주하는 제4 단부의 일부에 구비되며, 상기 제2 출력단자는 상기 제4 단부의 나머지 일부에 구비되는 것을 특징으로 하는 표시장치.