KR20050002417A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20050002417A
KR20050002417A KR1020030043795A KR20030043795A KR20050002417A KR 20050002417 A KR20050002417 A KR 20050002417A KR 1020030043795 A KR1020030043795 A KR 1020030043795A KR 20030043795 A KR20030043795 A KR 20030043795A KR 20050002417 A KR20050002417 A KR 20050002417A
Authority
KR
South Korea
Prior art keywords
film
metal
metal wiring
hard mask
forming
Prior art date
Application number
KR1020030043795A
Other languages
English (en)
Inventor
박신승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043795A priority Critical patent/KR20050002417A/ko
Publication of KR20050002417A publication Critical patent/KR20050002417A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 금속배선 상부에 백금을 이용한 하드마스크 금속막을 증착함으로써, 고단차의 금속배선막을 패터닝할 수 있고, 하드마스크 금속막을 제거하지 않고 콘택 플러그를 형성할 수 있으며, 수직한 형상의 비아 플러그를 형성하여 비아 플러그 하부의 임계치수가 작아지는 현상을 방지하여 금속배선 패턴의 저항을 감소할 수 있어, 소자의 특성을 향상할 수 있는 반도체 소자의 금속배선 형성 방법에 관한 것이다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal line in semiconductor device}
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 고단차(High Aspect Ration)를 갖는 알루미늄(Aluminum; Al)을 식각하여 금속배선을 패터닝 하는 방법에 관한 것이다.
종래의 고단차를 갖는 금속막을 패터닝(Patterning) 하는 방법으로는 감광막 마스크(Photo Mask)를 이용하는 방법, SiON으로 구성된 하부 반사 방지막(Bottom ARC; BARC)을 이용하는 방법, SiON으로 구성된 하드마스크막을 이용하는 방법 및 다마신(Damascene) 공정을 이용한 패터닝 방법을 적용하여 고단차의 금속배선을 패터닝 하였다.
상술한 방법들을 간략히 살펴보면, 먼저, 감광막 마스크를 이용하는 방법은 0.18㎛이하의 디자인 룰을 갖는 저단차의 저밀도의 금속배선을 형성하는데 주로 사용된다. 즉, 금속 배선의 임계치수가 0.30Å 일 경우 적용한다. 이를 살펴보면 다음과 같다. 소정의 구조가 형성된 반도체 구조물 상에 금속층을 증착한 다음 감광막을 도포한다. 포토 리소그라피(Photo Lithography) 공정을 실시하여 감광막 패턴을 형성한다. 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 금속막을 패터닝하여 금속배선을 형성한다. 하지만, 상술한 감광막 마스크를 이용하는 방법은 감광막 패턴의 마진이 작아 금속막의 두께 증가에 제한(감광막의 마진이 작아 두꺼운 금속막을 완전히 식각하지 못함)이 있고, 고단차를 갖는 금속배선의 식각이 어렵다. 또한 감광막 패턴으로 인해 임계치수가 높아진다.
다음으로, SiON으로 구성된 하부 반사 방지막(Bottom ARC; BARC)을 이용하는 방법은 저단차의 고밀집도를 갖는 금속배선 형성(임계치수가 0.03Å 이하)에 사용하는 방법으로, 금속막 및 얇은 두께의 SiON막을 형성한다. 감광막 패턴을 형성한 다음 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 SiON막 및 금속막을 식각한다. 이때 SiON막이 베리어 역할을 하여 감광막의 두께를 어느 정도 줄일 수 있지만, 기본적인 감광막 마진 확보를 할 수 없게 되어 고 단차의 금속막을 식각하여 금속배선을 형성할 때는 많은 문제점이 있다.
상술한 바와 같이 감광막 패턴을 이용한 금속배선의 패턴은 패턴의 밀집도가 증가 할수록 금속패턴의 임계치수가 감소하게 되고, 이로써, 감광막 패턴의 단차가 증가하게 되어 감광막 패턴의 붕괴위험성이 발생하게 된다. 이를 극복하기 위해 저 단차를 갖는 감광막 패턴을 형성하게 되고, 이 때문에 감광막 패턴의 마진이 감소하게 된다. 이를 해결하기 위해 다마신 공정과 SiON 하드마스크를 이용한 방법이 도입되었다.
먼저, 다마신 공정을 이용한 금속배선 패터닝 방법은 고밀도의 고 단차를 갖는 금속배선 형성에 사용하는 방법으로, 층간절연막을 증착한 다음 패터닝 하여 금속배선용 트랜치를 형성한다. 금속 도금 방법으로 금속막을 증착한 다음 CMP 공정을 실시하여 평탄화 함으로써 금속배선을 형성하는 방법이다. 하지만, 다마신 공정은 공정의 단가가 비싸고, 금속막을 CMP공정을 통하여 동일한 패턴으로 평탄화 하는 데는 많은 문제점이 있다.
다음으로, SiON으로 구성된 하드마스크막을 이용하는 방법은 고밀도의 고단차를 갖는 금속배선 형성에 사용하는 방법으로, 금속막 및 두꺼운 SiON막을 형성한다. 감광막 패턴을 형성한 다음 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 SiON층을 패터닝 한다. 패터닝된 SiON층을 식각마스크로 하는 식각공정을 실시하여 금속배선을 패터닝 한다.
하지만, 상술한 방법을 적용한 후 후속 공정을 실시하여 금속배선을 연결하기 위한 콘택홀을 형성할 경우, 두꺼운 SiON층을 식각하게 된다.
도 1a 및 1b는 종래의 SiON 하드마스크층을 이용하여 형성된 반도체 소자의 금속배선 영역을 나타낸 SEM 사진이다.
도 1a 및 1b를 참조하면, SiON층의 특성에 의해 식각시 많은 폴리머가 발생하게 되고 이로써 콘택홀 하부의 임계치수가 줄어들게 되고(도 1a의 A참조), 콘택 저항이 증가하게 되며, 이로 인하여 소자 특성이 열화 되게 된다. 또한, 콘택홀 하부에 폴리머가 잔류(도 1b의 B참조)하게 되면 후속 콘택 플러그 증착 공정 수행 후 상부 메탈과의 연결이 원활하게 이루어 지지 않아 소자의 생산성이 감소하게 되는 문제점이 발생한다.
또한, 반도체 소자는 더욱 집적화 되고 빠른 스피드를 요구하게 된다. 이를 만족시키기 위해 금속배선의 패턴 밀도와 종횡비가 증가하게된다. 이러한 금속배선의 패턴밀도가 증가하게 되면, 패턴의 임계치수(Critical Dimension; CD)가 감소하게 되고, 식각 로딩 효과가 증하게 되고, 과도식각의 목표가 증가하게 되고, 결국은 감광막의 마진을 감소시켜 감광막을 이용한 패터닝 공정이 어려워지는 문제가 발생한다. 또한, 금속배선의 두께가 증가하게 되면, 즉, 종횡비가 높아지면, 금속배선 형성을 위해 식각하여야 하는 식각 타겟이 증가하게 되고, 과도한 식각시간으로 인해 감광막 손실이 발생하고, 감광막의 마진을 감소시키는 문제가 발생한다. 또한, 금속패턴의 임계치수가 감소하면, 감광막의 종횡비가 증가하고, 감광막 패턴의 붕괴(Collapse)위험이 증가하고, 이를 극복하기 위해서는 감광막의 두께를 감소시켜야 하고, 결국은 이로인해 감광막의 마진이 감소되는 문제가 발생한다. 이러한 이유로 인해 더 이상은 감광막 패턴만으로는 높은 종횡비를 갖는 금속배선 형성을 위한 식각이 어려워지는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 금속막 상부에 백금을 이용한 하드 마스크막을 증착함으로써, 고단차의 금속막을 패터닝할 수 있고, 하드 마스크막을 제거하지 않고 콘택플러그를 형성할 수 있으며, 금속막 패터닝시 하드마스크막도 함께 식각되는 현상을 방지하여 목표로 하는 패턴의 금속배선을 형성할 수 있는 반도체 소자의 금속배선 형성 방법을 제공한다.
도 1a 및 1b는 종래의 SiON 하드마스크층을 이용하여 형성된 반도체 소자의 금속배선 영역을 나타낸 SEM 사진이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 단면들이다.
도 3은 본 발명에 따른 금속배선 형성 방법에 있어서, 금속배선막과 하드마스크 금속막간에 금속 접합막을 적용한 단면도이다.
도 4는 본 발명에 따른 금속배선 형성 방법에 있어서, 하드 마스크 금속막 상부에 반사방지막을 적용한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 기판 112 : 접합부
114 : 하부구조 116, 140 : 층간 절연막
118 : 콘택홀 120 : 콘택 플러그
122 : 금속배선막 124 : 하드 마스크막
126 : 감광막 패턴 130 : 금속배선
142 : 비아 플러그 132 : 금속접합막
134 : 반사 방지막
본 발명에 따른 접합부와 연결되어 있는 콘택 플러그가 형성된 반도체 기판이 제공되는 단계와, 상기 콘택 플러그를 포함한 전체 구조 상부에 금속배선막을 형성하는 단계와, 상기 금속배선막 상에 하드마스크 금속막을 형성하는 단계와, 패터닝 공정을 실시하여 상기 하드마스크 금속막을 패터닝하는 단계 및 패터닝된 하드마스크 금속막을 식각 마스크로 사용하는 플라즈마를 이용한 식각공정을 실시하여 금속배선막을 식각하여 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 단면들이다.
도 2a를 참조하면, 플래시 셀(Flash Cell) 또는 트랜지스터(transistor)를 포함하는 하부 구조(114)가 형성된 반도체 기판(110)에 제 1 층간절연막(116)을 증착한 다음 제 1 층간 절연막(116)을 패터닝 하여 접합부(112)를 노출시키는 콘택홀(Contact Hole; 118)을 형성한다.
도 2b를 참조하면, 콘택 홀(118)을 금속으로 매립하여 콘택 플러그(Contact Plug; 120)를 형성한다. 콘택홀(118) 매립용 금속으로는 텅스텐(W)을 사용하는 것이 바람직하다. 콘택 플러그(120)를 포함한 전체 구조 상부에 금속배선막(122) 및 하드마스크 금속막(124)을 형성한다. 금속배선막(122)은 알루미늄(Al)을 이용하여 1 내지 100000Å의 두께로 형성하는 것이 바람직하고, 하드마스크 금속막(124)은 백금(Platinum; Pt)을 이용하여 1 내지 1000Å의 두께로 형성하는 것이 바람직하다. 하드마스크 금속막(124)으로 금속배선막과의 그 식각양태가 다른 금속막을 사용하는 것이 효과적이다. 이로써, 하드마스크 금속막(124)으로 백금막을 사용할 경우, 백금과 알루미늄의 식각형태의 차에 의해 하드마스크 금속막(124)을 300Å 미만의 두께로 형성할 수 있다. 즉, 하드마스크 금속막을 100 내지 300Å 두께로 형성하는 것이 바람직하다. 또한, 하드마스크 금속막(124)으로 백금을 사용함으로써, 하부의 금속배선과 상부의 금속배선간의 연결부분의 저항을 감소할 수 있다. 하드마스크 금속막으로 사용되는 백금막은 새로운 금속(Novel Metal)으로서 안정적인 산화 반응성, 낮은 비저항 특성을 갖는 금속막으로 고 이온 플라즈마(High Ion Energy Plasma) 조건에서 식각이 진행되는 반도체 공저에 있어서 이상적인 하드 마스크 역활을 할 수 있는 금속막이다.
도 2c를 참조하면, 하드마스크 금속막(124) 상부에 감광막을 도포한 다음 포토 리소그라피 공정을 실시하여 금속배선을 형성하기 위한 감광막 패턴(126)을 형성한다. 감광막 패턴(126)은 금속배선이 형성되지 않는 영역의 하드마스크금속막(124)을 노출시킨다. 감광막 패턴(126)을 식각 마스크로 하는 식각공정을 실시하여 노출된 하드마스크 금속막(124)을 식각한다.
백금으로 구성된 하드마스크 금속막(124)은 Cl2 및/또는 Ar을 주 식각 가스로 하는 고 이온 에너지 플라즈마(High Ion Energy Plasma)를 이용한 식각공정을 실시하여 제거한다. 백금막의 식각은 백금의 안정적이고 낮은 반응성으로 인해 종래의 저 에너지의 플라즈마 이온, 라티칼과의 화학적 상호작용에 의한 식각방식은 적용되지 않는다. 즉, 기존의 수백V 영역의 셀프 DC 바이어스(Self DC Bias)가 적용되는 식각 장치에서는 식각이 진행되지 않는다. 낮은 에너지(Energy) 상태의 이온충격(Ion Bombard)로는 안정적인 백금막의 결합을 분리할 수 없다. 이러한 백금막의 화학적 상호작용 식각특성은 다른 물질의 식각공정에서 하드 마스크로 사용될 수 있는 근거가 된다. 백금막의 식각은 수천V 영역(1000 내지 2000V)의 고 이온 에너지 플라즈마 상태에서만 진행되며, 높은 에너지의 이온이 백금막에 충돌하여 백금막의 결합을 분리하고 분리된 백금 입자가 플라즈마 중의 Cl계열 이온, 라티칼과 반응하여 휘발성 바이프러덕트(Byproduct)를 형성함으로써 식각이 진행되는 물리적 충격에 의한 식각방법을 사용하는 것이 바람직하다. 반면에 알루미늄은 플라즈마 이온들과의 물리적인 충격(Physical Bombardment)보다는 화학적 상호작용(Chemical Reaction)에 의해 제거된다.
도 2d를 참조하면, 감광막 패턴(126)을 제거한 다음 패터닝된 하드마스크 금속막(124)을 식각마스크로 하는 식각공정을 실시하여 노출된 금속배선막(122)을 식각하여 금속배선(130)을 형성한다.
백금에 대한 높은 식각선택 특성을 갖는 Cl2/BCl3을 주 식각 가스로 하는 저 이온 에너지 플라즈마(Low Ion Energy Plasma)를 이용한 건식식각을 실시하여 알루미늄으로 이루어진 노출된 금속배선막(122)을 식각하여 금속배선(130)을 형성한다. 즉, 주식각 공정 시간에 대하여 1 내지 300% 내에서 식각을 실시하여 상부의 하드마스크 금속막(124)이 식각되는 것을 최소화하면서, 금속배선막(122)을 제거한다.
앞서 설명한 바와 같이 하드마스크 금속막(124)과 금속배선막(122)은 플라즈마이온과의 식각반응차가 발생한다. 이로인해 금속배선막(122) 상부의 하드마스크 금속막(124)의 패턴 변화 없이 금속배선막(122)을 패터닝 할 수 있다. 종래의 산화막, 질화막, 감광막 및 기타 다른 물질막을 이용할 경우보다, 백금을 이용한 하드마스크 금속막(124)을 이용할 경우 플라즈마 식각에 의한 식각반응차에 의해 매우 효과적인 식각방지막 역할을 할 수 있다. 이로써, 고단차를 갖는 금속배선(130) 형성시 충분한 식각 공정마진을 확보할 수 있다.
도 2e를 참조하면, 금속배선(130)이 형성된 전체 구조 상부에 제 2 층간 절연막(140)을 증착한 다음 제 2 층간 절연막(140)을 패터닝하여 금속배선(130) 상의 하드마스크 금속층(124)을 노출시키는 비아홀(미도시)을 형성한다. 비아홀을 텅스텐으로 매립하여 비아 플러그(142)를 형성하여 상부 금속배선과의 연결을 준비한다.
상술한 반도체 소자의 금속배선 형성 방법에 있어서, 금속배선과 하드마스크 금속층간의 접합을 위해 두 층간에 금속 접합막을 형성할 수도 있다. 금속배선과하드마스크 금속막간에 금속 접합막을 형성하여 금속배선을 형성하는 방법을 간략히 설명하기로 한다.
도 3은 본 발명에 따른 금속배선 형성 방법에 있어서, 금속배선막과 하드마스크 금속막간에 금속 접합막을 적용한 단면도이다.
도 3을 참조하면, 콘택 플러그(120) 상에 금속배선막(122), 금속접합막(132) 및 하드마스크 금속막(124)을 형성한다. 구체적으로, 금속접합막(132)은 티타늄(Ti)을 1 내지 10000Å의 두께로 증착하여 형성한다.
감광막을 이용하여 하드마스크 금속막(124) 및 금속 접합막(132)을 패터닝한 다음 패터닝된 하드마스크 금속막(124) 및 금속접합막(132)을 식각마스크로 하는 식각공정을 실시하여 금속배선막(122)을 패터닝하여 금속배선(130)을 형성한다. 또는 감광막을 이용하여 하드마스크 금속막(124)을 패터닝한 다음 패터닝된 하드마스크 금속막(124)을 식각마스크로 하는 식각공정을 실시하여 금속 접합막(132) 및 금속배선막(122)을 패터닝하여 금속배선(130)을 형성한다. 이후 비아홀 및 비아 플러그공정을 상술한 공정과 동일하기 때문에 생략하기로 한다.
또한, 상술한 반도체 소자의 금속배선 형성 방법에 있어서, 하드마스크 금속막 상부에 반사방지막을 형성할 수도 있다. 이를 간략히 설명하기로 한다.
도 4는 본 발명에 따른 금속배선 형성 방법에 있어서, 하드 마스크 금속막 상부에 반사방지막을 적용한 단면도이다.
도 4를 참조하면, 콘택 플러그(120) 상에 금속배선막(122), 하드마스크 금속막(124) 및 반사 방지막(134)을 형성한다. 구체적으로, 반사방지막(134)은 SiON을1 내지 10000Å의 두께로 증착하여 형성한다.
감광막을 이용하여 반사방지막(134) 및 하드마스크 금속막(124)을 패터닝한 다음 패터닝된 반사방지막(134) 및 하드마스크 금속막(124)을 식각마스크로 하는 식각공정을 실시하여 금속배선막(122)을 패터닝하여 금속배선(130)을 형성한다. 반사 방지막(134)으로 인해 더욱 효과적인 감광막 패턴을 형성할 수 있고, 이로써 목표로 하는 하드마스크 금속막(124) 패턴을 형성할 수 있다. 이후 비아홀 및 비아 플러그공정을 상술한 공정과 동일하기 때문에 생략하기로 한다.
상술한 바와 같이, 본 발명은 금속을 이용한 하드마스크 금속층을 금속배선 상부에 형성함으로써, 수직한 형상의 비아 플러그를 형성하여 비아 플러그 하부의 임계치수가 작아지는 현상을 방지할 수 있고, 폴리머가 비아 홀 내부에 잔류하지 않아 금속배선간의 단락현상을 방지할 수 있으며, 이로써, 반도체 소자의 생산성 향상을 가져올 수 있다.
또한, 금속배선 패턴의 저항을 감소할 수 있어, 소자의 특성을 향상할 수 있다.
또한, 고단차를 갖는 금속배선층의 식각에 대한 높은 공정 마진을 확보할 수 있다.

Claims (8)

  1. 접합부와 연결되어 있는 콘택 플러그가 형성된 반도체 기판이 제공되는 단계;
    상기 콘택 플러그를 포함한 전체 구조 상부에 금속배선막을 형성하는 단계;
    상기 금속배선막 상에 하드마스크 금속막을 형성하는 단계;
    패터닝 공정을 실시하여 상기 하드마스크 금속막을 패터닝하는 단계; 및
    패터닝된 하드마스크 금속막을 식각 마스크로 사용하는 플라즈마를 이용한 식각공정을 실시하여 금속배선막을 식각하여 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 하드마스크 금속막으로 플라즈마를 이용한 식각공정시, 플라즈마 이온과의 반응성이 상기 금속배선막과 다른 물질막을 사용하는 반도체 소자의 금속배선 형성 방법
  3. 제 1 항에 있어서,
    상기 금속배선막으로 알루미늄을 이용하고, 상기 하드마스크 금속막으로 백금을 이용하는 반도체 소자의 금속배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 하드마스크 금속막은 Cl2및/또는 Ar을 주 식각 가스로 하는 플라즈마 식각을 통해 패터닝 하는 반도체 소자의 금속배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 플라즈마를 이용한 식각공정은 Cl2/BCl3을 주 식각 가스로 하는 반도체 소자의 금속배선 형성 방법.
  6. 제 1 항에 있어서, 상기 금속배선 형성하는 단계후,
    상기 금속배선을 포함한 전체 구조상부에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 패터닝 하여 상기 패터닝된 하드마스크 금속막의 일부를 개방하는 비아홀을 형성하는 단계; 및
    상기 비아홀을 도전물질로 매립하여 비아 플러그를 형성하는 단계를 더 포함하는 반도체 소자의 금속배선 형성 방법.
  7. 제 1 항에 있어서, 상기 금속배선막 형성단계 후,
    상기 금속배선막 상에 티타늄으로 이루어진 금속 접합막을 형성하는 단계를 더 포함하는 반도체 소자의 금속배선 형성 방법.
  8. 제 1 항에 있어서, 상기 하드마스크 금속막 형성단계 후,
    상기 하드 마스크 금속막 상에 SiON으로 이루어진 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 금속배선 형성 방법.
KR1020030043795A 2003-06-30 2003-06-30 반도체 소자의 금속 배선 형성 방법 KR20050002417A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043795A KR20050002417A (ko) 2003-06-30 2003-06-30 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043795A KR20050002417A (ko) 2003-06-30 2003-06-30 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20050002417A true KR20050002417A (ko) 2005-01-07

Family

ID=37217947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043795A KR20050002417A (ko) 2003-06-30 2003-06-30 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20050002417A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083962B2 (en) 2006-04-06 2011-12-27 Samsung Electronics Co., Ltd. Method for forming minute pattern and method for forming semiconductor memory device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083962B2 (en) 2006-04-06 2011-12-27 Samsung Electronics Co., Ltd. Method for forming minute pattern and method for forming semiconductor memory device using the same

Similar Documents

Publication Publication Date Title
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
KR100880312B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
WO2022188351A1 (zh) 半导体结构的形成方法及半导体结构
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
KR100673196B1 (ko) 플래쉬 메모리 소자의 금속배선 및 콘택플러그 형성방법
KR20050002417A (ko) 반도체 소자의 금속 배선 형성 방법
US20210028017A1 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
KR20060000912A (ko) 반도체 소자 제조 방법
JP2006032721A (ja) 半導体装置の製造方法
KR100665405B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20220293466A1 (en) Method for Forming Semiconductor Structure and Semiconductor Structure
KR100342869B1 (ko) 반도체 장치의 다층 금속배선 식각 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100421278B1 (ko) 반도체소자의 제조방법
JPH1092929A (ja) 半導体装置の製造方法
KR20040001478A (ko) 금속 배선 형성 방법
KR20060029007A (ko) 반도체 소자 제조 방법
KR20080060345A (ko) 반도체 소자의 제조 방법
KR20010087917A (ko) 반도체 소자의 금속 플러그 충전방법
KR20040001459A (ko) 하드마스크를 이용한 비아홀 형성방법
KR20050073375A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination