KR200461295Y1 - 반전 칩 저항 어레이 및 반전 패키징 테이프 - Google Patents
반전 칩 저항 어레이 및 반전 패키징 테이프 Download PDFInfo
- Publication number
- KR200461295Y1 KR200461295Y1 KR2020110000235U KR20110000235U KR200461295Y1 KR 200461295 Y1 KR200461295 Y1 KR 200461295Y1 KR 2020110000235 U KR2020110000235 U KR 2020110000235U KR 20110000235 U KR20110000235 U KR 20110000235U KR 200461295 Y1 KR200461295 Y1 KR 200461295Y1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- carrier
- chip resistor
- circuit layer
- resistor array
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Details Of Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반전 칩 저항 어레이는 베이스, 복수의 저항 모듈, 제1 보호층, 제2 보호층 및 태그 층을 가진다. 상기 베이스는 절연 재료로 만들어지고 상부, 하부 및 대향하는 두 개의 측벽을 가진다. 상기 복수의 저항 모듈은 상기 베이스 위에 개별적으로 배치되며, 각각의 저항 모듈은 전도 재료로 만들어지고 회로 층 및 두 개의 전극을 가진다. 상기 회로 층은 상기 베이스의 하부에 장착된다. 상기 전극들은 상기 베이스의 측벽 위에 각각 장착되고 서로 대향해서 상기 회로 층에 전기적으로 접속되어 있다. 상기 제1 보호층은 연성의 절연 재료로 만들어지고 상기 회로 층 위에 장착되어 상기 회로 층을 커버한다. 상기 제2 보호층은 연성의 절연 재료로 만들어지고 상기 베이스 위에 장착되어 있다. 상기 태그 층은 상기 제2 보호층 위에 장착되어 있다.
Description
본 고안은 칩 저항 어레이 및 상기 칩 저항 어레이를 구비하는 패키징 테이프에 관한 것이며, 구체적으로는, 베이스의 하부에 회로 층을 탑재하여 전기 신호의 전송 경로를 단축하는 반전 칩 저항 어레이에 관한 것이다.
도 8 및 도 9를 참조하면, 종래의 칩 저항 어레이는 베이스(40), 복수의 저항 모듈(41), 보호층(42) 및 태그 층(tag layer)(43)을 포함한다. 베이스(40)는 절연 세라믹 재료로 만들어진 육면체이고 상부, 하부 및 대향하는 두 개의 측벽을 가진다. 복수의 저항 모듈(41)은 베이스(40) 상에 개별적으로 배치되고, 각각의 저항 모듈(41)은 전도 재료로 만들어지고 회로 층(410) 및 두 개의 전극(411)을 가진다. 회로 층(410)은 베이스(40) 위에 횡단하여 장착되어 있다. 전극들(411)은 베이스(40)의 측벽 위에 각각 장착되고 회로 층(40)에 전기적으로 접속되어 있다. 보호 층(42)은 연성의 절연 재료(soft insulating material)로 만들어지고, 회로 층(410) 위에 장착되어 회로 층(410)을 커버한다. 태그 층(43)은 상기 보호층(42) 위에 장착되어 사양 타입을 나타낸다.
종래의 칩 저항 어레이는 전극들(411)과 함께 회로 보드 상에 땜납되어 있다. 상기 전극들(411) 중 하나로부터 전기 신호가 입력되고, 회로 층(410)에 전송된 다음, 다른 전극(411)으로부터 출력된다. 그렇지만, 전기 신호가 칩 저항 어레이를 지나가는 경로는 너무 멀어서 높은 저항을 가지게 된다. 이러한 높은 저항은 칩 저항 어레이의 발열, 휘어짐, 변형 또는 단락을 일으킨다. 또한, 칩 저항 어레이만이 베이스(40)의 상부에 장착되어 있는 보호층(42)에 의해 제공되는 상부 보호(top protection)를 가진다. 이 보호층(42)의 거칠기(toughness) 및 세기(strength)는 칩 저항 어레이를 충분히 지지하고 보호할 수 없어 열로 인해 찌그러지거나 휘어질 수 있다.
이러한 단점을 극복하기 위해, 본 고안은 전술한 문제를 완화하거나 회피할 수 있는 칩 저항 어레이를 제공한다.
본 고안의 주목적은 칩 저항 어레이 및 이러한 칩 저항 어레이를 구비하는 패킹 테이프를 제공하는 것이며, 특히 베이스의 하부에 회로 층이 장착되어 전기 신호의 전송 경로를 단축하는 반전 칩 저항 어레이를 제공하는 것이다.
반전 칩 저항 어레이는 베이스, 복수의 저항 모듈, 제1 보호층, 제2 보호층 및 태그 층을 가진다. 상기 베이스는 절연 재료로 만들어지고 상부, 하부 및 대향하는 두 개의 측벽을 가진다. 상기 복수의 저항 모듈은 상기 베이스 위에 개별적으로 배치되며, 각각의 저항 모듈은 전도 재료로 만들어지고 회로 층 및 두 개의 전극을 가진다. 상기 회로 층은 상기 베이스의 하부에 장착된다. 상기 전극들은 상기 베이스의 측벽 위에 각각 장착되고 서로 대향해서 상기 회로 층에 전기적으로 접속되어 있다. 상기 제1 보호층은 연성의 절연 재료로 만들어지고 상기 회로 층 위에 장착되어 상기 회로 층을 커버한다. 상기 제2 보호층은 연성의 절연 재료로 만들어지고 상기 베이스 위에 장착되어 있다. 상기 태그 층은 상기 제2 보호층 위에 장착되어 있다.
본 고안의 다른 목적, 이점, 및 새로운 특징은 첨부된 도면을 참조하여 이하의 상세한 설명으로부터 분명하게 될 것이다.
도 1은 본 고안에 따른 반전 칩 저항 어레이의 제1 실시예에 대한 사시도이다.
도 2는 도 1의 반전 칩 저항 어레이의 확대 측단면도이다.
도 3은 본 고안에 따른 반전 칩 저항 어레이의 제2 실시예에 대한 사시도이다.
도 4는 도 3의 반전 칩 저항 어레이의 확대 측단면도이다.
도 5는 본 고안에 따른 반전 칩 저항 어레이를 구비한 패킹 테이프의 평면도이다.
도 6은 도 5의 반전 칩 저항 어레이를 구비한 패킹 테이프의 부분 측면도이다.
도 7은 본 고안에 따른 반전 칩 저항 어레이를 구비한 패킹 테이프의 다른 실시예의 부분 측면도이다.
도 8은 종래의 칩 저항 어레이의 사시도이다.
도 9는 도 8의 종래의 칩 저항 어레이의 확대 측단면도이다.
도 2는 도 1의 반전 칩 저항 어레이의 확대 측단면도이다.
도 3은 본 고안에 따른 반전 칩 저항 어레이의 제2 실시예에 대한 사시도이다.
도 4는 도 3의 반전 칩 저항 어레이의 확대 측단면도이다.
도 5는 본 고안에 따른 반전 칩 저항 어레이를 구비한 패킹 테이프의 평면도이다.
도 6은 도 5의 반전 칩 저항 어레이를 구비한 패킹 테이프의 부분 측면도이다.
도 7은 본 고안에 따른 반전 칩 저항 어레이를 구비한 패킹 테이프의 다른 실시예의 부분 측면도이다.
도 8은 종래의 칩 저항 어레이의 사시도이다.
도 9는 도 8의 종래의 칩 저항 어레이의 확대 측단면도이다.
도 1 내지 도 5를 참조하면, 본 고안에 따른 반전 칩 저항 어레이는 베이스(10), 복수의 저항 모듈(11), 제1 보호층(12), 제2 보호층(13) 및 태그 층(14)을 포함한다. 본 고안에 따라 반전 칩 저항 어레이를 구비하는 패킹 테이프는 패킹 테이프(20) 및 복수의 반전 칩 저항 어레이를 가진다.
도 1 및 도 2를 참조하면, 반전 칩 저항 어레이 A의 제1 실시예에서, 베이스(10)는 절연 재료로 만들어지고 상부, 하부 및 대향하는 두 개의 측벽을 가진다. 베이스(10)는 절연 세라믹으로 만들어질 수 있고 육면체일 수 있다.
복수의 저항 모듈(11)은 베이스(10) 위에 개별적으로 배치되어 있고, 각각의 저항 모듈(11)은 전도 재료로 만들어지고 회로 층(110) 및 두 개의 전극(111)을 가진다. 회로 층(110)은 베이스(10)의 하부에 장착되어 있다. 복수의 전극(111)은 베이스의 측벽에 각각 장착되어 있고 서로 대향해서 회로 층(110)에 전기적으로 접속되어 있으며, 각각의 전극(111)은 측면 세그먼트, 상부 세그먼트 및 하부 세그먼트를 가진다.
전극(111)의 측면 세그먼트는 베이스(10)의 측벽 위에 장착되어 있고 상부 단부(top end) 및 하부 단부(bottom end)를 가진다. 전극(111)의 상부 세그먼트는 전극(111)의 측면 세그먼트의 상부 단부로부터 돌출하고 베이스(10)의 상부의 일부에 장착되어 있다. 전극(111)의 하부 세그먼트는 전극(111)의 측면 세그먼트의 하부 단부로부터 돌출하고 베이스(10)의 근처에서 회로 층(110)의 일부 위에 장착되어 있다.
제1 보호층(12)은 절연 재료로 만들어지고 회로 층(110) 위에 장착되어 회로 층(110)을 보호한다. 제2 보호층(13)은 연성의 절연 재료로 만들어지고, 베이스(10)의 상부에 장착되어 반전 칩 저항 어레이 A에 충분한 세기 및 거칠기를 제공한다. 제1 및 제2 보호층(12, 13)은 베이스(10)의 하부 및 상부에 각각 장착되어 반전 칩 저항 어레이를 유지 및 고정시킴으로써 휘어지거나 변형되지 않게 한다. 태그 층(14)은 제2 보호층(13) 위에 장착되어 사양의 타입을 나타낸다.
도 3 및 도 4를 참조하면, 제2 실시예에서는, 베이스(10B), 제1 보호층(12B), 제2 보호층(13B), 태그 층(14B)은 제1 실시예와 동일하지만, 복수의 저항 모듈이 이하와 같이 상이한 구조를 가진다.
베이스(10B)의 각각의 측벽은 베이스(10B)의 하부에서 상부까지의 높이를 정한다.
복수의 저항 모듈(11B)은 베이스(10B) 위에 개별적으로 장착되어 있고, 각각의 저항 모듈(11B)은 전도 재료로 만들어지며 회로 층(110B) 및 두 개의 전극(111B)을 가진다. 회로 층(110B)은 베이스(10B)의 하부에 장착되어 있다. 복수의 전극(111B)은 베이스(10)의 측벽 위에 각각 장착되어 있고 서로 대향해서 회로 층(110B)에 전기적으로 접속되며, 각각의 전극(111B)은 측면 세그먼트 및 하부 세그먼트를 가진다.
전극(111B)의 측면 세그먼트는 베이스(10B)의 측벽 위에 장착되어 있고 높이 및 하부 단부를 가진다. 전극(111B)의 높이는 베이스(10B)의 측벽의 높이의 절반보다 높이만 베이스(10B)의 측벽의 높이보다 낮기 때문에, 전극(111B)의 측벽 세그먼트는 베이스(10B)의 상부가 연장하지 않게 한다. 전극(111B)의 하부 세그먼트는 전극(111B)의 측벽 세그먼트의 하부 단부로부터 돌출하고 베이스(10)의 하부 근처에서 회로 층(110)의 일부 위에 장착되어 있다.
제1 보호층(12B)은 회로 층(110B) 위에 장착되어 있다. 제2 보호층(13B)은 베이스(10B)의 상부에 장착되어 있다. 태그 층(14B)은 제2 보호층(13B) 위에 장착되어 있다.
제2 실시예에서는 복수의 전극(111B)의 측면 세그먼트의 높이가 단축되어 있기 때문에, 복수의 전극(111B)의 재료가 절약되고 반전 칩 저항 어레이 A의 비용이 감소될 수 있다. 또한, 단축된 복수의 전극(111B)은 손상이나 단락으로부터 보호받을 수 있다. 또한, 복수의 전극(111B)의 측면 세그먼트는 베이스(10)의 상부로 연장하지 않기 때문에, 베이스(10)의 상부는 평평함을 유지할 수 있고 제2 보호층(13B)은 베이스(10)의 상부에 원활하게 장착될 수 있으며 태그 층(14B)은 제2 보호층(13B)에 원활하게 장착될 수 있다. 반전 칩 저항 어레이 A는 이러한 자동 테이킹 머신(automatic taking machine)에 의해 부착되어 용이하게 다루어질 수 있다.
도 5 및 도 6을 참조하면, 패킹 테이프(20)는 반전 칩 저항 어레이 A를 패킹하는데 사용되고 캐리어(21) 및 하나 이상의 커버(22)를 가진다. 캐리어(21)는 복수의 반전 칩 저항 어레이 A를 개별적으로 포함한다. 반전 칩 저항 어레이 A가 캐리어(21) 위에 놓이면, 반전 칩 저항 어레이 A가 상향 기립해서 동등하게 배치되도록 반전 칩 저항 어레이 A의 제1 보호층(12)이 캐리어(21)에 대향한다. 커버(22)는 투명이며 캐리어(21) 상에 장착되어 반전 칩 저항 어레이 A를 커버한다.
캐리어(21)는 길게 연장되어 있고, 종이 또는 플라스틱으로 만들어질 수 있으며 함유 표면(containging surface), 복수의 가이딩 홀(guiding hole)(210) 및 복수의 함유 홀(containing hole)(211)을 가진다. 가이딩 홀(210)은 캐리어(21)를 관통해서 개별적으로 형성되고, 자동 테이킹 머신이 반전 칩 저항 어레이를 겨냥하도록 패킹 테이프(20)를 따라 일렬로 배치된다. 복수의 함유 홀(211)은 캐리어(21)의 함유 표면에 개별적으로 형성되어 있고 가이딩 홀(210)에 인접하여 패킹 테이프(20)를 따라 일렬로 배치되며, 각각의 함유 홀(211)은 블라인드 홀(blind hole)이며 반전 집 저항 어레이 A의 형상으로서 형성되며 하나의 반전 칩 저항 어레이 A를 내부에 포함한다. 커버(22)는 캐리어(21)의 함유 표면 위에 장착되어 복수의 함유 홀(211)을 커버하며 캐리어(21) 위에 반전 칩 저항 어레이 A를 고정한다.
도 7을 참조하면, 대안의 실시예에서는, 패킹 테이프(20A)가 캐리어(21A) 및 두 개의 커버(22A)를 가진다. 캐리어(21A)는 종이 또는 플라스틱으로 만들어질 수 있고 두 개의 대향하는 표면, 복수의 가이딩 홀(201A) 및 복수의 함유 홀(211A)을 가진다. 가이딩 홀(210A)은 캐리어(21A)를 관통해서 개별적으로 형성되고 캐리어(21A)를 따라 일렬로 배치된다. 함유 홀(211A)은 캐리어(21)의 표면을 관통해서 개별적으로 형성되고 가이딩 홀(210A)에 인접해서 일렬로 배치되며, 각각의 함유 홀(211A)은 반전 칩 저항 어레이 A를 포함한다. 커버(22A)는 캐리어(21A)의 표면 위에 각각 장착되어 캐리어(21A) 위에 반전 칩 저항 어레이 A를 커버하고 고정한다.
반전 칩 저항 어레이 A를 구비하는 패킹 테이프(20, 20A)를 사용할 때는, 패킹 테이프(20, 20A)를 자동 테이킹 머신 위에 설정한다. 자동 테이킹 머신은 대응하는 가이딩 홀(210, 210A)에 따라 각각의 반전 칩 저항 어레이 A를 겨냥하고, 태그 층(14) 근처에 있는 커버(22, 22A)를 띄우고, 당김 노즐을 이용해서 반전 칩 저항 어레이 A의 베이스(10)의 상부를 당기고, 회로 보드(30) 위에 반전 칩 저항 어레이 A를 설치한다. 반전 칩 저항 어레이 A의 제1 보호층(12, 12B)은 회로 보드(30)에 대향하며 이 회로 보드(30) 위에 부착되어 있다. 전극(111, 111B)은 회로 보드(30) 위에 땜납되어 있다.
본 고안에 따른 반전 칩 저항 어레이 A이 회로 층(110, 110B)은 베이스(10)의 하부에 장착되어 있기 때문에, 반전 칩 저항 어레이 A에서 전기 신호의 전송 경로는 단축되고 저항은 감소된다. 전기 신호는 전극(111, 111B) 중 하나로부터 입력되고, 전극(111, 111B)에 인접하는 회로 층(110, 110B)에 직접 전송된 다음, 전극(111, 111B) 중 다른 전극으로부터 출력된다.
또한, 제1 보호층(12, 12B)은 베이스(10)의 하부에 장착되어 회로 층(110, 11B)이 전도되지 않도록 커버한다. 제1 보호층(12, 12B) 및 제2 보호층(13, 13B)은 연성의 절연 재료로 만들어지며 베이스(10)의 하부 및 상부에 각각 장착되어 반전 칩 저항 어레이 A의 거칠기 및 세기를 강화시키고, 반전 칩 저항 어레이 A가 열에 의해 휘어지거나 충격을 받거나 구부러지지 않게 하고 회로 층(110, 110B)을 보호하여 회로가 절단되는 것을 방지하여, 반전 칩 저항 어레이 A의 품질이 향상된다.
본 고안의 다양한 특징 및 이점을 본 고안의 구조 및 기능에 대한 설명과 함께 서술하였으나, 본 개시는 예시에 지나지 않는다. 첨부된 청구의 범위가 표현되는 일반적인 넓은 의미로 나타내어지는 완전한 정도에 이르기까지, 특히 부품들의 형상, 크기 및 배치와 관련해서 본 고안의 원리 내에서 변형이 이루어질 수 있다.
Claims (7)
- 반전 칩 저항 어레이(reversing chip resistor array)에 있어서,
절연 재료로 만들어지며, 상부, 하부, 및 대향하는 두 개의 측벽을 가지는 베이스;
상기 베이스 상에 개별적으로 배열되어 있고, 전도 재료로 각각 만들어지며, 상기 베이스의 하부에 장착된 회로 층, 및 상기 베이스의 측벽 상에 각각 장착되어 있고 서로 대향해서 상기 회로 층에 전기적으로 접속되어 있는 두 개의 전극을 가지는 복수의 저항 모듈;
연성의 절연 재료(soft insulating material)로 만들어지고 상기 회로 층 위에 장착되어 상기 회로 층을 보호하는 제1 보호층;
연성의 절연 재료로 만들어지고 상기 베이스의 상부에 장착되는 제2 보호층; 및
상기 제2 보호층 상에 장착되는 태그 층(tag layer)
을 포함하고,
상기 베이스의 각각의 측벽은 상기 베이스의 하부에서 상부까지의 높이로서 정해지고,
상기 각각의 전극은,
상기 베이스의 측벽에 장착되고, 상기 베이스의 측벽의 높이보다 낮은 높이 및 하부 단부를 가지는 측면 세그먼트; 및
상기 전극의 측면 세그먼트의 하부 단부로부터 돌출하고 상기 베이스의 하부 근처에서 상기 회로 층 위에 장착되는 하부 세그먼트를 가지는
반전 칩 저항 어레이. - 제1항에 있어서,
상기 전극의 측면 세그먼트는 상기 베이스의 측벽의 높이의 절반보다 높은 높이를 가지는, 반전 칩 저항 어레이. - 반전 칩 저항 어레이를 구비하는 패킹 테이프(packing tape)에 있어서,
캐리어(carrier), 복수의 반전 칩 저항 어레이, 및 커버를 포함하며,
상기 캐리어는,
함유 표면(containing surface);
상기 캐리어를 관통해서 개별적으로 형성된 복수의 가이딩 홀(guiding hole); 및
상기 캐리어의 함유 표면에 개별적으로 형성된 복수의 함유 홀(containing hole)
을 포함하며,
상기 복수의 반전 칩 저항 어레이는 상기 복수의 함유 홀에 각각 장착되며,
상기 복수의 반전 칩 어레이 각각은,
절연 재료로 만들어지고 상부, 하부 및 대향하는 두 개의 측벽을 가지는 베이스;
상기 베이스 상에 개별적으로 배치되고 전도 재료로 만들어지며, 상기 베이스의 하부에 장착되는 회로 층, 및 상기 베이스의 측벽에 각각 장착되고 상기 회로 층에 서로 대향해서 전기적으로 접속되어 있는 두 개의 전극을 각각 가지는 복수의 저항 모듈;
연성의 절연 재료로 만들어지고 상기 회로 층 위에 장착되어 상기 회로 층을 보호하는 제1 보호층;
연성의 절연 재료로 만들어지고 상기 베이스의 상부에 장착되어 있는 제2 보호층; 및
상기 제2 보호층 위에 장착되어 있는 태그 층(tag layer)
을 가지며,
상기 커버는 상기 캐리어의 함유 표면 위에 장착되어 상기 복수의 함유 홀을 커버하며 상기 캐리어 상에 상기 반전 칩 저항 어레이를 고정하고,
각각의 함유 홀은 상기 캐리어의 함유 표면 내에 형성되는 블라인드 홀(blind hole)인
패킹 테이프. - 제3항에 있어서,
상기 캐리어는 두 개의 표면을 가지며,
상기 각각의 함유 홀은 상기 캐리어의 표면을 관통해서 형성되며,
반전 칩 저항 어레이를 구비하는 상기 패킹 테이프는 하나의 커버를 더 가지며,
상기 커버들은 상기 캐리어의 표면 위에 각각 장착되어 상기 복수의 함유 홀을 커버하고 상기 캐리어 위에 상기 반전 칩 저항 어레이를 고정하는, 패킹 테이프. - 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99207069U TWM396487U (en) | 2010-04-19 | 2010-04-19 | Inverse type chip resistor bus and material carrier belt loaded with the inverse type chip resistor bus |
| TW099207069 | 2010-04-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110010134U KR20110010134U (ko) | 2011-10-26 |
| KR200461295Y1 true KR200461295Y1 (ko) | 2012-07-03 |
Family
ID=45087359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020110000235U KR200461295Y1 (ko) | 2010-04-19 | 2011-01-10 | 반전 칩 저항 어레이 및 반전 패키징 테이프 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR200461295Y1 (ko) |
| TW (1) | TWM396487U (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI606468B (zh) * | 2017-06-03 | 2017-11-21 | 可調式雙面排阻電阻器裝置及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11154601A (ja) * | 1993-09-08 | 1999-06-08 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器とその製造方法 |
| JP2003081330A (ja) * | 2001-09-12 | 2003-03-19 | Rohm Co Ltd | チップ抵抗器用包装体 |
| JP2007194398A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | チップ形抵抗ネットワーク |
-
2010
- 2010-04-19 TW TW99207069U patent/TWM396487U/zh not_active IP Right Cessation
-
2011
- 2011-01-10 KR KR2020110000235U patent/KR200461295Y1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11154601A (ja) * | 1993-09-08 | 1999-06-08 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器とその製造方法 |
| JP2003081330A (ja) * | 2001-09-12 | 2003-03-19 | Rohm Co Ltd | チップ抵抗器用包装体 |
| JP2007194398A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | チップ形抵抗ネットワーク |
Also Published As
| Publication number | Publication date |
|---|---|
| TWM396487U (en) | 2011-01-11 |
| KR20110010134U (ko) | 2011-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7375975B1 (en) | Enhanced durability memory card | |
| KR101544716B1 (ko) | 투명 전도성 필름 | |
| KR101544715B1 (ko) | 투명 전도성 필름 | |
| US9040140B2 (en) | SMT tape | |
| JP2015503242A5 (ko) | ||
| US20140238729A1 (en) | Printed circuit board structure with heat dissipation function | |
| US7699547B2 (en) | Compact camera module | |
| KR20100118318A (ko) | 칩온 보드 타입의 패키지 | |
| KR20150003084A (ko) | 터치 패널 | |
| JP2010278133A (ja) | 回路基板 | |
| JP2009177112A (ja) | 発光ダイオードパッケージ | |
| US20100327301A1 (en) | Led lighting device | |
| KR200461295Y1 (ko) | 반전 칩 저항 어레이 및 반전 패키징 테이프 | |
| US7763959B2 (en) | Heat slug for package structure | |
| US6329594B1 (en) | Integrated circuit package | |
| JP6013748B2 (ja) | 半導体パッケージ | |
| KR101331737B1 (ko) | 반도체 패키지 | |
| KR100848425B1 (ko) | 전기장치용 용기 | |
| KR20110003519U (ko) | 전자 저장 장치용 패키지 | |
| US9538661B2 (en) | Electronic device module including a printed circuit | |
| JPWO2013132815A1 (ja) | 電子部品内蔵モジュールおよび電子機器並びに電子部品内蔵モジュールの製造方法 | |
| CN201910306U (zh) | 反向式晶片排阻及置入反向式晶片排阻的载料带 | |
| JP6414753B2 (ja) | 太陽電池モジュール用端子ボックス | |
| TW200832195A (en) | Method of making an optoelectronic module and optoelectronic module obtained by such method | |
| KR102339062B1 (ko) | 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170525 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180529 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190411 Year of fee payment: 8 |