KR20040107354A - 원자층 증착법에 의한 이산화실리콘막 형성 방법 및이로부터 얻어지는 반도체 소자 - Google Patents

원자층 증착법에 의한 이산화실리콘막 형성 방법 및이로부터 얻어지는 반도체 소자 Download PDF

Info

Publication number
KR20040107354A
KR20040107354A KR1020040006611A KR20040006611A KR20040107354A KR 20040107354 A KR20040107354 A KR 20040107354A KR 1020040006611 A KR1020040006611 A KR 1020040006611A KR 20040006611 A KR20040006611 A KR 20040006611A KR 20040107354 A KR20040107354 A KR 20040107354A
Authority
KR
South Korea
Prior art keywords
period
catalyst
reactant
chamber
silicon dioxide
Prior art date
Application number
KR1020040006611A
Other languages
English (en)
Other versions
KR100555552B1 (ko
Inventor
이주원
추강수
박재언
양종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/459,943 external-priority patent/US6992019B2/en
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20040107354A publication Critical patent/KR20040107354A/ko
Application granted granted Critical
Publication of KR100555552B1 publication Critical patent/KR100555552B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

적어도 2개의 실리콘 원자를 가지는 실리콘 화합물로 구성되는 제1 반응물을 사용하거나, 촉매 성분으로서 지방족 3차 아민을 사용하거나, 또는 이들의 조합에 의해 반도체 기판상에 우수한 특성을 가지는 이산화실리콘막을 형성하기 위한 촉매 보조형 원자층 증착 (ALD) 방법과, 이에 관련되는 퍼지 방법 및 시퀀스에 관하여 개시한다.

Description

원자층 증착법에 의한 이산화실리콘막 형성 방법 및 이로부터 얻어지는 반도체 소자{Methods for forming silicon dioxide layers on substrates using atomic layer deposition and semiconductor device obtained therefrom}
본 발명은 원자층 증착 공정을 이용하여, 반도체 제조 등에 있어서 기판상에 이산화실리콘막을 성장시키는 방법의 개량에 관한 것이다. 본 발명의 방법은, 예를 들면 게이트 산화막 또는 유전층에 적용되는 이산화실리콘막의 특성 전체에 걸쳐 매우 정밀한 제어를 용이하게 하는 것이다. 본 발명의 방법은 반도체 제조시 게이트 스페이서, 게이트 산화막, 실리사이드 블로킹막, 비트 라인 스페이서, 층간절연막, 식각 정지층, 및 이들에 관련된 최종 제품 또는 중간 제품을 제조할 때에 특히 유효하다.
반도체 소자의 제조에 있어서, 전형적으로 화학 기상 증착(CVD), 저압 CVD (LPCVD), 또는 플라즈마 CVD (PECVD) 등과 같은 종래 기술에 의해 기판 표면상에 이산화실리콘막을 형성한다. 이들 기술은 비교적 저온에서 양호한 스텝 커버리지를 제공하는 것으로 인식되고 있다. 그러나, 반도체 소자의 밀도가 증가함에 따라 장치를 구성하는 각 요소의 높이가 높아진다. 그 결과, 증가된 패턴 밀도 편차와 그에 따른 균일도의 감소로 인하여 문제가 발생한다.
본원에 참고 문헌으로서 결합되어 있는 미국 특허 제6,090,442호 명세서 (이하, "클라우스 '442 특허"라 한다)에 교시되어 있는 바와 같이, 이러한 인식되어 있는 문제에 대한 하나의 해결 방법이 원자층 증착(ALD) 기술이다. 그러나, 클라우스 '442 특허는 ALD 기술의 큰 결점으로서 표면 반응이 완료되기 위해서는 통상적으로 600°K 보다 높은 온도와, 109L (여기서, 1L = 10- 6Torr sec) 보다 큰 압력에 반응 물질이 노출되어야 한다고 교시하고 있다. 이와 같은 고온 및 고압 처리는 이들 공정의 처리 실시의 곤란성을 포함하는 여러가지 이유로 인하여 초박막 증착에 적용하는 것은 바람직하지 않다.
클라우스 '442 특허에서는 이와 같은 문제에 대한 개량된 접근 방법이 교시되어 있다. 클라우스 '442 특허에서는 촉매형 2원 반응 시퀀스 화학 (catalyzed binary reaction sequenc chemistry)를 사용하여 실온에서 기능화 기판상에 원자층 박막을 성장시키는 방법을 제공하고 있다. 특히, 클라우스 '442 특허에 따르면, 실온에서 실시하는 2원 촉매 보조형 "반-반응(half-reaction)"을 이용하여, OH 종단 기판상에 이산화실리콘막을 성장시키는 데에 2 단계 원자층 증착 (ALD) 공정을 이용할 수 있다.
클라우스 '442 특허는 특정 실시 형태에 있어서 "제1 분자 전구체"로서 SiCl4를 사용하고 촉매로서 피리딘을 사용한다. 먼저, 기판을 예를 들면 H2O를 사용하여 "제1 관능기"로서 OH-로 기능화한다. 다음에, 기능화된 기판을 루이스 염기 또는 루이스 산 (예를 들면, 피리딘)인 촉매와, 성장시킬 막의 주요 요소 및 제2 관능기 (예를 들면, SiCl4)를 포함하는 제1 분자 전구체에 노출시킨다. 클라우스 '442 특허에 기재된 바와 같이, 제1 "반-반응"에 있어서 촉매는 기능화된 기판의 제1 관능기와 상호 작용하고, 이어서 제1 분자 전구체는 (촉매에 의해 활성화 된) 제1 관능기와 반응하여, 촉매 치환이 일어나고, 기판의 제1 관능기와 제1 분자 전구체의 주요 요소 간의 결합을 발생시킨다. 이들 2개의 반응은 제1 "반-반응"으로 이루어지고, 막의 표면에 걸쳐 위치되어 있는 제2 관능기와 함께 막 형성을 개시한다.
클라우스 '442 특허의 공정에 있어서 이 시점에서는 과잉의 제1 분자 전구체와 부산물이 반응 챔버로부터 퍼지되고, 부분적으로 반응된 기판은 추가의 촉매와 제2 분자 전구체에 노출된다. 촉매는 막 표면에 따라 노출되어 있는 제2 관능기를 그와 반응하는 것에 의해 활성화하고, 제2 분자 전구체와 함께 제2 관능기의 치환이 일어나고, 또한 제1 분자 전구체의 주요 요소에의 결합이 이루어진다. 이제, 제2 분자 전구체는 제1 분자 전구체의 주요 요소와 촉매 간의 결합과 반응하여, 촉매의 치환이 발생되고 새롭게 성장된 표면층 위에는 제1 관능기가 적층되어, 완전한 성장/증착 싸이클이 완료되고, 다음 싸이클의 준비로서 기판 표면이 기능화 상태로 되돌아간다.
클라우스 '442 특허의 촉매 보조형 증착 공정은 ALD 기술의 실질적인 진보를 나타내는 것이며, 실온 ALD를 가능하게 하는 것이긴 하지만, 클라우스 '442 특허의 기술을 사용하여 성장된 박막의 표면 밀도, 균일도 및 품질은 반도체 산업에 있어서 요구되는 표준에는 합치하지 않게 된다. 보다 소형의 마이크로 일렉트로닉스 컴포넌트를 구현하기 위한 끝없는 진보에 의해 반도체 소자의 특성에 있어서 보다 정밀한 제어가 필요하게 된다. 이와 같은 정밀한 제어는 보다 균일한 표면 특성 및 패턴 밀도를 필요로 한다. 본 발명에 따른 ALD 기술에서의 새로운 진보는 종래 기술에서 얻어질 수 있었던 것 보다 우수한 표면 밀도와 보다 균일한 표면 특성을 가지는 반도체 소자용 박막을 생성하고, 그 결과 박막의 특성 전반에 걸쳐 현저하게 정밀한 제어가 가능하고, 현재의 소형화된 제품에 적합한 보다 고품질의 반도체 소자의 제조가 가능하게 된다.
클라우스 '442 특허에 따르면, "트리에틸아민((C2H5)3N)과 같은 강한 아민 염기는 클로로실란의 존재하에 염화 트리에틸암모늄 (NH+(C2H5)3Cl-)과 같은 염 화합물을 형성하는 것으로 나타났다. 이들 염은 표면을 해치고 이들의 성장으로 인하여 반응 효율이 악화된다"고 기재하고 있다. (콜럼 9, 제24 ∼ 28행). 이와 같이, 클라우스 '442 특허는 ALD의 적용에 있어서 트리에틸아민, 즉 지방족 3차 아민을 사용하는 것에 대하여 그 사용 동기가 되기에 부적합한 방향으로 교시하고 있다. 그러나, 본 발명에서는 상기한 문제들을 해결하기 위하여 다양한 퍼지 방법과 함께 결합된 공정 조건의 제어 방법을 확인하였다.
본 발명의 목적은 우수한 표면 밀도 및 매우 높은 순도를 가지고 표면 특성이 고정밀도로 제어된 매우 균일한 박막을 성장시키기 위하여 원자층 증착법 (ALD)을 사용하는 향상된 방법을 제공하는 것이다.
본 발명의 다른 목적은 반응물 재료 중 하나로서 적어도 2개의 실리콘 원자를 가지는 실리콘 화합물을 사용하여 반도체 기판상에 이산화실리콘막을 형성하는 ALD 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 촉매 재료로서 지방족 3차 아민 화합물을 사용하여 반도체 기판상에 이산화실리콘막을 형성하는 ALD 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 본 발명의 방법을 실시하기 위한 최적의 온도 및 압력 범위를 제공하는 것이다.
본 발명의 또 다른 목적은 본 발명의 방법의 이점을 증대시키기 위하여 반응/퍼지 공정 시퀀스, 타이밍 및 이와 같은 증착 싸이클을 실시하기 위한 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 본 발명의 방법에 의해 기판상에 형성된 이산화실리콘막을 경화시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 게이트 스페이서, 게이트 산화막, 실리사이드 블로킹막, 비트 라인 스페이서, 층간절연막, 식각 정지층 등의 용도에 사용하기 위하여 기판의 표면에 따라 우수한 표면 밀도를 가지고 고순도로 균일하게 증착된 이산화실리콘막을 구비한 기판을 가지는 향상된 반도체 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 제1 반응물로서 Si2Cl6을 사용하거나, 촉매로서 지방족 3차 아민을 사용하거나, 이들의 결합에 의하여 반도체 기판상에 이산화실리콘막을 형성하는 촉매 보조형 ALD 방법을 제공하는 것이다.
도 1은 기판상에 이산화실리콘 박막을 형성하기 위한 본 발명의 ALD 방법의 단계들을 개략적으로 설명하는 플로차트이다.
도 2는 본 발명의 개량된 ALD 방법을 기초로 하여 여러 화학 반응 단계들에서의 이론적인 하부 화학 구조를 개략적으로 나타낸 도면이다.
도 3은 본 발명에 따른 ALD 방법에서 기판상의 이산화실리콘 증착 속도를 종래 기술에 따른 ALD 공정과 비교한 그래프이다.
도 4는 본 발명에 따른 ALD 방법을 이용하여 기판상에 형성된 SiO2박막의 의 실리콘 "리치도(richness)"를 종래 기술에 따른 ALD 공정과 비교한 그래프이다.
도 5a는 본 발명에 따른 ALD 방법을 이용하여 형성된 SiO2단일층에서의 실리콘 결합 상태를 종래 기술에 따른 ALD 공정과 비교한 그래프이다.
도 5b는 도 5a에서 확립된 결합 상태의 차이를 설명하는 다른 실리콘 화학 결합 배치를 개략적으로 설명하는 도면이다.
도 6은 본 발명에 따른 ALD 방법을 이용하여 형성된 SiO2박막의 습식 식각속도를 종래 기술에 따른 ALD 공정과 비교한 그래프이다.
도 7은 1개 또는 그 이상의 N-H 결합을 포함하는 촉매를 사용하여 종래 기술의 교시에 따라 ALD 공정을 실시하였을 때 Si-N 결합을 가지는 원하지 않는 특정한 부산물의 형성을 확인하는 크로마토그래프이다.
도 8은 본 발명의 일 실시 형태에 따라 반응 챔버에 반응물 및 촉매를 공급하는 가스 펄싱(pulsing) 방법을 설명하는 도면이다.
도 9 내지 도 12는 본 발명의 ALD 방법을 실시하는 데 사용될 수 있는 가스 공급, 배기 또는 퍼지를 위한 변형 가능한 대표적인 "레시피(recipes)" 또는 시퀀스 싸이클을 나타내는 도면들이다.
도 13은 본 발명에 따른 ALD 방법을 사용하여 기판상에 SiO2의 증착 속도가 공정 온도에 따라 어떻게 변화하는가를 나타내는 도면이다.
도 14는 본 발명에 따른 ALD 방법을 이용하여 형성된 SiO2박막의 불순물 함량 (탄소 함량으로 측정)이 공정 온도에 따라 어떻게 변화하는가를 나타내는 도면이다.
도 15는 본 발명에 따른 ALD 방법을 이용하여 기판상에 증착되는 SiO2의 증착 속도가 공정 압력에 따라 어떻게 변화하는가를 나타내는 도면이다.
도 16은 본 발명에 따른 ALD 방법을 이용하여 형성되는 SiO2박막의 비균일도가 공정 압력에 따라 어떻게 변화하는가를 나타내는 도면이다.
본 발명의 상기 및 다른 목적, 이점 및 개선은 다음에 설명하는 바와 같이 첨부 도면을 참조하여 설명하는 상세한 설명에 의해 보다 잘 이해될 것이다.
본 발명은 반도체 기판상에 향상된 특성 및 순도를 가지는 이산화실리콘 박막을 형성하기 위하여 촉매 보조형 원자층 증착법 (ALD)를 사용하는 개량된 방법이다. 본 발명의 제1 실시 형태에 있어서, ALD 공정에서 예를 들면 Si2Cl6와 같이 적어도 2개의 실리콘 원자를 가지는 실리콘 화합물을 제1 반응물로서 사용한다. 제2 실시 형태에 있어서, ALD 공정에서 트리메틸아민과 같은 지방족 3차 아민을 촉매로서 사용한다. 제3 실시 실시 형태에서는 ALD 공정에서 적어도 2개의 실리콘 원자를 가지는 실리콘 화합물을 제1 반응물로 사용하고, 지방족 3차 아민 화합물을 촉매로 사용한다. 본 발명의 다른 실시 양태에 있어서, 증착된 이산화실리콘박막을 경화하는 방법을 제공하며, 본 발명의 방법을 실시하기 위한 최적의 온도 및 압력 조건을 확립하고, 본 발명의 방법에 대하여 대체 가능한 반응/퍼지 공정 시퀀스를 기술한다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
표 1은 종래 기술에 따른 고온 ALD 기술 및 클라우스 '442 특허의 촉매 보조형 ALD 기술과 본 발명의 3개의 실시 형태에서의 이론적 화학 반응의 비교를 정리한 것이다.
표 2는 본 발명의 여러 실시 형태들에 따른 촉매, 제1 반응물 및 제2 반응물의 예시적인 조합을 정리한 것이다.
도 1은 촉매를 이용하는 원자층 증착 (ALD) 공정에 의해 기판상에 이산화실리콘 박막을 형성하는 본 발명의 방법에 일반적으로 적용되는 여러 단계, 절차 및연속적인 화학 반응을 개략적으로 설명하는 플로차트이다. 도 1의 플로차트에서의 각 단계들을 이하에서 설명한다.
단계 110
적당한 기능화된 기판을 반응 챔버 내에 로딩한다.
단계 120
기판의 온도가 이산화실리콘 ALD 공정을 개시하기에 적합한 온도, 전형적으로는 약 25 ∼ 150℃에 이르기까지 기판을 예열(豫熱)한다. 예열이 이루어짐과 동시에, 또는 예열된 직후에 반응 챔버를 배기한다. 챔버의 배기는 전형적으로 60초 내에 행할 수 있다.
단계 130
ALD에 의해 기판 표면 위에 새로운 이산화실리콘막을 형성한다. 원하는 두께의 이산화실리콘 박막이 성장될 때까지 싸이클을 반복한다. 단계 130은 다음의 소단계 132 내지 138로 구성되며, 이들 각각에 대하여 이하에서 설명한다.
단계 132 ∼ 138
단계132
제1 반응물과 촉매와의 혼합물을 반응 챔버에 공급한다. 촉매는 기판상에서 제1 반응물의 반응 활성화 에너지를 낮추는 작용을 한다. 그 결과, 공정 온도는 대략 실온 또는 실온 보다 약간 높은 온도까지 저하한다.
제1 반응물이 공급될 때, 챔버내의 공정 온도는 전형적으로는 약 25 ∼ 150℃, 바람직하게는 약 90 ∼ 110℃이다. 챔버내의 공정 압력은 전형적으로는 약 0.1∼ 100 Torr, 바람직하게는 약 0.5 ∼ 5 Torr이다. 불활성 가스, 예를 들면 아르곤(Ar)을 제1 반응물 및 촉매와 함께 챔버에 공급해도 된다.
-OH 반응 사이트의 H는 제1 염기 촉매 존재하에 제1 반응물의 할로겐 원자와 반응하여 할로겐 산을 형성한다. 할로겐 산은 제1 염기 촉매와 함께 중화되고, 염이 생성된다. 이와 동시에, 제1 반응물의 Si 원자는 기판상의 반응 사이트상에서 산소(O)와 반응하여 제1 반응물의 화학흡착층을 형성한다.
단계 134
제1 반응 공정 (단계 132)의 부산물, 예를 들면 염, 반응하지 않은 제1 반응물 등을 제거한다.
단계 136
제2 반응물(O 및 H를 포함)과 제2 염기 촉매의 혼합물을 챔버에 공급하여 제1 반응물의 화학흡착층을 제2 반응물과 화학적으로 반응시킨다.
제2 반응물의 예는 H2O, H2O2또는 오존이다. 바람직한 일 실시 형태에서, 제2 염기 촉매는 제1 염기 촉매와 동일하다.
제2 반응물을 반응 챔버에 공급할 때, 챔버내의 온도 및 압력의 범위는 전형적으로는 단계 132에서 사용된 온도 및 압력의 범위와 대략 동일하다.
이 단계에서, 제2 반응물의 O 원소는 기판 표면상에 화학흡착된 Si와 반응한다. 제2 염기 촉매 존재하에서, 제2 반응물의 H 원소는 할로겐 원자와 반응하고, 그것에 의해 할로겐 산이 생성된다. 이어서, 이와 같이 생성된 할로겐 산과 염기촉매와의 사이의 중화에 의해 염이 생성된다.
단계 138
제2 반응 공정 (단계136)의 부산물을 제거한다.
단계 140
반응 챔버를 배기하고, 챔버내에 잔류하는 증착 부산물을 제거한다. 바람직하게는 약 90초 내에 이 단계를 완료한다. 단계 140을 행하는 동안 챔버에는 기체를 공급하지 않는다.
단계 150
그 표면에 따라 SiO2박막이 형성된 기판을 챔버로부터 언로딩한다.
단계 160
이 단계는 새로 증착된 SiO2박막을 경화시키는 단계이다. 본 발명에 따라 이산화실리콘막을 경화시키는 데에는 다음의 3가지 방법을 이용할 수 있다.
1. 열처리: 실질적으로 불활성 가스 (즉, 기판 표면에 대해 불활성), 예를 들면, 질소(N2), 산소(O2), 수소(H2), 아르곤(Ar) 등의 존재하에, 약 300 ∼ 900℃에서 기판을 어닐링한다.
2. 플라즈마 처리: 산소(O2) 또는 수소(H2)의 존재하에, 약 200 ∼ 700℃에서 기판을 어닐링한다.
3. 전형적으로는 약 25 ∼ 700℃에서 오존(O3) 처리
전술한 3가지 경화 방법 중 어느 것이라도 본 발명에 의한 촉매 보조형 ALD 공정을 사용하여 성장된 SiO2박막에 인-시튜로 사용할 수 있다. 상기 경화 방법 2 및 3이 특히 양호한 것을 확인하였다.
제1 실시 형태
본 발명의 제1 실시 형태에서는, 제1 반응물로서 Si2Cl6또는 그에 상응하는 화합물, 예를 들면 2개 또는 3개 이상의 실리콘 원자를 가지는 할로겐화실리콘 화합물을 사용하고; 제2 반응물로서 산소(O) 및 수소(H)를 포함하는 화합물, 예를 들면, H2O 또는 H2O2를 사용하고; 촉매로서 염기 화합물 예를 들면, 암모니아 또는 아민을 사용하여 수산기를 가지는 기판의 기능화 표면상에 이산화실리콘 박막을 성장시킨다. 본 실시 형태에서는 제1 반응물은 적어도 2개의 실리콘 원자를 가지는 실리콘 화합물, 예를 들면 Si2X6, Si3X8, Si4X10및 다음의 구조를 가지는 Si3X6(삼각형)으로 이루어지는 군에서 선택되는 할로겐화실리콘 화합물이다.
식중, X는 F, Cl, Br, I와 같은 할로겐족 원소이다. 바람직한 실시 형태로는, 제1 반응물은 Si2Cl6, Si3Cl8,Si4Cl10및 Si3Cl6(삼각형)로 이루어지는 군에서 선택된다. 본 실시 형태에서, 제2 반응물은 H2O, H2O2및 오존으로 이루어지는 군에서 선택되는 산소(O) 및 수소(H) 성분을 포함하는 화합물이다.
도 2에 개략적으로 도시한 바와 같이, 제1 단계에 있어서 기판의 수산기 기능화 표면을 제1 반응물과 촉매와의 혼합물에 노출시킴으로써 제1 반응물의 화학흡착층이 기판 표면에 따라 형성된다. 이어서, 반응하지 않은 제1 반응물 및 부산물이 기판의 영역으로부터 제거된다. 다음 공정 단계에서는, 도 2에 도시한 바와 같이, 제1 반응물의 화학흡착층이 촉매인 염기 화합물의 존재하에 제2 화합물과 반응한다. 여기서, 상기 촉매로서 제1 반응물의 반응시 사용된 것과 동일한 것, 또는 다른 염기 화합물 촉매를 사용할 수 있다. 이 제2 반응 단계의 반응하지 않은 제2 반응물 및 부산물을 기판 영역으로부터 제거한다. 새로운 SiO2단일층을 포함하게 된 기판의 표면은 새로운 ALD 싸이클을 시작하도록 준비된 수산기 기능화 상태로 되돌아간다.
전술한 공정은 클라우스 '442 특허에 기재된 촉매 보조형 ALD 기술과 대체로 유사하나, 다른 반응물 및 촉매를 선택함으로써 기판의 박막 표면층의 성질 및 품질에 있어서 매우 놀라운 결과가 제공되는 것을 알게 되었다. 중요한 차이점 중 하나로서, 클라우스 '442 특허는 SiCl4, 즉 1개의 실리콘 원자를 가지는 할로겐화실리콘을 사용하는 것을 교시하는 반면, 본 발명의 상술한 실시 형태는 적어도 2개의 실리콘 원자를 가지는 할로겐화실리콘, 예를 들면 Si2Cl6를 이용하는 것이다. 본 발명에서는 이 차이점이 성장 속도에 있어서 현저한 개선을 가져오는 것을 알게 되었다. 특히, SiCl4단일층은 분자간에 큰 스페이스가 있다는 것을 알았다. SiCl4의 경우, Si 원자는 기판상에서 O-H 싸이트와 반응하고, O와 단결합을 형성할 때, SiCl4는 회전한다. Cl(반응에 참여하지 않음)의 입체장애 때문에 다음 O-H 싸이트는 다른 SiCl4와는 반응할 수 없다. 반면, Si2Cl6단일층은 동시에 2개의 Si 원자와 반응할 수 있고, 그것에 의해 ALD 공정 속도가 향상된다. 또한, 그 결과로서 얻어진 이산화실리콘막은 표면을 따라서 팩킹되는 분자가 보다 조밀하게 되므로 이산화실리콘막의 품질이 향상된다.
도 3 내지 도 6은 본 발명의 HCD (hexaxhlorodisilicon) 방법을 사용하여 기판상에 성장된 SiO2단일층의 특성 및 퍼포먼스를 클라우스 '442 특허의 TCS (tetrachlorosilicon) 방법을 사용하여 성장된 SiO2단일층과 비교한 것으로서, 이하에서 보다 상세히 설명한다.
예를 들면, 도 3의 그래프에서는 다양한 공정 온도에서 종래의 SiCl4기술을 이용하여 기판상에 SiO2단일층을 형성할 때의 퇴적 속도를, 본 발명의 Si2Cl6기술을 이용하는 경우와 비교하고 있다. 도 3에서, 모든 공정 온도에서 Si2Cl6를 사용할 때의 증착 속도(●)는 SiCl4를 사용할 때의 증착 속도(■)의 대략 2 배임을 보여준다.
도 4는 종래의 TCS (SiCl4) 기술을 이용하여 기판상에 성장된 박막의 "실리콘 리치도(richness)"를 본 발명의 HCD (Si2Cl6) 기술을 이용하여 기판상에 성장된 박막의 경우와 비교하고 있다. 다양한 스퍼터 시간에서 오저(Auger) 전자분광법을 이용하여 기판 표면상의 Si와 O의 원자 농도를 측정한 결과, 도 4에서는 TCS 기술을 사용한 경우의 Si 대 O의 비가 1:1.95인 반면, HCD 기술을 사용한 경우의 Si 대 O의 비는 1:1.84임을 보여준다. 즉, HCD 기술을 이용해 형성한 SiO2박막은 실리콘이 더 "리치(rich)"하여 바람직하다.
도 5a는 본 발명의 HCD 기술을 이용하여 성장된 SiO2단일층에서의 실리콘의 결합 상태와, 종래의 TCS 기술을 이용하여 성장된 단일층에서의 실리콘 결합 상태를 비교하는 XPS 데이터를 나타낸다. 도 5a의 그래프에 나타낸 결합 상태의 차이는, 도 4에 나타낸 실리콘 "리치도" 차이와 마찬가지로, SiO2단일층이 TCS 기술이 아닌 HCD 기술에 의해 성장되었을 때 형성된 다른 형태의 실리콘 결합에 의해 설명되는 것으로 여겨진다. 도 5b에 개략적으로 나타낸 바와 같이, TCS 기술에서는 SiO2단일층에서 인접한 실리콘 원자끼리 중간에 산소 원자만을 매개해 서로 결합한다고 여겨지는 반면, 본 발명의 HCD 기술에서는 SiO2단일층에 있어서 적어도 여러 개의직접적인 Si-Si 결합이 생성된다고 여겨진다.
도 6은 본 발명의 HCD 기술을 이용하여 형성된 SiO2박막의 습식 식각 속도와 종래의 TCS 기술을 이용하여 형성된 SiO2박막의 습식 식각 속도를 비교한 것이다. (도 6의 막대 그래프의 종축 스케일은 데이터를 모두 나타내기 위하여 불연속적으로 되어 있음) 도 6에서는 본 발명의 HCD 기술을 이용하여 형성된 SiO2박막의 습식 식각 속도가 TCS 기술을 이용하여 형성된 SiO2박막보다 약 6배 양호한 것임을 나타내고 있다.
제2 실시 형태
본 발명의 제2 실시 형태에서는, 제1 반응물로서 할로겐화실리콘과; 산소(O) 및 수소(H) 원자를 포함하는 제2 반응물, 예를 들면 H2O 또는 H2O2와; 지방족 3차 아민 촉매를 사용하여 기판의 기능화 표면상에 이산화실리콘 박막을 형성한다. 본 실시 형태에서는 제1 공정 단계에서 기판의 기능화 표면을 제1 반응물과 촉매와의 혼합물에 노출시킴으로써 제1 반응물의 화학흡착층을 기판 표면에 따라 형성한다. 이어서, 반응하지 않은 제1 반응물과 부산물을 기판의 영역으로부터 제거한다. 다음 공정 단계에서, 제1 반응물의 화학흡착층이 지방족 3차 아민 촉매 존재하에 제2 반응물과 반응한다. 이 제2 반응 단계의 부산물은 기판 영역으로부터 제거된다.
본 발명의 본 실시 형태에 따르면, 반응 촉매로서 지방족 3차 아민을 사용함으로써 공정 효율, 원하지 않는 부산물의 제거 또는 최소화 관점에서, 또한 기판상에 증착된 SiO2박막의 순도 및 품질 관점에서 신규하고도 기대 이상의 효과를 올린다는 것을 알았다. 더욱 상세하게는, 하나의 질소-수소 (N-H) 결합을 가지는 아민,예를 들면 암모니아(NH3), 또는 지방족 일차 또는 이차 아민 (NRH2또는 NR2H)를 촉매로서 사용하면, 다음의 식(1) 및 (2)에 나타내는 바와 같이, 실리콘-질소 (Si-N)결합을 가지는 원하지 않는 부산물을 형성하는 경향이 있다는 것을 알았다.
(1) SiCl4+ NR2H → Cl3Si-NR2+ HCl
(2) SiCl4+ NH3→ Cl3Si-NH4 +Cl-(염)
여기서, R은 1 ∼ 5개의 탄소 원자를 가지는 지방족 기(CxHy)이고, 상기 지방족 기 R은 각각 동일하거다 서로 다를 수 있다.
그러나, (예를 들면, 상기 식 (1) 및 (2)의 우측에 나타낸 바와 같은) Si-N 결합을 가지는 부산물은 표면층 불순물을 야기하는 입자 형성의 주 원인이며, 증착된 SiO2박막의 품질을 악화시킨다는 것을 알았다. 대조적으로, 일반식 NR3(여기서, R은 1 ∼ 5개의 탄소 원자를 가지는 지방족 기(CxHy)임)를 가지는 지방족 3차 아민을 반응 촉매로 사용하면, Si-N 결합을 가지는 특정한 부산물은 실질적으로 형성되지 않는다는 것을 알았다. 그 결과로서, 본 발명의 방법에 의해 보다 고품질이며 우수한 균일도를 가지는 훨씬 고순도의 SiO2박막이 증착된다.
이하에서 설명되는 도 7 및 표 3은 상기와 같은 식견의 유효성과 현저한 중요성을 증명하고 있다. 도 7은 지방족 3차 아민이 아닌 아민 촉매를 사용하여 ALD 공정을 실시할 때 고체인 특정한 부산물의 형성을 확인하는 RGA 분석 결과이다. 도 7은 제1 반응물로서 SiCl4와, 촉매로서 디메틸아민 ((H3C)2NH), 즉 단일의 N-H 결합을 가지는 아민을 사용하는 클라우스 '442 특허에 교시된 촉매형 ALD 공정에 기초하고 있다. 반응 결과 생성된 부산물을 분석하기 위해 잔류 질량 스펙트럼 장치를 ALD 반응 챔버에 연결시켰다. 도 7의 질량 스펙트럼에서는 반응시 원하지 않았던 부산물로서 Cl3Si-N(CH3)2가 형성된 것이 확인된다. 이와 같은 부산물의 형성은, SiCl4제1 반응물로부터 일부 Si가 SiO2로서 기판 표면상에 증착하지 않고 부산물을 형성하는 데 소비되는 것을 의미한다.
종래 기술에 대한 본 발명의 실시 형태의 이점의 다른 증거를 다음의 표 3에 나타내었다.
촉매 트리에틸아민트리메틸아민 디메틸아민 NH3
입자(사이즈, 16㎛)@Tencor 수 십 수 천 수 만
표 3에서는 제1 반응물로서 SiCl4를 사용하고 촉매로서 서로 다른 아민을 사용하여 촉매형 ALD가 실시되었을 때 동일한 영역의 기판 표면상에 증착된 (적어도 0.16㎛의 사이즈를 가지는) 원하지 않는 입자의 수를 비교하고 있다. 표 3은 ALD 촉매로서 암모니아 (NH3), 즉 3개의 N-H 결합을 가지는 분자를 사용하고, ALD 공정에서 SiO2박막의 표면 위에 수만개의 부산물 입자가 형성된 것을 보여준다. SiO2박막 위에서 이와 같이 대단히 높은 레벨의 입자 오염이 있으면 반도체 소자의 퍼포먼스에 악영향을 미치며, 요구 조건이 매우 까다로운 현대의 반도체 응용 분야의 대부분에서 전혀 허용될 수 없는 것이다.
표 3에서, ALD 촉매로서 디메틸아민, 즉 공격되기 쉬운 N-H 결합을 하나만 가지는 분자를 사용하는 것은 약 1 자리수의 차수 만큼 입자 형상의 부산물 생성을 낮추는 데 유효하다는 것을 나타내고 있다. 디메틸아민 촉매를 사용하여 얻어지는 바와 같이 SiO2박막 위에 수 천 정도의 입자가 생성되어도 대단히 월등한 퍼포먼스의 반도체 소자에 대한 허용 범위를 넘고 있다. 표 3은 또한, ALD 촉매로서 트리메틸 아민을 사용하여 공격되기 쉬운 모든 N-H 결합을 제거함으로써 부산물 생성량이 암모니아에 비해 3 자리 수의 차수 만큼 감소되고 디메틸아민에 비해 2 자리 수의 차수 만큼 감소된 극적이고도 기대 이상인 결과가 얻어지는 것을 보여준다.
종래 기술에 대한 본 실시 형태의 다른 이점은, 본 실시 형태에서 예를 들면 클라우스 '442 특허에 있어서 바람직한 촉매인 피리딘 대신에 지방족 3차 아민 촉매를 사용한다는 것이다. 피리딘은 C5H5N의 화학식을 가지는 5개의 탄소 원자 및 1개의 질소 원자로 이루어지는 링을 포함하는 이종 환상 화합물이다. 이것은 실온에서 자극적이며 특징적인 냄새를 가지며, 충분한 취급 주의를 요하는 유독성 액체로서 존재한다. 피리딘은 ALD 공정에서 촉매로 사용될 때에는 증발하여 기체 상태가 된다 (피리딘의 비등점은 115.5℃). 따라서, 피리딘을 다루는 장비는 복잡하며, 피리딘 공급 라인은 오염되기 쉽다.
반면, 저분자량의 지방족 3차 아민, 예를 들면 트리메틸아민은 대기 상태에서 기체이고, 따라서 통상의 반응 조건에서 상 변화를 일으키는 경향이 있는 촉매 보다 사용하기 용이하다. 또한, 트리메틸아민의 독성은 피리딘의 독성 보다 훨씬낮고, 트리메틸아민의 비등점은 불과 3 ∼ 4℃이다.
제3 실시 형태
본 발명의 특히 바람직한 제3 실시 형태에서는, 본 발명의 앞서 설명한 2개의 실시 형태에서의 이점 및 효과 전체를 실현할 수 없다 하더라도 대부분은 실현할 수 있다. 본 실시 형태에 있어서, 제1 반응물로서 적어도 2개 또는 그 이상의 실리콘 원자를 가지는 실리콘 화합물, 즉 Si2Cl6와 같은 할로겐화실리콘과, 제2 반응물로서 O 원자 및 H 원자를 포함하는 화합물, 예를 들면, H2O 또는 H2O2와, 지방족 3차 아민 촉매를 사용하여, 기판의 기능화 표면상에 이산화실리콘 박막을 성장시킨다.
따라서, 본 발명의 본 실시 형태에서는 기판 표면에 따라서 제1 반응물의 화학흡착층을 형성하기 위하여 기판의 기능화 표면을 제1 공정 단계에서 제1 반응물과 지방족 3차 아민 촉매와의 혼합물에 노출시킨다. 반응하지 않은 제1 반응물과 부산물을 기판 영역으로부터 제거한다. 다음 공정 단계에서, 제1 반응물의 화학흡착층은 지방족 3차 아민 촉매 존재하에 제2 반응물과 반응한다. 이 제2 반응 단계의 부산물은 기판 영역으로부터 제거된다.
본 발명의 또 다른 실시 형태에서는, 도 1의 일부 공정 단계 132 내지 138 중 하나 또는 그 이상에 대해 기체 펄스/퍼지 방법을 사용함으로써 본 발명의 방법에 있어서의 효율을 개선하고, 공정 오염을 줄이며, 기판상에 성장된 SiO2박막의 품질을 개선하는 것이 가능한 것을 알았다. 도 8은 다음에 기재하는 바와 같이 도1의 단계 132 내지 138을 실시하는 기체 펄스 방법을 설명하는 것이다.
단계 132
제1 반응물과 적당한 촉매를 독립된 각 공급 라인을 통해 반응 챔버에 흘려 보낸다. 이 때, 제1 반응물과 촉매와의 혼합 가스로부터의 오염을 회피하기 위해 제2 반응물 공급 라인을 통해 불활성 가스, 예를 들면 아르곤 가스를 챔버에 흘려 보낼 수 있다.
단계 134
퍼지를 위한 불활성 가스를 제1 반응물 공급 라인, 제2 반응물 공급 라인, 및 촉매 공급 라인을 통해 챔버에 흘려 넣는다.
단계 136
O 및 H를 포함하는 제2 반응물과 적당한 촉매를 독립된 각 공급 라인을 통해 챔버에 흘려 넣는다. 이 때, 제1 반응물 공급 라인을 퍼지하기 위해 제1 반응물 공급 라인을 통하여 불활성 가스, 예를 들면 아르곤 가스를 챔버내에 흘려 넣을 수 있다.
단계 138
퍼지를 위한 불활성 가스를 제1 반응물 공급 라인, 제2 반응물 공급 라인, 및 촉매 공급 라인을 통해 챔버에 흘려 넣는다.
10 초 동안의 공정 시간 간격에 걸쳐 도 1의 단계 132 내지 138에 따라 여러가지 공급 라인들과 반응 챔버를 기체 펄스/배기 또는 퍼지하기 위한 몇 가지 대표적인 "레시피" 또는 시퀀스를 도 9 내지 도 12에 나타낸다. 도 9는 부산물을 퍼지하여 제거하기 위해 불활성 가스를 사용하여 선택된 공정 시간 동안에 걸쳐 행해지는 싸이클 마다 다음의 단계들을 구비하는 공정 퍼지 시퀀스를 나타내고 있다. 즉, 0 ∼ 2초 공정 시간 - HCD 공급; 2 ∼ 4초 공정 시간 - 퍼지; 4 ∼ 7.5초 공정 시간 - H2O 공급; 그리고 7.5 ∼ 10 초 - 퍼지. 도 10은 각 싸이클에 있어서 연속하는 다음의 단계들을 구비하며, 배기 압력이 제1 및 제2 반응물 공급 압력 보다 낮은 공정 배기 시퀀스를 나타낸다. 즉, 0 ∼ 2초 공정 시간 - HCD 공급; 2 ∼ 4초 공정 시간 - 배기; 4 ∼ 7.5초 공정 시간 - H2O 공급; 그리고 7.5 ∼ 10초 공정 시간 - 배기. 도 11은 각 싸이클에 있어서 연속하는 다음의 단계를 구비하며, 퍼지 후에 배기를 행하는 공정 퍼지 - 배기 시퀀스를 나타낸다. 즉, 0 ∼ 2초 공정 시간 - HCD 공급; 2 ∼ 3 초 공정 시간 - 퍼지; 3 ∼ 4초 공정 시간 - 배기; 4 ∼ 7.5초 공정 시간 - H2O 공급; 7.5 ∼ 8.5초 공정 시간 - 퍼지; 그리고 8.5 ∼ 10초 공정 시간 - 배기. 도 12는 각 싸이클에 있어서 연속하는 다음의 단계들을 구비하며, 배기 후에 퍼지를 행하는 공정 배기 - 퍼지 시퀀스를 나타낸다. 즉, 0 ∼ 2초 공정 시간 - HCD 공급; 2 ∼ 3초 공정 시간 - 배기; 3 ∼ 4초 공정 시간 - 퍼지; 4 ∼ 7.5초 공정 시간 - 배기; 7.5 ∼ 8.5초 공정 시간 - 배기; 그리고 8.5 ∼ 10초 공정 시간 - 퍼지.
본 발명의 또 다른 실시 형태에서는, 본 발명에 따라 기판상에 SiO2박막을 성장시키기 위해 촉매 보조형 ALD를 실시하는 온도 조건이 2개의 경합하는 공정 파라미터의 조화에 의하여 최적화된다. 한편, 도 13에 나타낸 바와 같이, 촉매 보조형 ALD와 제1 반응물로서 다중 실리콘 원자를 가지는 화합물 (예를 들면, Si2Cl6)을 사용하여 SiO2박막을 형성할 때 증착 속도는 온도에 반비례한다. 도 13은 일반적으로 공정 온도가 높을수록 증착 속도가 낮아지는 것을 나타내고 있다. 이는, 증착 속도에 기인한다고 생각되며, 이는 ALD가 표면 반응이기 때문에 ALD 공정 특유의 특징이다. 공정 온도가 높을수록 반응에 참여하는 원자의 표면 탈착 활성화 에너지는 높다. 그 결과, 표면에서의 "체류 시간"은 다음의 식에 따라서 반응이 일어나는 데 필요한 최소 시간 보다 짧아진다.
k d : 탈착 속도
A: 아레니우스 상수
E d : 탈착 활성화 에너지
R: 기체 상수
T: 온도
공정 온도가 높을수록 기판 표면에서의 O-H 체인의 탈히드록실화 (탈수산화)가 용이하다. 따라서, 표면에서 반응 싸이트의 수는 감소하고, 증착 속도는 감소된다.
한편, 도 14에 도시한 바와 같이, 3개의 다른 공정 온도에서 탄소 함량의 경시변화를 나타낸 SIMS (secondary ion mass spectrometer) 그래프에서는, ALD 증착된 SiO2박막의 탄소 함량도 공정 온도에 따라 변화한다. 통상적으로, 낮은 공정 온도에서는 ALD 반응 과정의 탄소 함유 부산물이 공정 진행중에 기판 표면으로부터 충분히 제거되지 않고, 증착되는 SiO2박막에 포착된다. 그 결과로서 박막의 불순물 레벨이 증가하여 반도체 소자의 품질은 저하한다.
따라서, 이들 2개의 공정 파라미터는 공정 온도 조건을 최적화하기위해 서로 잘 조화되어야 한다. 전술한 고찰에 기초하여, 본 실시 형태에 따라 결정된 최적 공정 온도 범위는 약 90 ∼ 110℃이다.
본 발명의 또 다른 실시 형태에서는, 본 발명에 따라 기판상에 SiO2박막을 성장시키기 위해서 촉매 보조형 ALD를 실시하기 위한 압력 조건이 2개의 경합하는 공정 파라미터를 조화시킴으로써 최적화된다. 한편으로는, 도 15에 나타낸 바와 같이, 촉매 보조형 ALD를 사용하여 SiO2박막을 형성하기 위한 증착 속도는 공정 압력에 비례한다. 즉, 압력이 높을수록 주어진 시간 간격/ALD 싸이클 수에 걸쳐 증착되는 SiO2막의 두께는 두껍다.
다른 한편, 도 16은 공정 압력과 SiO2박막의 비균일도와의 사이에 비선형 관계가 존재하는 것을 나타내고 있다. 즉, 도 16은 어느 점까지는 공정 압력이 높을수록 증착된 막의 비균일도가 감소하지만, 그 점을 넘으면 압력이 높을수록 비균일도가 커진다는 것을 보여준다.
따라서, 이들 공정 파라미터는 공정 압력 조건을 최적화하기 위해 서로 조하시켜야 한다. 이상의 고찰을 토대로 하여, 본 발명의 본 실시 형태에 따라 결정되는 최적의 공정 압력 범위는 약 50 mmTorr ∼ 5 Torr이다.
여기에 기재된 본 발명의 범위를 일탈하지 않고, 향상된 퍼포먼스의 반도체 소자에 사용하기 위하여 상술한 개선된 촉매 보조형 ALD 방법으로 기판 표면상에 SiO2박막을 형성하는 데 있어서 여러가지 변경 및 변형이 가능한 것은 당업자에게는 명백하며, 상술한 상세한 설명에 포함되는 모든 사항은 예시에 지나지 않으며 한정적인 의미로 해석되어서는 안되는 것으로 이해되어야 한다.
본 발명에 따른 ALD 기술에 따르면, 양호한 표면 밀도와 매우 높은 순도를 가지고, 표면 특성을 고정밀도로 제어할 수 있는 이산화실리콘 박막을 형성하기 위하여 반응물 재료 중 하나로서 적어도 2개의 실리콘 원자를 가지는 실리콘 화합물을 사용한다. 본 발명에 의하면, 종래 기술에서 얻어질 수 있었던 것 보다 우수한 표면 밀도와 보다 균일한 표면 특성을 가지는 반도체 소자용 이산화실리콘 박막을 형성할 수 있으며, 그 결과 박막의 특성 전반에 걸쳐 고도의 정밀한 제어가 가능하고, 현재의 소형화된 제품에 적합한 보다 고품질의 반도체 소자의 제조가 가능하다. 또한, 본 발명의 일 실시 형태에서는 반응 촉매로서 지방족 3차 아민을 사용함으로써 공정 효율을 높일 수 있고, 원하지 않는 부산물의 제거 또는 최소화 관점에서 효과적이며, 기판상에 증착된 SiO2박막의 순도 및 품질 관점에서 기대 이상의 효과를 기대할 수 있다.

Claims (43)

  1. 촉매 보조형 원자층 증착 공정을 이용하여 반도체 제품용 기판 표면에 이산화실리콘막을 형성하는 방법에 있어서, 기판의 기능화 표면을 제1 반응물과 제1 촉매가 필수적으로 구성되는 제1 혼합물에 노출시키고, 그 후 그 표면을 기판 표면상에 이산화실리콘 단일층을 형성하기 위해 제2 반응물과 제2 촉매가 필수적으로 구성되는 제2 혼합물에 노출시키는 연속적인 단계를 적어도 포함하는 방법에 있어서,
    다음의 단계 (a) 내지 단계 (c), 즉,
    (a) 적어도 2개의 실리콘 원자를 가지는 실리콘 화합물로 이루어지는 군에서 선택되는 적어도 하나의 요소가 필수적으로 구성되는 제1 반응물을 사용하는 단계;
    (b) 지방족 3차 아민 화합물로 이루어지는 군에서 선택되는 적어도 하나의 요소가 필수적으로 구성되는 제1 촉매를 사용하는 단계; 및
    (c) 적어도 2개의 실리콘 원자를 가지는 실리콘 화합물로 이루어지는 군에서 선택되는 적어도 하나의 요소가 필수적으로 구성되는 제1 반응물을 사용하는 것과, 지방족 3차 아민 화합물로 이루어지는 군에서 선택되는 적어도 하나의 요소가 필수적으로 구성되는 제1 촉매를 사용하는 것을 조합하여 사용하는 단계
    중 적어도 하나 또는 둘 이상의 단계를 구비하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  2. 제1항에 있어서,
    상기 제1 반응물은 할로겐화실리콘 화합물이 필수적으로 구성되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  3. 제1항에 있어서,
    상기 제1 반응물은 Si2Cl6가 필수적으로 구성되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  4. 제1항에 있어서,
    상기 제1 반응물은 Si2X6,Si3X8,Si4X10및 Si3X6(삼각형)로 이루어지는 군에서 선택되는 어느 하나이고, 식중 X는 할로겐족 원소인 것을 특징으로 하는 이산화실리콘막 형성 방법.
  5. 제1항에 있어서,
    상기 제1 촉매는 일반식 NR3인 지방족 3차 아민 화합물이 필수적으로 구성되고, 식중 각 R은 1 ∼ 5개의 탄소 원자를 가지는 동일하거나 또는 다른 지방족 기인 것을 특징으로 하는 이산화실리콘막 형성 방법.
  6. 제1항에 있어서,
    상기 제1 촉매는 트리메틸아민이 필수적으로 구성되는 것을 특징으로 하는이산화실리콘막 형성 방법.
  7. 제1항에 있어서,
    상기 제1 반응물은 Si2Cl6가 필수적으로 구성되고, 상기 제1 촉매는 트리메틸아민으로만 구성되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  8. 제1항에 있어서,
    상기 방법은 90 ∼ 110℃의 온도 범위에서 실시되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  9. 제1항에 있어서,
    상기 방법은 500 mmTorr ∼ 5 Torr의 압력 범위에서 실시되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  10. 제1항에 있어서,
    상기 제1 촉매 및 제2 촉매는 동일한 것을 특징으로 하는 이산화실리콘막 형성 방법.
  11. 제1항에 있어서,
    각 반응 단계에 이어서, 반응하지 않은 반응물, 촉매 및 반응 부산물을 상기 기판 표면 영역으로부터 제거하는 단계를 더 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  12. 제2항에 있어서,
    각 반응 단계에 이어서, 반응하지 않은 반응물, 촉매 및 반응 부산물을 상기 기판 표면 영역으로부터 제거하는 단계를 더 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  13. 제11항에 있어서,
    상기 제1 반응물, 제2 반응물 및 촉매는 독립된 공급 라인에 의해 상기 기판 표면으로 공급되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  14. 제13항에 있어서,
    다음의 증착 싸이클, 즉:
    (a) 제2 반응물 공급 라인을 통해 공급되는 불활성 가스와 함께 제1 반응물 및 촉매가 그들 각각의 공급 라인을 통하여 상기 기판 표면에 공급되는 기간인 제1 반응 기간;
    (b) 상기 제1 반응물 및 촉매 공급이 정지되고 그 대신 불활성 가스가 제1 반응물 공급 라인, 제2 반응물 공급 라인 및 촉매 공급 라인을 통하여 공급되는 기간인 제1 퍼지 기간;
    (c) 제1 반응물 공급 라인을 통하여 공급되는 불활성 가스와 함께 제2 반응물 및 촉매가 그들 각각의 공급 라인을 통하여 상기 기판 표면에 공급되는 기간인 제2 반응 기간; 및
    (d) 상기 제2 반응물 및 촉매 공급이 정지되고, 그 대신 불활성 가스가 제1 반응물 공급 라인, 제2 반응물 공급 라인 및 촉매 공급 라인을 통하여 공급되는 기간인 제2 퍼지 기간의 증착 싸이클을 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  15. 제1항에 있어서,
    원하는 막 두께의 이산화실리콘 박막을 얻기 위해서 동일한 기판상에 상기 방법을 복수 회 반복하는 단계를 더 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  16. 제14항에 있어서,
    원하는 막 두께의 이산화실리콘 박막을 얻기 위해서 동일한 기판상에 상기 증착 싸이클을 복수 회 반복하는 단계를 더 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  17. 제1항에 있어서,
    증착된 이산화실리콘막을 경화하는 단계를 더 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  18. 제17항에 있어서,
    상기 경화 단계는 다음, 즉:
    (a) N2, O2, H2및 Ar로 이루어지는 군에서 선택되는 불활성 가스의 존재하에 300 ∼ 900℃에서 이산화실리콘막을 어닐링하는 것으로 이루어지는 열처리;
    (b) O2또는 H2의 존재하에 200 ∼ 700℃에서 이산화실리콘막을 어닐링하는 것으로 이루어지는 플라즈마 처리; 및
    (c) 25 ∼ 700℃에서 이산화실리콘막을 O3에 노출시키는 것으로 이루어지는 오존 처리
    중에서 선택되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  19. 제1항에 있어서,
    다음의 시퀀스(sequence), 즉:
    공정 기간 t1동안 상기 기판을 포함하는 영역에 상기 제1 반응물 및 제1 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 영역을 불활성 가스로 퍼지하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 영역으로부터 불활성 가스 및 다른 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 영역을 배기하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 제2 촉매를 상기 영역에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 불활성 가스로 상기 영역을 퍼지하는 단계; 및
    기간 t5의 직후에, 기간 t6동안 상기 영역으로부터 불활성 가스 및 다른 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 영역을 배기하는 단계
    의 시퀀스에 따른 각 원자층 증착을 위한 퍼지-배기 과정을 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  20. 제1항에 있어서,
    다음의 시퀀스, 즉:
    공정 기간 t1동안 상기 기판을 포함하는 영역에 상기 제1 반응물 및 제1 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 영역으로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 영역을 배기하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 영역을 불활성 가스로 퍼지하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 제2 촉매를 상기 영역에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 상기 영역으로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 영역을 배기하는 단계;
    기간 t5의 직후에, 기간 t6동안 불활성 가스로 상기 영역을 퍼지하는 단계
    의 시퀀스에 따른 각 원자층 증착을 위한 배기-퍼지 과정을 포함하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  21. 기판 표면에 이산화실리콘막을 형성하기 위하여,
    (a) 기판을 챔버에 로딩하는 단계;
    (b) 제1 반응물, 촉매, 및 임의적으로 불활성 가스를 상기 챔버에 공급하는 단계로서, 상기 제1 반응물은 적어도 2개의 실리콘 원자를 가지는 할로겐화실리콘 화합물이고, 상기 촉매는 암모니아 및 아민으로 이루어지는 군에서 선택되는 것인 단계;
    (c) 반응 부산물 및 반응하지 않은 제1 반응물과 촉매를 상기 챔버로부터 퍼지하는 단계;
    (d) 제2 반응물, 촉매 및 임의적으로 불활성 가스를 상기 챔버에 공급하는 단계로서, 상기 제2 반응물은 산소(O) 성분을 가지는 화합물이고, 상기 촉매는 암모니아 및 아민으로 이루어지는 군에서 선택되는 것인 단계;
    (e) 반응 부산물 및 반응하지 않은 제2 반응물과 촉매를 상기 챔버로부터 퍼지하는 단계; 및
    (f) 이산화실리콘 박막이 원하는 막 두께에 이를 때까지 상기 단계 (a) 내지 (e)를 반복하는 단계로 이루어지는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  22. 제21항에 있어서,
    상기 제1 반응물은 Si2Cl6인 것을 특징으로 하는 이산화실리콘막 형성 방법.
  23. 제21항에 있어서,
    상기 제1 반응물은 Si2X6, Si3X8, Si4X10및 Si3X6(삼각형)으로 이루어지는 군에서 선택되는 어느 하나이고, 여기서 X는 할로겐족 원소인 것을 특징으로 하는 이산화실리콘막 형성 방법.
  24. 제21항에 있어서,
    상기 제2 반응물은 H2O, 오존 및 H2O2로 이루어지는 군에서 선택되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  25. 제21항에 있어서,
    상기 단계 (b) 및 단계 (d)에서는 동일한 촉매를 사용하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  26. 제21항에 있어서,
    상기 단계 (b) 및 단계 (d)에서는 서로 다른 촉매를 사용하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  27. 제21항에 있어서,
    상기 촉매는 지방족 3차 아민인 것을 특징으로 하는 이산화실리콘막 형성 방법.
  28. 제21항에 있어서,
    상기 단계 (b) 내지 단계 (e)는 다음의 시퀀스, 즉:
    공정 기간 t1동안 상기 챔버에 상기 제1 반응물 및 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 챔버를 불활성 가스로 퍼지하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 챔버로부터 불활성 가스 및 다른 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 촉매를 상기 챔버에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 불활성 가스로 상기 챔버를 퍼지하는 단계; 및
    기간 t5의 직후에, 기간 t6동안 상기 챔버로부터 불활성 가스 및 다른 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계
    의 시퀀스에 따라 행해지는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  29. 제21항에 있어서,
    상기 단계 (b) 내지 단계 (e)는 다음의 시퀀스, 즉:
    공정 기간 t1동안 상기 챔버에 상기 제1 반응물 및 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 챔버로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 챔버를 불활성 가스로 퍼지하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 촉매를 상기 챔버에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 상기 챔버로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t5의 직후에, 기간 t6동안 불활성 가스로 상기 챔버를 퍼지하는 단계
    의 시퀀스에 따라 행해지는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  30. 기판 표면에 이산화실리콘막을 형성하기 위하여
    (a) 기판을 챔버에 로딩하는 단계;
    (b) 제1 반응물, 촉매, 및 임의적으로 불활성 가스를 상기 챔버에 공급하는 단계로서, 상기 제1 반응물은 할로겐화실리콘 화합물이고, 상기 촉매는 지방족 3차 아민인 것인 단계;
    (c) 반응 부산물 및 반응하지 않은 제1 반응물과 촉매를 상기 챔버로부터 퍼지하는 단계;
    (d) 제2 반응물, 촉매 및 임의적으로 불활성 가스를 상기 챔버에 공급하는 단계로서, 상기 제2 반응물은 산소(O) 성분을 가지는 화합물이고, 상기 촉매는 암모니아 및 아민으로 이루어지는 군에서 선택되는 것인 단계;
    (e) 반응 부산물 및 반응하지 않은 제2 반응물과 촉매를 상기 챔버로부터 퍼지하는 단계; 및
    (f) 이산화실리콘 박막이 원하는 막 두께에 이를 때까지 상기 단계 (a) 내지 (e)를 반복하는 단계로 이루어지는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  31. 제30항에 있어서,
    상기 제1 반응물은 Si2Cl6인 것을 특징으로 하는 이산화실리콘막 형성 방법.
  32. 제30항에 있어서,
    상기 제1 반응물은 Si2X6, Si3X8, Si4X10및 Si3X6(삼각형)으로 이루어지는 군에서 선택되는 어느 하나이고, 여기서 X는 할로겐족 원소인 것을 특징으로 하는 이산화실리콘막 형성 방법.
  33. 제30항에 있어서,
    상기 제2 반응물은 H2O, 오존 및 H2O2로 이루어지는 군에서 선택되는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  34. 제30항에 있어서,
    상기 단계 (b) 및 단계 (d)에서는 동일한 촉매를 사용하는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  35. 제30항에 있어서,
    상기 단계 (b) 내지 단계 (e)는 다음의 시퀀스, 즉:
    공정 기간 t1동안 상기 챔버에 상기 제1 반응물 및 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 챔버를 불활성 가스로 퍼지하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 챔버로부터 불활성 가스 및 다른 기체물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 촉매를 상기 챔버에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 불활성 가스로 상기 챔버를 퍼지하는 단계; 및
    기간 t5의 직후에, 기간 t6동안 상기 챔버로부터 불활성 가스 및 다른 기체 물질을 적어도 부분적으로 배출하기 위해 상기 챔버를 배기하는 단계
    의 시퀀스에 따라 행해지는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  36. 제30항에 있어서,
    상기 단계 (b) 내지 단계 (e)는 다음의 시퀀스, 즉:
    공정 기간 t1동안 상기 챔버에 상기 제1 반응물 및 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 챔버로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 챔버를 불활성 가스로 퍼지하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 촉매를 상기 챔버에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 상기 챔버로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계; 및
    기간 t5의 직후에, 기간 t6동안 불활성 가스로 상기 챔버를 퍼지하는 단계
    의 시퀀스에 따라 행해지는 것을 특징으로 하는 이산화실리콘막 형성 방법.
  37. 적어도 그 표면을 따라서 실리콘 리치도(richness)가 향상되어 있고 또한 고도의 균일성을 가지고 실질적으로 불순물이 없는 이산화실리콘 박막을 가지는 기판을 구비한 반도체 소자에 있어서, 상기 이산화실리콘 박막은 다음 단계, 즉:
    (a) 기판을 챔버에 로딩하는 단계;
    (b) 제1 반응물, 촉매, 및 임의적으로 불활성 가스를 상기 챔버에 공급하는 단계로서, 상기 제1 반응물은 적어도 2개의 실리콘 원자를 가지는 할로겐화실리콘 화합물이고, 상기 촉매는 암모니아 및 아민으로 이루어지는 군에서 선택되는 것인 단계;
    (c) 반응 부산물 및 반응하지 않은 제1 반응물과 촉매를 상기 챔버로부터 퍼지하는 단계;
    (d) 제2 반응물, 촉매 및 임의적으로 불활성 가스를 상기 챔버에 공급하는 단계로서, 상기 제2 반응물은 산소(O) 성분을 가지는 화합물이고, 상기 촉매는 암모니아 및 아민으로 이루어지는 군에서 선택되는 것인 단계;
    (e) 반응 부산물 및 반응하지 않은 제2 반응물과 촉매를 상기 챔버로부터 퍼지하는 단계; 및
    (f) 이산화실리콘 박막이 원하는 막 두께에 이를 때까지 상기 단계 (a) 내지 (e)를 반복하는 단계에 의해 형성된 것을 특징으로 하는 반도체 소자.
  38. 제37항에 있어서,
    상기 이산화실리콘 박막을 형성하는 방법은 상기 촉매로서 지방족 3차 아민을 사용하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자.
  39. 제37항에 있어서,
    상기 제1 반응물은 Si2Cl6인 것을 특징으로 하는 반도체 소자.
  40. 제37항에 있어서,
    상기 제1 반응물은 Si2X6, Si3X8, Si4X10및 Si3X6(삼각형)으로 이루어지는 군에서 선택되는 어느 하나이고, 여기서 X는 할로겐족 원소인 것을 특징으로 하는 반도체 소자.
  41. 제37항에 있어서,
    상기 촉매는 트리에틸아민인 것을 특징으로 하는 반도체 소자.
  42. 제37항에 있어서,
    상기 단계 (b) 내지 단계 (e)는 다음의 시퀀스, 즉:
    공정 기간 t1동안 상기 챔버에 상기 제1 반응물 및 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 챔버를 불활성 가스로 퍼지하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 챔버로부터 불활성 가스 및 다른 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 촉매를 상기 챔버에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 불활성 가스로 상기 챔버를 퍼지하는 단계; 및
    기간 t5의 직후에, 기간 t6동안 상기 챔버로부터 불활성 가스 및 다른 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계
    의 시퀀스에 따라 행해지는 것을 특징으로 하는 반도체 소자.
  43. 제37항에 있어서,
    상기 단계 (b) 내지 단계 (e)는 다음의 시퀀스, 즉:
    공정 기간 t1동안 상기 챔버에 상기 제1 반응물 및 촉매를 공급하는 단계;
    기간 t1의 직후에, 기간 t2동안 상기 챔버로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t2의 직후에, 기간 t3동안 상기 챔버를 불활성 가스로 퍼지하는 단계;
    기간 t3의 직후에, 기간 t4동안 상기 제2 반응물 및 촉매를 상기 챔버에 공급하는 단계;
    기간 t4의 직후에, 기간 t5동안 상기 챔버로부터 기체 물질을 적어도 부분적으로 배출시키기 위해 상기 챔버를 배기하는 단계;
    기간 t5의 직후에, 기간 t6동안 불활성 가스로 상기 챔버를 퍼지하는 단계
    의 시퀀스에 따라 행해지는 것을 특징으로 하는 반도체 소자.
KR1020040006611A 2003-06-12 2004-02-02 원자층 증착법에 의한 이산화실리콘막 형성 방법 및이로부터 얻어지는 반도체 소자 KR100555552B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/459,943 2003-06-12
US10/459,943 US6992019B2 (en) 2002-07-08 2003-06-12 Methods for forming silicon dioxide layers on substrates using atomic layer deposition

Publications (2)

Publication Number Publication Date
KR20040107354A true KR20040107354A (ko) 2004-12-20
KR100555552B1 KR100555552B1 (ko) 2006-03-03

Family

ID=37381604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040006611A KR100555552B1 (ko) 2003-06-12 2004-02-02 원자층 증착법에 의한 이산화실리콘막 형성 방법 및이로부터 얻어지는 반도체 소자

Country Status (1)

Country Link
KR (1) KR100555552B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419888B2 (en) 2005-07-29 2008-09-02 Samsung Electronics Co., Ltd. Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same
KR101338979B1 (ko) * 2011-12-09 2013-12-09 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
KR101402644B1 (ko) * 2011-12-09 2014-06-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419888B2 (en) 2005-07-29 2008-09-02 Samsung Electronics Co., Ltd. Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same
KR101338979B1 (ko) * 2011-12-09 2013-12-09 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101402644B1 (ko) * 2011-12-09 2014-06-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
US9029273B2 (en) 2012-08-23 2015-05-12 SK Hynix Inc. Method for forming silicon oxide film of semiconductor device

Also Published As

Publication number Publication date
KR100555552B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
US6992019B2 (en) Methods for forming silicon dioxide layers on substrates using atomic layer deposition
US20220384176A1 (en) Methods For Depositing Blocking Layers On Metal Surfaces
US7084076B2 (en) Method for forming silicon dioxide film using siloxane
JP6813983B2 (ja) アルミニウム及び窒素を含む材料の選択的堆積
JP6600074B2 (ja) 窒化ケイ素膜を堆積するための組成物及び方法
US7077904B2 (en) Method for atomic layer deposition (ALD) of silicon oxide film
KR101427142B1 (ko) 금속 규산염 막의 원자층 증착
US7077902B2 (en) Atomic layer deposition methods
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
KR20070061593A (ko) 저온 ｓｉｎ 증착 방법
KR20150121217A (ko) ＳｉＣＮ 또는 ＳｉＣＯＮ을 포함하는 필름의 저온 원자층 증착
US20200263297A1 (en) Deposition of oxides and nitrides
KR100555552B1 (ko) 원자층 증착법에 의한 이산화실리콘막 형성 방법 및이로부터 얻어지는 반도체 소자
CN114729445A (zh) 区域选择性原子层沉积方法及工具
KR100564609B1 (ko) 실록산 화합물을 이용한 이산화실리콘막 형성 방법
CN110892507B (zh) 沉积含钇膜的方法及设备
CN112567071A (zh) 用于增大ald工艺的沉积速率的方法
TWI761838B (zh) 熱沉積含矽膜的組合物及方法
KR102592360B1 (ko) 화학적 퍼지 물질을 이용한 박막 형성 방법
KR100539963B1 (ko) 반도체 소자의 유전체막 형성 방법
CN111876749A (zh) 改善炉管工艺中硅片薄膜厚度差异的方法
KR20040102754A (ko) 원자층 적층 방법 및 이를 이용한 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 15