KR20040101431A

KR20040101431A - 촬상 장치 및 타이밍 발생기

Info

Publication number: KR20040101431A
Application number: KR10-2004-7016174A
Authority: KR
Inventors: 달그렌구나르; 칸네르마크페르; 룬드베르그스테판
Original assignee: 엑시스 에이비
Priority date: 2002-04-10
Filing date: 2003-04-08
Publication date: 2004-12-02
Also published as: EP1497973A1; US20040019817A1; DE60332718D1; AU2003217137A1; US7131022B2; KR100944597B1; SE0201082D0; SE0201082L; ATE469507T1; JP4330454B2; WO2003088653A1; JP2005522954A; EP1497973B1; ES2346200T3; SE522231C2

Abstract

타이밍 발생기는 타이밍 신호의 발생을 제어하기 위한 프로그램 명령을 포함하도록 배치된 프로그램가능한 프로그램 메모리, 상기 프로그램 메모리로부터 프로그램 명령을 처리하기 위한 타이밍 발생기 제어기 및 출력 타이밍 신호 제어기를 포함한다. 출력 타이밍 신호 제어기는 타이밍 발생기 제어기에 접속되어 상기 타이밍 신호의 형상을 결정하는 타이밍 신호 명세(specification) 및 제어 데이터를 수신한다. 출력 타이밍 신호 제어기는 다수의 출력 타이밍 신호를 제공하도록 배치된다. 이 타이밍 발생기 제어기는 메모리로부터 프로그램 명령을 디코딩하는 디코더를 포함한다. 촬상 장치는 상술된 설명에 따라서 화상 감지기, 아날로그 화상 처리기, 아날로그 대 디지털(A/D) 변환기, 및 타이밍 발생기를 포함하여, 타이밍 신호를 화상 감지기, 아날로그 화상 처리기 및 A/D 변환기에 제공한다.

Description

촬상 장치 및 타이밍 발생기{IMAGING DEVICE AND TIMING GENERATOR}

전자식 촬상의 기술 분야는 빠르게 발전되어 왔고, 수많은 제조자가 전자 촬상을 위한 부품 및 시스템을 제조하였다.

촬상 시스템 및 특히 화상 감지기는 동작하기 위해선 복잡한 타이밍 신호를 필요로 한다. 게다가, 이 요구되는 신호는 여러 시스템들 간에서 그리고 특정 부품의 여러 가지 구현방식 간에서 기능 및 형상이 다양하다.

타이밍 신호는 타이밍 발생기에 의해 발생된다. 종종, 타이밍 발생기는 특정 부품 세트에 의해 구현되는 특정 촬상 시스템에 타이밍 신호를 제공하도록 설계된 복잡한 상태 기계로서 구현된다. 따라서, 새로운 촬상 시스템 마다 그리고 기존 촬상 시스템의 부품이 상기 부품의 또 다른 한 부품으로 교환될 때마다 새로운 타이밍 발생기가 제조되어야 만 한다. 신호가 부가되거나 변경될 때마다 새로운 타이밍 발생기를 설계 및 제조하는 것은 시간 낭비이고 비용을 수반한다.

상술된 문제를 극복하기 위하여, 어느정도 프로그램가능한 타이밍 발생기가 개발되어 왔다.

단일의 정적 랜덤 액세스 메모리(SRAM)에 저장되는 파형 제어 워드를 토대로 파형을 발생시키는 타이밍 발생기가 국제 출원 WO 01/15436 A1호에 서술되어 있다. 게다가, 이 타이밍 발생기는 저 레벨 파형을 발생시키는 라인 제어 유닛, 프레임 제어 유닛 및 중재기(arbitrator)를 포함한다. 이 중재기는 라인 제어 유닛 및 프레임 제어 유닛으로의 파형 제어 워드의 분포를 제어한다. 이 중재기의 제어는 라인 제어 유닛 및 프레임 제어 유닛 각각으로부터 제공된 신호들을 토대로 한다. 상기 신호들은 종료된 프레임 사이클에 관한 프레임 제어 유닛으로부터의 신호 및 종료된 사이클 또는 다음 라인 유형의 수신에 관한 라인 제어 유닛으로부터의 신호이다. 근본적으로, 시스템은 각 타이밍 신호의 레벨을 포함하는 파형 제어 워드 및 이 워드가 타이밍 신호의 레벨을 규정하는 사이클의 수를 표시하는 값에 따라서 신호를 발생시킨다. 표시된 사이클 수가 처리될 때, 다음 어드레스에서 파형 제어 워드는 제어 유닛으로 통과되어 타이밍 신호를 규정한다.

상기 타이밍 발생기는 종래 기술의 상태 기계 보다 유연하다. 그러나, 어떤 상황에서, 상기 타이밍 발생기는 많은 메모리를 필요로 하고 파형 제어 워드를 설정하는데 많은 노력이 요구될 수 있다.

본 발명은 촬상 장치 및 촬상 장치에서 타이밍 신호를 발생시키는 타이밍 발생기에 관한 것이다.

도1은 촬상 시스템의 일 실시예의 개요적인 블록도.

도2는 도1의 타이밍 발생기 시스템의 일 실시예의 개요적인 블록도.

도3은 도2의 타이밍 발생기 제어기의 일 실시예의 개요적인 블록도.

도4는 도2의 출력 신호 제어기의 일 실시예의 개요적인 블록도.

본 발명의 목적은 타이밍 신호를 발생시키는 개선된 시스템을 제공하는 것이다.

이 목적은 청구항 1을 따른 타이밍 발생기 및 청구항 7을 따른 촬상 장치에 의해 성취된다. 본 발명의 바람직한 실시예는 종속항에 개시되어 있다.

특히, 본 발명의 한 양상을 따른 촬상 시스템용 타이밍 발생기는:

타이밍 신호를 제어하기 위하여 프로그램 명령을 포함하도록 배치된 프로그램가능한 프로그램 메모리,

상기 프로그램 메모리로부터의 상기 프로그램 명령을 처리하기 위한 타이밍 발생기 제어기,

하나 이상의 제어 신호 및 출력 타이밍 신호 명세(specification)의 수신을 위하여 상기 타이밍 발생기 제어기에 접속되는 출력 타이밍 신호 제어기로서, 상기 신호 명세는 상기 타이밍 신호의 형상을 결정하고, 상기 출력 신호 제어기는 다수의 출력 신호를 제공하도록 배치되는, 출력 타이밍 신호 제어기를 포함하는데

상기 타이밍 발생기 제어기는 상기 메모리로부터의 프로그램 명령을 디코딩하는 디코더를 포함한다.

프로그램 명령을 포함하는 프로그램가능한 프로그램 메모리, 프로그램 명령의 디코더를 포함하는 타이밍 발생기 및 상기 타이밍 발생기 제어기에 의해 제공되는 타이밍 신호 명세 및 하나 이상의 제어 신호에 응답하는 출력 신호 제어기를 배치함으로써, 상기 타이밍 발생기는 프로그램하는데 유연하게 되고 용이하게 된다. 일 실시예에서, 디코더는 프로그램 명령을 해석하고 제어 신호를 적어도 현재 실행되는 프로그램 명령에 의해 영향을 받는 타이밍 발생기 내의 장치에 적어도 제어 신호를 제공할 수 있다. 일 실시예를 따르면, 프로그램 명령은 복잡한 제어 명령으로 규정될 수 있는데, 이는 대부분의 경우에, 프로그래밍을 용이하게 할 수 있다. 게다가, 예를 들어, 이 명령 코드는 간략기호(mnemonics)로 할당되고, 소프트웨어도구는 상기 간략 기호를 사용하여 기록되는 프로그램을 포함하는 텍스트 파일을 데이터 파일에 저장될 수 있는 2진 프로그램 명령 워드로 변환시키도록 배치될 수 있다. 이로 인해, 프로그래밍은 마이크로프로세서의 어셈블리 언어와 유사한 언어로 수행될 수 있다. 그 후, 데이터 파일은 촬상 시스템에 다운로딩되고 타이밍 발생기에서 사용될 수 있다.

일 실시예를 따르면, 타이밍 발생기 제어기는 하나 이상의 프로그램 명령에 대한 하나 이상의 복귀 어드레스를 프로그램 메모리에 저장시키는 스택(stack)을 포함하는데, 이 프로그램 명령은 서브루틴의 끝에 도달될 때 실행되어야 하는 프로그램 명령이다.

서브루틴 점프를 사용할 수 있게 함으로써, 프로그램 메모리 내의 프로그램 만이 빈번하게 사용되는 절차 또는 기능의 하나의 복제를 포함하여야만 한다. 서브루틴 점프를 위한 프로그램 명령은 프로그램의 실행 시퀀스 내의 어떤 장소에 그리고 필요한 횟수 만큼 삽입될 수 있다. 이는, 빈번하게 사용되는 절차 또는 기능 만이 프로그램에 단지 1회 저장되기 때문에, 메모리를 절감시키고, 개인 프로그래밍(person programming) 만이 실행되어야 하는 프로그램 내의 모든 장소에서 상응하는 기능성을 반복하는 대신에 서브루틴의 프로그램 명령을 단지 1회 기록하여야 만 하기 때문에, 타이밍 발생기의 프로그래밍을 보다 용이하게 한다.

일 실시예를 따르면, 타이밍 발생기 제어기는 레지스터 뱅크(register bank)를 포함하는데, 상기 레지스터 뱅크는 타이밍 발생기가 판독할 수 있고 상기 타이밍 발생기 외부의 하나 이상의 시스템이 기록할 수 있도록 하는 레지스터를 포함한다.

상기 레지스터를 구현함으로써, 공정 진행시에 타이밍 발생기로부터 전송된 타이밍 신호의 작용을 상기 공정을 중단함이 없이 동적으로 변경시킬 수 있다. 이는 레지스터가 타이밍 발생기 외부의 시스템으로부터 기록할 수 있도록 하고 레지스터가 타이밍 발생기 내에서 판독할 수 있도록 한다. 프로그램 명령에서 레지스터와 관계시킴으로써, 이 명령은 레지스터의 값이 변경될 때마다 동적으로 변경된다. 이 특징은 예를 들어, 화상 시퀀스의 포착 동안 어떤 파라미터가 변경되어야만 하는 빈번하게 갱신된 화상을 전달하는 시스템에 유용하게 될 수 있다. 이와 같은 파라미터의 예로서, 노출 시간, 초당 전송될 화상 수, 화상의 로우(rows) 수 등을 들 수 있다.

일 실시예를 따르면, 타이밍 발생기 제어기는 레지스터 뱅크를 더 포함하는데, 상기 레지스터 뱅크는 상기 타이밍 발생기로부터 판독 및 기록으로서 액세스가능한 레지스터를 포함한다.

이와 같은 레지스터를 포함하는 장점은, 타이밍 발생기 제어기로부터 프로그램 메모리에 액세스함이 없이 변수, 소정수의 사이클을 갖는 루프 등을 사용하여, 상기 변수의 데이터를 저장할 수 있게 된다. 상기 루프 및 변수와 같은 기능성을 제공함으로써, 이 시스템은 시스템의 물리적인 크기에 크게 영향을 미침이 없이 훨씬 더 유연하게 될 수 있다.

게다가, 일 실시예에서, 타이밍 발생기는 타이밍 발생기의 동작을 타이밍 맞추는 클럭 신호를 수신하는 입력 신호 라인을 포함하는데, 상기 클럭 신호는 픽셀타이밍 신호와 동기된다. 픽셀 타이밍 신호와 동기되는 타이밍 신호에 의해 타이밍 발생기의 타이밍을 맞춤으로써, 타이밍 발생기는 용이하게 프로그램 된다. 이는, 픽셀 클럭 신호 사이클을 포함하는 픽셀 타이밍 신호가 촬상 시스템에서 가장 기본적인 타이밍 신호이고 대부분의 공정을 좌우하는 신호이기 때문이다. 따라서, 이 실시예를 따른 타이밍 발생기의 프로그래머는 다수의 픽셀 클럭 신호 사이클 수, 즉 타이밍 발생기의 타이밍을 맞추는 타이밍 신호의 사이클을 고려함으로써 타이밍 발생기를 프로그램할 수 있다.

타이밍 발생기를 작고 값싸게 만들기 위하여, 본 발명을 따른 프로그램가능한 프로그램 메모리는 판독 전용으로서 타이밍 발생기 제어기에 의해 액세스될 수 있고, 1 kbyte 이하의 크기로 만들어진다. 타이밍 발생기 제어기에 의해 판독 전용으로서만 액세스가능한 프로그램 메모리를 제한하면, 메모리에 기록된 데이터를 추적하는 어떤 장치도 필요치 않게되고 메모리의 크기는 단지 프로그램을 위한 방(room)을 갖는 크기로 된다. 그러나, 어떤 응용에서, 타이밍 발생기의 프로그램 메모리에 기록할 수 있도록 하는 것이 유용하다. 게다가, 이 메모리는 대부분의 공간을 차지하는 타이밍 발생기의 부분임으로, 메모리를 1 kbyte로 제한함으로써, 타이밍 발생기는 작게된다. 메모리의 크기를 작게함에도 불구하고, 상술된 특징들로 인해 복잡한 타이밍 신호를 구현할 수 있다.

본 발명의 또 다른 양상을 따르면, 화상 감지기, 아날로그 화상 처리기, 아날로그 대 디지털(A/D) 변환기 및 타이밍 신호를 화상 감지기, 아날로그 화상 처리기 및 A/D 변환기에 제공하는 타이밍 발생기를 포함하는 촬상 장치가 제공되는데,상기 타이밍 발생기는 상술된 실시예들 중 어느 한 실시예에 대응한다.

일 실시예를 따르면, 프로그램가능한 프로그램 메모리, 디코더, 출력 신호 라인 제어기 및 타이밍 발생기의 스택중 적어도 하나는 단일 집적 회로에 배치된다. 이는 촬상 장치 및 특히 타이밍 발생기를 값싸게 한다. 게다가, 다수 개의 회로보다 소수의 회로를 설치하는 것이 보다 용이하다는 점 때문에 이와 같은 촬상 시스템의 제조는 용이하게 될 수 있다.

본 발명의 부가적인 응용가능 범위는 이하의 상세한 설명으로부터 명백하게 될 것이다. 그러나, 본 발명의 원리 및 범위 내에서 행해진 각종 수정 및 변경이 본원의 상세한 설명으로부터 당업자에게 명백하기 때문에, 본 발명의 바람직한 실시예를 나타내는 상세한 설명 및 특정 예들은 단지 예시를 위해서 제공된 것이라는 것으로서 이해하여야 한다.

본 발명의 다른 특징들 및 장점들은 첨부한 도면을 참조하여 바람직한 실시예의 이하의 상세한 설명으로부터 명백하게 될 것이다.

도1에 촬상 시스템이 부분적으로 도시되어 있다. 이와 같은 촬상 시스템은통상적으로, 비디오 카메라, 감시 카메라, 스틸 카메라, 네트워크 카메라, 웹 카메라 등으로 구현된다. 촬상 시스템은 화상 감지기(2), 아날로그 화상 처리기(4), 아날로그 대 디지털 변환기(A/D 변환기)(6), 디지털 신호 처리기(DSP)(8), 마이크로프로세서(10), 및 타이밍 발생기 시스템(12)을 포함하는 것이 바람직하다.

촬상 시스템은 화상을 규정하는 반사광을 통해서 화상을 포착한다. 반사광은 도시되지 않은 렌즈 시스템에 의해 포착되는 것이 바람직하고 화상 감지기(2)로 향하는데, 이는 전하 결합 장치(CCD) 또는 CMOS-유형의 화상 감지기일 수 있다. 화상 감지기(2)는 타이밍 발생기 시스템(12)에 의해 제공되는 다수의 타이밍 신호(14)에 의해 제어된다. 타이밍 신호(14)에 의해 제어되는 동작이 상이한 화상 감지기를 위하여 가변될 수 있을 지라도, 이와 같은 타이밍 신호(14)를 위하여 전체 시간에서 요구되는 신호 함수는 상이한 화상 감지기를 위하여 크게 가변될 수 있다.

화상 감지기(2)에 의해 포착되는 화상은 아날로그 전기 신호로 표시되고 화상 감지기(2)가 특정 시간 기간 동안 광에 노출될 때 아날로그 화상 처리기(4)로 통과된다. 이와 같은 아날로그 화상 처리기(4)의 기능은 당업자에게 공지되어 있다. 아날로그 화상 처리기(4)는 또한, 적절한 동작을 위한 타이밍 신호(16)를 필요로 한다. 이들 타이밍 신호(16)는 또한, 타이밍 발생기 시스템(12)에 의해 제공된다. 아날로그 화상 처리기(4)를 제어하는 타이밍 신호(16)는 또한, 시스템에 사용되는 아날로그 화상 처리기(4)에 따라서 가변될 수 있다.

아날로그 화상 처리기(4)가 화상의 아날로그 표현을 처리할 때, 이 화상은 A/D 변환기(6)에 의해 디지털 정보로 변환된다. 대부분의 촬상 시스템에서, A/D 변환기(6)는 또한 적어도 하나의 타이밍 신호(18)에 의해 타이밍이 맞춰질 필요가 있다. 본 발명의 일 실시예에서, 이와 같은 타이밍은 타이밍 발생기 시스템(12)에 의해 수행된다.

그 후, 포착된 화상의 디지털 표현은 디지털 신호 처리기(DSP)(8)에서 처리되는데, 이는 또한 타이밍 발생기 시스템(12)에 의해 발생된 타이밍 신호(20)를 필요로 할 수 있다. 그러나, 이는 종종 촬상 시스템의 설계를 따른다.

그 후, 처리된 디지털 화상은 시스템(22)으로 통과되어 촬상 시스템의 전체 목적에 따라서 디지털 화상을 처리한다. 예를 들어, 상기 처리는 부호화 표준, 예를 들어, JPEG, MPEG, PAL에 따라서 화상을 부호화하며, 외부 또는 내부 메모리에 저장을 위하여 화상 및/또는 비디오 파일을 발생시키며 또는 네트워크 예를 들어 전화 네트워크, 컴퓨터 네트워크, 텔레비젼 신호를 위한 네트워크, 감시 네트워크를 통해서 전송하기 위한 화상 데이터를 배치하는 것을 포함할 수 있다.

일 실시예에서, 촬상 시스템은 촬상 시스템의 전체 수행성능을 제어하기 위하여 배치된 마이크로프로세서(10)를 포함한다. 일 실시예를 따르면, 마이크로프로세서는 또한 타이밍 발생기 시스템(12)에 파라미터를 제공하도록 인에이블 되어, 화상 포착에 영향을 미친다.

타이밍 발생기 시스템(12)은 촬상 시스템에 의해 필요로 되는 타이밍 신호를 발생시키도록 배치된다. 일 실시예를 따른 타이밍 발생기 시스템(12)은 타이밍 신호의 전체 시간에서 함수를 손쉽게 프로그램 및 변경하는 프로그램가능한 타이밍 발생기이다. 특정 실시예를 따르면, 타이밍 신호는 화상 시퀀스의 포착 동안 동적으로 손쉽게 변경된다.

타이밍 발생기 시스템의 일 실시예가 도2에 도시되어 있다. 이 실시예를 따르면, 타이밍 발생기 시스템은 현재 처리되는 화상 감지기에서 픽셀의 좌표를 추적하는 수평 및 수직 위치 카운터(H/V 카운터)(204), 고주파수 타이밍 신호를 제공하는 픽셀 클럭 발생기(206), 프로그램가능한 프로그램 메모리(220), 타이밍 발생기 제어기(222) 및 출력 타이밍 신호 제어기(236)를 포함한다. 일 실시예에서, 타이밍 발생기 시스템은 하나의 집적 회로(IC)로 구현될 수 있다. 그러나, 타이밍 발생기 시스템의 일부 부품들은 이아 같은 IC로부터 분리되어 구현될 수 있다.

일 실시예를 따르면, 픽셀 클럭 발생기(206)는 수정(crystal)으로부터 고 주파수 클럭 신호를 수신하고 이 고주파수 클럭 신호로부터 촬상 시스템의 고주파수 타이밍 신호를 발생시키는데, 예를 들어 이는 타이밍 발생기(202)에서 처리 타이밍을 위하여 사용되는 픽셀 클럭 주파수의 타이밍 신호(208)를 타이밍 발생기(202)에 제공하고 픽셀 클럭 주파수의 타이밍 신호를 촬상 시스템의 화상 감지기에 제공한다.

게다가, 픽셀 클럭 발생기(206)는 픽셀 클럭 사이클을 갖는 타이밍 신호를 타이밍 발생기(202) 및 화상 감지기와 다른 장치에 제공할 수 있다. 예를 들어, 픽셀 클럭 발생기(206)는 픽셀 클럭 주파수의 출력 신호를 수평 CCD 드라이브와 같은 화상 감지기 또는 이에 상응하는 신호를 타이밍 발생기(202)에, 샘플 앤드 홀드 펄스를 아날로그 화상 처리기에, 클럭 신호를 A/D 변환기 등에 제공한다.

픽셀 클럭 발생기(206)는 다른 보다 앞선 타이밍 신호의 기반이 될 수 있는대부분의 기본 타이밍 신호를 발생시킨다. 픽셀 클럭 신호 사이클에 대한 타이밍 발생기의 처리 사이클을 토대로 함으로써, 픽셀 클럭 신호 사이클 또는 프로그램의 실행 사이클 중 하나의 함수로서 출력 타이밍 신호를 프로그램하는 것이 용이하다.

상술된 것 이외에도, 픽셀 클럭 발생기(206)는 출력 신호 제어기(236)로부터 타이밍 신호를 수신할 수 있다. 이와 같은 신호는 픽셀 클럭 발생기(206)로부터 타이밍 신호의 일부의 출력을 제어하도록 배치된다. 예를 들어, 제어 신호는 게이트 신호로서 작용하여, 제어된 신호가 자신들의 수신지에 도달하는 것을 방지하거나 제어된 신호가 자신들의 수신지로 통과되도록 한다.

H/V 카운터(204)는 클럭 사이클을 카운트하여 현재 처리되는 픽셀의 x 및 y 좌표를 추적하여 이 정보를 타이밍 발생기(202)에 제공하도록 배치된 카운터 세트이다. 이를 관리하기 위하여, H/V 카운터(204)는 픽셀 클럭으로부터 하나 이상의 타이밍 신호를 수신하며, 이 타이밍 신호는 각 픽셀, 즉 픽셀 클럭의 처리 타이밍을 맞추는 신호에 대응한다. 게다가, H/V 카운터(204)는 레지스터를 사용하는데, 이 레지스터 내의 마이크로프로세서는 화상의 한 로우로서 해석되어야 하는 픽셀 수를 표시하는 값 및 하나의 화상 프레임으로서 해석되어야 하는 로우의 수를 표시하는 값을 저장한다. 그 후, 이들 레지스터의 정보 및 픽셀 클럭 발생기(206)로부터 수신되는 타이밍 신호는 촬상 시스템에 의해 현재 처리되는 x-좌표 및 y-좌표를 카운터가 추적하도록 하는데 사용된다. 예를 들어, x-좌표 카운터는 픽셀 클럭 발생기(206)로부터 매 타이밍 사이클 마다 카운트하고 로우 내의 픽셀 수를 표시하는 저장 값에 대응하는 픽셀 수를 카운트할 때 리셋된다. 이 리셋 신호는 또한, y-좌표 카운터를 트리거하며, 이는 화상 프레임 내의 로우 수를 표시하는 저장 값에 대응하는 다수의 로우를 카운트할 때 리셋된다. 카운터는 또한, x-좌표를 카운트하는 방식으로 y-좌표를 카운트하도록 수행될 수 있고 y-좌표를 카운트하는 방식으로 x-좌표를 카운트하도록 수행될 수 있다. 이와 같은 경우에, 로우 내의 픽셀 수를 표시하는 값은 대신, 칼럼 내의 픽셀 수를 표시한다.

일 실시예에서, H/V 카운터(204)는 모든 클럭 사이클, 심지어 블랭킹 기간, 즉 픽셀 데이터가 화상 감지기로부터 출려되지 않는 기간 동안 발생하는 클럭 사이클을 카운트한다.

프로그램가능한 프로그램 메모리(220)는 타이밍 발생기를 제어하는 프로그램 명령 및 출력 신호를 저장하도록 배치된다. 프로그램가능한 프로그램 메모리(220)는 외부 소스, 예를 들어 촬상 장치 또는 촬상 장치 내의 마이크로프로세서와 접속하는 외부 컴퓨터로부터 프로그램되도록 인에이블 된다. 일 실시예에서, 마이크로프로세서는 촬상 시스템의 초기화 동안 프로그래밍 메모리에 프로그램을 제공한다. 이 프로그램은 또한, 화상 포맷 또는 이와 유사한 포맷의 사용자 선택과 관련하여 마이크로프로세서로부터 제공될 수 있다. 이와 같은 경우에, 상이한 촬상 기능성을 위한 상이한 프로그램 또는 촬상 포맷을 마이크로프로세서의 메모리에 저장할 수 있으며, 이 프로그램은 기능 또는 포맷의 변화가 수행될 때 프로그램 메모리(22)에 다운로딩 된다. 그러나, 타이밍 발생기 시스템(12)은 복잡한 타이밍 발생 시퀀스의 프로그래밍을 인에이블 하고, 어떤 경우에, 이는 레지스터의 값의 변경 가능성을 사용할 정도로 충분하게 되어 타이밍 발생기 시스템(12)의 기능을 변경시킨다. 메모리 내의 프로그램 명령 워드 길이는 필요한 프로그램 명령을 규정할 수 있을 정도의 크기이고 프로그램 명령에 접속된 가능한 데이터의 명세(specification)를 위한 공간을 제공할 수 있을 정도의 크기로 된다. 예를 들어, 프로그램 명령 워드 길이는 8-64 비트 간에 있을 수 있다. 그러나, 일 실시예에서, 프로그램 명령 워드는 16 비트로 설정된다.

타이밍 발생기 제어기(222)는 프로그램 메모리(220)로부터 프로그램 명령을 판독, 해석 및 실행하도록 배치된다. 일 실시예에서, 타이밍 발생기 제어기(222) 만이 프로그램 메모리(220)를 판독하도록 허용되는데, 즉 타이밍 발생기 제어기(222)는 프로그램 메모리(220)에 기록하도록 허용되지 않는다. 타이밍 발생기 제어기(222)는 논리 및 처리 수단을 포함하여 자신의 작업을 수행하는데, 예를 들어, 타이밍 발생기 제어기는 프로그램 명령을 해석하는 디코더(224), 다음 프로그램 명령을 실행하기 위한 메모리 어드레스를 결정하는 프로그램 카운터(226), 서브루틴 점프를 위한 복귀 어드레스를 유지하는 스택(228), 타이밍 발생기 제어기에서 사용되는 데이터를 저장하는 레지스터 뱅크(230), 데이터와 초기화 조건부 동작을 비교하는 비교 제어기(232), 대기 프로그램 명령의 처리를 제어하는 대기 제어기(234) 등을 포함할 수 있다.

출력 타이밍 신호 제어기(236)는 프로그램 명령으로부터 신호 명세를 토대로 타이밍 신호를 발생시키도록 배치된다. 신호 명세 및 다른 제어 파라미터는 타이밍 발생기 제어기(222)를 통해서 출력 타이밍 신호 제어기(236)에 제공될 수 있다. 출력 타이밍 신호 제어기(236)는 다수의 출력 타이밍 신호, 예를 들어, 수직 클럭,블랭킹 신호, 클립 펄스를 제공하도록 배치된다. 출력 타이밍 신호 제어기의 일 실시예가 이하에 제공될 것이다.

도3에 타이밍 발생기 제어기의 일 실시예가 개요적으로 도시되어 있다. 타이밍 발생기 제어기는 프로그램 명령을 해석하여 필요한 데이터 및/또는 제어 시그널링을 현재 실행되는 프로그램 명령에 의해 영향받는 장치/공정에 제공하는 디코더(302), 예를 들어 각 처리 사이클 동안 디코더에 전송되어야 하는 상기 프로그램 명령의 메모리 어드레스에 의해 프로그램 명령을 제어하는 프로그램 카운터(304), 서브루틴 점프를 위한 복귀 어드레스를 저장하는 스택(306)(즉, 서브루틴 점프가 종료될 때 실행되어야 하는 프로그램 명령의 어드레스를 저장한다), 타이밍 발생기 제어기에 의해 사용되는 데이터의 일시적인 저장 및 특수한 판독 전용 변수 또는 상수를 저장하는 레지스터 레지스터 뱅크(308), 출력 타이밍 신호가 변경되지 않고 다른 프로그램 명령이 적어도 특정한 처리 사이클 수 동안 실행되지 않는다 라고 하는 프로그램 명령을 실행하는 대기 제어기(312) 및 예를 들어 일부 프로그래밍 언어에서 "IF" 동작 및 루프 동작에 대응, 예를 들어 어떤 프로그래밍 언어에서 "For...next" 동작에 대응하는 조건부 동작의 수행을 용이하게 하도록 제공되는 비교 제어기(314)를 포함한다.

예를 들어, 디코더(302)의 동작은 다음과 같이 될 수 있다. 디코더(302)는 타이밍 발생기 제어기의 부분이 아니어 점선으로 표시된 프로그램 메모리(316)에서, 프로그램 카운터(304)로 표시되는 어드레스로부터 프로그램 명령 워드를 수신한다. 디코더(302)는 프로그램 명령 워드를 해석하고 디코딩된 프로그램 명령의 실행시에 포함되거나 이 실행 동안 인에이블되어야 하는 장치/장치들에 직접적으로 어드레스되는 하나 또는 다수의 제어 신호를 발생시킨다. 경로 운반 제어 신호, 즉, 디코딩된 명령을 위한 경로가 도면에 일점 쇄선으로 도시되어 있다. 이 경로는 디코더로부터 제어 수신를 수신하여야 하는 각 장치를 위한 한 신호 라인을 포함할 수 있다. 일 실시예에서, 프로그램 명령의 해석은 디코더가 각 프로그램 명령의 비트 패턴으로부터 상이한 프로그램 명령을 인식하여 식별하도록 하고 상기 식별된 프로그램 명령에 대응하는 제어 신호/신호들을 발생시킴으로써 성취된다.

게다가, 디코더(302)는 명령에 임베드된 데이터를 장치 또는 장치들 처리 또는 취급 명령에 제공한다. 도면에서, 이와 같은 데이터를 위한 경로는 점선으로 표시되어 있다. 이 데이터는 프로그램 명령 워드로부터 추출되고 디코더(302)에 의해 통과되거나, 프로그램 명령 워드의 나머지와 함께, 즉 디코더에서 추출 없이 디코더로부터 또는 프로그램 메모리(316)로부터 직접적으로 통과될 수 있다. 후자의 경우에, 데이터의 추출은 각 장치에서 성취되는데, 프로그램 명령의 설계가 허용되는 경우, 이 추출은 소정의 비트가 장치로 통과되도록 할 만큼 간단하게 될 수 있는 반면에, 나머지 데이터는 무시된다. 이 방식은 특정 장치에 의해 판독되어야 하는 장치가 항상 프로그램 명령 워드의 동일 부분에 저장된다면 양호하게 작동된다. 일 실시예에서, 프로그램 명령 워드는 현재 실행된 명령이 특정 장치와 관계되는지 여부에 관계없이 하나 이상의 명령에 따라서 프로그램 명령으로부터 데이터를 획득할 필요가 있는 모든 장치에 데이터로서 제공된다. 이와 같은 실시예에서, 인에이블 신호는 프로그램 명령 및 이의 데이터에 의해 영향받는 장치가 제공된 데이터 데이터에 처리하도록 하는데 사용될 수 있다.

일 실시예에서, 디코더(302)는 출력 신호 명세 형태의 하나 이상의 제어 신호 및 데이터를 프로그램 명령으로부터 출력 신호 제어기(318)에 제공한다.

일 실시예에서, 디코더는, 디코더가 다음 프로그램 명령을 처리하지 않도록 지시하는 비교 제어기로부터의 제어 신호(320)를 수신한다. 예를 들어, 이 신호는 하나의 실행 사이클 동안 프로그램 명령 경로가 프로그램 메모리로부터 차단되도록 할 수 있다. 이와 같은 설계는 가단한 "IF"-동작을 수행하는데 사용될 수 있다.

예를 들어, 프로그램 카운터(304)의 동작은 다음과 같이 될 수 있다. 프로그램 카운터(304)는 현재 실행된 프로그램 명령에 대한 어드레스를 추적하고 그 밖의 어느것도 타이밍 발생기 제어기의 또 다른 장치에 의해 명령받지 않으면, 다음 프로그램 명령으로의 점프에 대응하는 값을 현재 실행된 프로그램 명령의 어드레스에 단지 가산함으로써 다음 실행 사이클 동안 실행될 프로그램 명령에 대한 어드레스를 제공한다.

게다가, 프로그램 카운터(304)는 스택(306)에 접속되어, 현재 실행된 서브루틴으로부터 프로그램의 실행 복귀에 관한 프로그램 명령이 실행될 때 복귀 어드레스를 수신한다. 프로그램 카운터(304)는 또한, 스택(306)에 접속되어, 서브루틴의 끝에 도달될 때 사용하기 위한 복귀 어드레스를 스택에 제공한다. 후자의 경우에, 프로그램의 정상 실행 동안 실행될 다음 프로그램 명령에 대한 어드레스가 이하에서 알 수 있는 바와 같이 스택에 제공된다. 서브루틴 프로그램 명령으로의 점프가 관계되는 프로그램 명령의 어드레스는 프로그램 카운터(304)에 제공되고, 실행될다음 프로그램 명령의 어드레스로서 프로그램 카운터(304)를 통해서 프로그램 메모리(316)에 전송된다. 서브루틴 프로그램 명령으로의 점프가 관계하는 프로그램 명령의 어드레스는 예를 들어, 서브루틴 프로그램 명령으로의 점프의 데이터에 포함된다.

게다가, 프로그램 카운터(304)는 이하에서 알 수 있는 바와 같이 대기 제어기(312)에 접속될 수 있다.

예를 들어, 스택(306)의 동작은 다음과 같이 될 수 있다. 이 스택은 후입선출(LIFO) 레지스터로서 구현될 수 있다. 서브루틴 프로그램 명령으로의 점프가 실행될 때, 디코더(302)는 신호를 스택(306)에 전송하여, 이 신호를 프로그램 카운터(304)로부터 스택(306)의 최상부에 제공되는 어드레스를 푸쉬(push)하게 한다. 어드레스는 다음 프로그램 명령, 즉 프로그램 메모리(316) 내의 서브루틴 프로그램 명령으로의 점프에 이은 프로그램 명령의 어드레스에 대응한다. 서브루틴 프로그램 명령의 끝이 실행될 때, 디코더는 신호를 스택(306)에 전송하여, 스택에 푸쉬되는 최종 어드레스, 즉 스택내의 최상부 어드레스를 팝(pop)시킨다. 그 후, 이 어드레스는 프로그램 카운터(304)에 제공되고 상술된 바와 같이 프로그램 카운터(304)에서 처리된다.

예를 들어, 레지스터 뱅크(308)는 타이밍 발생기가 판독할 수 있고 마이크로프로세서가 기록할 수 있는 특수용 레지스터를 포함한다. 이 레지스터는 마이크로프로세서 및/또는 시스템의 사용자가 타이밍 발생기의 작용을 동적으로 변경시키고 이에 따라서 촬상 장치를 동적으로 변경시킨다. 에를 들어, 화상 감지기의 노출 시간을 제어하는 타이밍 신호에 영향을 미치는 프로그램 명령이 하나의 이와 같은 레지스터의 값을 따르도록 함으로써, 화상 감지기의 노출 시간은 동작 동안 조정될 수 있다. 게다가, 이들 레지스터들 중 한 레지스터는 화상 프레임에서 로우의 수를 제공하도록 사용될 수 있다. 일 실시예에서, 타이밍 발생기 만이 상기 레지스터를 판독하도록 하는데 허용된다.

게다가, 레지스터 뱅크(308)는 타이밍 발생기 제어기로부터 판독 및 기록할 수 있는 레지스터를 포함할 수 있다. 이와 같은 레지스터는 변수, 루프 조건, 예를 들어 이와 같은 동작이 중단되는 루프 수의 일시적인 저장을 위하여 사용될 수 있다.

게다가, 레지스터 뱅크(308)가 2개의 판독-전용을 포함할 수 있다는 것 이외에도, 타이밍 발생기 제어기에 관련하여, H-카운터 및 V-카운터 각각의 값, 즉 x-좌표 및 y-좌표 각각을 포함하는 레지스터가 도2의 H/V 위치 카운터와 관련하여 서술되었다.

레지스터 뱅크(308)는 레지스터의 데이터가 레지스터 뱅크(308)로부터 출력되었다는 것을 표시하는 디코딩된 명령 신호에 응답한다. 게다가, 레지스터 뱅크(308)는 데이터가 레지스터에 기록되었다는 것을 표시하는 디코딩된 명령 신호에 응답한다. 이와 같은 명령이 레지스터 뱅크에 의해 검출될 때, 데이터 경로상의 데이터는 데이터가 기록되는 어드레스 및 데이터가 판독되는 어드레스 각각에 대응한다. 게다가, 판독 명령 동안, 데이터 경로상의 데이터는 레지스터로부터 데이터를 어디에 전송할 지에 관한 데이터를 포함한다. 예를 들어, 데이터는 비교 제어기에전송될 수 있으며, 또는 데이터 값은 1씩 감소되어 동일한 레지스터에 기록될 수 있다. 일 실시예를 따르면, 레지스터 뱅크는 2개의 상이한 레지스터가 동일한 실행 사이클 동안 판독될 수 있도록 배치된다.

예를 들어, 대기 제어기(312)는 제어 신호를 프로그램 카운터(304)에 제공하는 카운터이다. 대기 제어기(312)는 디코더(302)로부터 디코딩된 프로그램 명령 신호에 의해 작동된다. 대기 제어기가 디코딩된 프로그램 명령 신호를 수신할 때, 데이터 경로는 타이밍 발생기가 프로그램 명령을 실행하지 않도록 명령받는 실행 사이클 수에 대응하는 데이터를 포함하며, 카운터는 데이터의 값으로 설정되고 프로그램 카운터(304)에 제공되는 제어 신호는 프로그램 카운터(304)를 중단하도록 변경된다. 그 후, 대기 제어기(312)의 카운터 값은 매 실행 사이클 마다 감소되고, 대기 제어기(312)의 카운터는 소정값, 예를 들어 제로에 도달할 때, 제어 신호는 다시 변경되고 프로그램 카운터(304)는 다시 인에이블되고 프로그램 명령의 실행은 재개된다.

예를 들어, 비교 제어기(314)는 2개의 소스 피연산자를 비교하도록 배치되고 비교가 "참" 또는 "거짓"인지를 나타내는 결과 신호를 발생시킨다. 이 결과 신호는 프로그램 카운터(304)에 전송되어, 프로그램 명령 워드의 데이터 필드에서 특정된 어드레스로 조건부 점프를 개시하거나, 디코더(302)로 전송되어, 다음 명령 실행을 금지시킨다. 비교하기 위한 소스 피연산자는 예를 들어, 레지스터 뱅크(308)로부터의 레지스터 값이거나, 현재 실행된 프로그램 명령의 데이터 필드일 수 있다. 일 실시예에서, 수행되는 비교 유형은 "동일", "보다 큰" 또는 "보다 작은"일 수 있다.

일 실시예에서, 타이밍 발생기 제어기는 마이크로프로세서에 대한 차단 신호를 발생시키도록 배치된다. 이 차단 신호는 예를 들어, 화상이 화상 감지기로부터 검색될 때 화상 등록 시작 또는 끝에서 전송될 수 있다.

도4에 출력 신호 제어기의 일 실시예가 도시되어 있다. 출력 신호 제어기는 2개의 선택기, 마스크 선택기(406) 및 신호 선택기(408), 플립-플롭(410) 및 X0R-게이트(412)를 포함한다. 선택기(406-408)는 멀티플렉서일 수 있다. 이 실시예에서, 다수의 출력 신호는 병렬로 처리되는데, 예를 들어 연속 라인으로 도시된 도면의 신호 경로는 다수의 출력 신호의 표현을 포함한다. 따라서 선택기(406 및 408), 플립-플롭(410) 및 XOR-게이트는 병렬로 다수의 출력 신호를 처리하도록 배치된다. 병렬 신호 라인을 가시화하기 위하여, 출력 신호 제어기의 출력은 다수의 신호 라인으로서 도시되어 있다.

디코딩된 명령(402)을 위한 경로 및 상기 명령에 임베드된 데이터를 제공하는 데이터 경로는 디코더로부터 출력 신호 제어기로 제어 신호 및 명령 워드에 임베드된 데이터 각각을 전송하는 도3의 경로에 대응한다.

출력 제어기가 각 신호의 레벨을 표시하는 새로운 비트 패턴을 로딩하도록 하거나 XOR-게이트(412)에 의해 하나 이상의 신호 레벨을 변경시키는데 사용되는 마스크를 로딩하도록 하는 프로그램 명령이 없는 한, 출력 신호 제어기의 출력 신호는 일정하게 된다. 이와 같은 명령이 실행되지 않을 때, 신호 라인(414)에서 출력 신호는 어떤 변경 없이 플립-플롭(410)의 입력으로 복귀되고 나서 출력 신호 제어기의 타이밍을 맞추는 타이밍 신호에 응답하여 통과된다. 상기 타이밍 신호는 타이밍 발생기 제어기의 타이밍을 맞추도록 배치된 타이밍 신호에 대응할 수 있다. 따라서, 출력 신호는 프로그램 명령이 어떤 변경을 행하도록 명령하지 않는 다면 일정하게 유지된다.

신호 선택기는 플립 플롭의 입력으로 다수의 신호를 각각 포함하는 2개의 신호 경로중 한 경로가 통과하도록 배치된다. 현재 실행되는 프로그램 명령이 출력 신호를 대체하는 명령을 포함하지 않을 때, 신호 선택기(408)는 XOR-게이트(412)에 의해 제공되는 신호를 통과하도록 설정되고, 현재 실행되는 프로그램 명령이 출력 신호를 대체하는 명령을 포함할 때, 신호 선택기(408)는 비트 패턴, 즉 프로그램 명령에 의해 제공되는 신호 명세를 통과하도록 설정된다. 어느 입력 패턴을 통과시킬지에 대한 선택은 제어 신호 경로(402)를 통해서 디코더로부터 전송되는 제어 신호에 의해 제어된다. 프로그램 명령에 의해 제공되는 비트 패턴은 명령에 임베드된 데이터를 제공하는 데이터 경로를 통해서 제공된다.

마스크 선택기(406)는 현재 실행된 프로그램 명령이 하나 이상의 출력 신호를 변경시키는 명령을 포함하지 않을 때 XOR-게이트(412)로 제로의 비트 패턴을 통과시키도록 배치되며, 마스크 선택기를 통과하는 병렬 수 제로는 출력 신호 수에 대응한다. 그러나, 디코더가 하나 이상의 출력 신호를 변경시키는 명령을 포함하는 프로그램 명령을 수신할 때, 마스크 선택기(406)는 프로그램 명령 워드의 데이터 비트 패턴을 XOR-게이트로 통과시키도록 설정된다. 어느 입력 패턴을 통과시킬지에 대한 선택은 제어 신호 경로(402)를 통해서 디코더로부터 전송되는 제어 신호에 의해 제어된다. 프로그램 명령에 의해 제공되는 비트 패턴은 명령에 임베드된 데이터를 제공하는 데이터 경로(404)를 통해서 제공된다.

그 후, XOR-게이트(412)는 출력 신호 발생기로부터의 출력 신호(414) 및 마스크 선택기(406)로부터의 출력 신호(418)의 XOR 동작에 대응하는 신호를 출력한다. 예를 들어, 마스크 선택기(406)로부터의 출력 신호가 "11001110110001"이며, 이와 병렬로, 출력 신호 발생기로부터의 출력 신호(414)가 "111111111111100"이면, XOR-게이트로부터의 출력 신호는 "00110001001111"이 된다. 이 함수는 예를 들어, 출력 신호의 하나 또는 일부 신호가 변경되는 반면에, 다른 라인 상의 현재 출력 신호가 알려지지 않은 경우에 사용될 수 있다.

일 실시예를 따르면, 프로그램 메모리는 16 비트의 길이를 갖는 프로그램 명령 워드를 저장하도록 배치된다. 가능한 프로그램 명령 및 각 명령을 위한 가능한 대응 비트 패턴의 예가 이하의 표1에 제공되고, 표1의 각각 가능한 프로그램 명령함수는 표2에 제공되어 있다.

표1. 가능한 프로그램 명령 및 가능한 대응 비트 패턴

표1 및 표2의 프로그램 명령은 레지스터 뱅크가 8×12 비트 레지스터 뱅크인 실시예에 대해 설계된다. 상기 레지스터 뱅크의 레지스터는 다음과 같다. 레지스터 0-3은 상술된 판독/기록 레지스터에 대응하며, 레지스터 4는 H카운터의 값을 포함하는 판독 전용 레지스터에 대응하며, 레지스터 5는 V 카운터의 값을 포함하는 판독 전용 레지스터에 대응하고, 레지스터 6-7은 타이밍 발생기 제어기에 관하여 마이크로프로세서가 기록할 수 있는 판독 전용 레지스터에 대응한다.

표2. 표1의 각 가능한 프로그램 명령 함수

명령	설명
set_sig <values>	출력 타이밍 신호를 <values>로 설정
inv_sig <mask>	마스크된 (비트==1) 출력 타이밍 신호 반전 (XOR)
set_extra <values>	여분의 출력 타이밍 신호 설정
inv_extra <mask>	마스크된 여분의 출력 타이밍 신호를 반전
if= <r1> <r2>	r1==r2이면, 다음 명령 실행. 그밖의 실행 중단하고 다음 명령 스킵
if=q <r> <va1>	레지스터 4 + r=={000,val}이면, 다음 명령 실행. 그밖의 실행 중단하고 다음 명령 스킵
if> <r1> <r2>	r1>r2이면, 다음 명령 실행, 그 밖의 실행 중단
if< <r1> <r2>	r1<r2이면, 다음 명령 실행. 그밖의 실행 중단
set_reg_lo <reg> <val>	<reg>의 낮은 8비트를 <val>로 설정, 높은 4비트 소거
set_reg_hi <reg> <val>	<reg>의 높은 4비트를 <val>로 설정, 낮은 비트 유지
move <r1> <r2>	레지스터 r1의 내용을 레지스터 r2로 이동. 물론, r2는 단지 레지스터 0-3일 수 있다.
dec_br <reg> <addr>	레지스터 1씩 감소, 결과가 !=0이면 분기
jump <addr>	어드레스로 조건없이 점프
jsr <addr>	어드레스로 점프, 스택상의 PC+1 절약
ret	스팩 팝, 스택으로부터 어드레스로 점프
waitq <cycles>	<사이클> 클럭 사이클 대기
nop	alias for waitg 1.
wait <r> <value>	레지스터 r+4가 {000, value}와 동일할 때까지 대기
wait_r <r1> <r2>	레지스터 r1이 레지스터 r2와 동일할 때까지 대기
gen_irq	마이크로프로세서로의 차단 발생

표에서, 그밖에 어느것도 명령과 관련하여 언급하지 않으면, r1 및 r2는 레지스터 뱅크 내의 임의의 레지스터의 사용을 표시한다. r의 사용은 레지스터 4 내지 7의 사용을 표시하는데, 표에 따르면, "r"은 레지스터 r+4로서 해석되어야 한다.

Claims

촬상 시스템용 타이밍 발생기로서,

상기 타이밍 신호의 발생을 제어하는 프로그램 명령을 포함하도록 배치된 프로그램가능한 프로그램 메모리,

상기 프로그램 메모리로부터 프로그램 명령을 처리하는 타이밍 발생기 제어기,

하나 이상의 제어 신호 및 출력 타이밍 신호 명세의 수신을 위하여 상기 타이밍 발생기 제어기에 접속되는 출력 타이밍 신호 제어기로서, 상기 출력 신호 명세는 상기 타이밍 신호의 형상을 결정하고, 상기 출력 신호 제어기는 다수의 출력 신호를 제공하도록 배치되는, 출력 타이밍 신호 제어기를 포함하는데

상기 타이밍 발생기 제어기는 상기 메모리로부터의 프로그램 명령을 디코딩하는 디코더를 포함하는 타이밍 발생기.
제 1 항에 있어서,

상기 타이밍 발생기 제어기는 하나 이상의 프로그램 명령으로의 하나 이상의 복귀 어드레스를 상기 프로그램 메모리에 저장하는 스택을 더 포함하는데, 상기 프로그램 명령은 서브루틴의 끝에 도달될 때 실행되는 프로그램 명령인 것을 특징으로 하는 타이밍 발생기.
제 1 항 또는 제 2 항에 있어서,

상기 타이밍 발생기 제어기는 레지스터 뱅크를 더 포함하는데, 상기 레지스터 뱅크는 상기 타이밍 발생기가 판독할 수 있고 상기 타이밍 발생기 외부의 하나 이상의 시스템이 기록할 수 있도록 하는 레지스터를 포함하는 것을 특징으로 하는 타이밍 발생기.
제 1 항 내지 제 3 항중 어느 한항에 있어서,

상기 타이밍 발생기 제어기는 레지스터 뱅크를 더 포함하며, 상기 레지스터 뱅크는 상기 타이밍 발생기로부터 판독 및 기록으로서 액세스가능한 레지스터를 포함하는 것을 특징으로 하는 타이밍 발생기.
제 1 항 내지 제 4 항중 어느 한항에 있어서,

상기 타이밍 발생기는 상기 타이밍 발생기의 동작을 타이밍 맞추는 클럭 신호를 수신하는 입력 신호 라인을 포함하는데, 상기 클럭 신호는 픽셀 타이밍 신호와 동기되는 것을 특징으로 하는 타이밍 발생기.
제 1 항 내지 제 5 항중 어느 한항에 있어서,

상기 프로그램가능한 프로그램 메모리는 판독 전용으로서 상기 타이밍 발생기 제어기에 의해 액세스가능하고 1 kbyte 보다 작거나 같은 크기인 것을 특징으로 하는 타이밍 발생기.
촬상 장치로서,

화상 감지기,

아날로그 화상 처리기,

아날로그 대 디지털(A/D) 변환기 및

타이밍 신호를 상기 화상 감지기, 상기 아날로그 화상 처리기 및 상기 A/D 변환기에 제공하는 타이밍 발생기를 포함하는데,

상기 타이밍 발생기는:

상기 타이밍 신호들의 발생을 제어하는 프로그램 명령들을 포함하도록 배치된 프로그램가능한 프로그램 메모리,

상기 프로그램 메모리로부터 상기 프로그램 명령들을 처리하는 타이밍 발생기 제어기,

상기 타이밍 신호의 형상을 결정하고 다수의 출력 타이밍 신호를 제공하도록 배치되는 제어 데이터 및 타이밍 신호 명세의 수신을 위하여 상기 타이밍 발생기 제어기에 접속되는 출력 타이밍 신호 제어기를 포함하는데,

상기 타이밍 발생기 제어기는 상기 메모리로부터 프로그램 명령을 디코딩하는 디코더를 포함하는 촬상 장치.
제 7 항에 있어서,

상기 타이밍 발생기 제어기는 하나 이상의 프로그램 명령으로의 하나 이상의복귀 어드레스를 상기 프로그램 메모리에 저장하는 스택을 더 포함하며, 상기 프로그램 명령은 서브루틴의 끝에 도달될 때 실행되는 프로그램 명령인 것을 특징으로 하는 촬상 장치.
제 7 항 또는 제 8 항에 있어서,

상기 타이밍 발생기 제어기는 레지스터 뱅크를 더 포함하는데, 상기 레지스터 뱅크는 상기 타이밍 발생기가 판독할 수 있고 상기 타이밍 발생기 외부의 하나 이상의 시스템이 기록할 수 있도록 하는 레지스터를 포함하는 것을 특징으로 하는 촬상 장치.
제 7 항 내지 제 9 항중 어느 한항에 있어서,

상기 타이밍 발생기는 레지스터 뱅크를 더 포함하며, 상기 레지스터 뱅크는 상기 타이밍 발생기로부터 판독 및 기록으로서 액세스가능한 레지스터를 포함하는 것을 특징으로 하는 촬상 장치.
제 7 항 내지 제 10 항중 어느 한항에 있어서,

상기 화상 감지기를 위한 고 주파수 타이밍 신호를 발생시키는 픽셀 클럭 발생기를 더 포함하며, 상기 타이밍 발생기의 타이밍은 상기 픽셀 클럭과 동기되는 타이밍 신호에 의해 성취되는 것을 특징으로 하는 촬상 장치.
제 7 항 내지 제 11 항중 어느 한항에 있어서,

상기 촬상 장치는 빈번하게 갱신되는 화상을 발생시키는 촬상 장치인 것을 특징으로 하는 촬상 장치.