KR20040101218A - 반도체 디바이스를 밀봉하기 위한 방법 및 장치 - Google Patents

반도체 디바이스를 밀봉하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20040101218A
KR20040101218A KR10-2004-7011990A KR20047011990A KR20040101218A KR 20040101218 A KR20040101218 A KR 20040101218A KR 20047011990 A KR20047011990 A KR 20047011990A KR 20040101218 A KR20040101218 A KR 20040101218A
Authority
KR
South Korea
Prior art keywords
stencil
light
sealing material
opening
sealing
Prior art date
Application number
KR10-2004-7011990A
Other languages
English (en)
Inventor
클레어 루티서
Original Assignee
쿨리케 앤드 소파 인베스트먼츠 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿨리케 앤드 소파 인베스트먼츠 인코퍼레이티드 filed Critical 쿨리케 앤드 소파 인베스트먼츠 인코퍼레이티드
Publication of KR20040101218A publication Critical patent/KR20040101218A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

발명은, 다이가 밀봉제로 스텐실 프린팅된 이후 그리고 다이(16)로부터 스텐실의 제거 이전에, 밀봉 잴의 에지들이 부분적으로 경화되어 스텐실(10)의 제거와 밀봉제의 완전 경화간의 시간 기간에 밀봉제의 슬럼프를 방지 또는 최소화시키는, 스텐실 프린팅을 통하여 반도체 다이(16)를 밀봉시키기 위한 방법 및 장치이다. 특히, 스텐실(10)에는 다이(16)가 위치된 내의 개구(12)에 에지에서 종결하는 복수의 광파이프가 제공된다. 자외선(UV) 및 기타 경화광은 광파이프(201)를 통하여 밀봉 재료의 에지에 제공된다. 일부 일반적인 또는 국부화된 가열은 밀봉제의 에지들의 광경화를 강화 또는 촉진시키도록 제공될 수 있지만, 밀봉 재료의 나머지를 실제로 경화시키지는 않는다.

Description

반도체 디바이스를 밀봉하기 위한 방법 및 장치{METHOD AND APPARATUS FOR ENCAPSULATING SEMICONDUCTOR DEVICE}
스텐실 프린팅은 반도체 다이의 표면상에 솔더 범프(solder bump)와 같은 소형 형성물을 적소에 사용하기 위해 반도체 분야에 최초 도입되었다. 근본적으로, 반도체 다이는 예를 들면 솔더 범프가 위치되어야 하는 다이의 표면상의 위치에 해당하는 개구를 지닌 스텐실 또는 스크린하에 위치된다. 스텐실의 깊이 또는 높이 치수는 솔더 범프의 바람직한 높이와 같도록 선택된다. 점성 솔더 페이스트가 스텐실의 상부 표면에 예각으로 배향되어 와이퍼 또는 스퀴지(squeegee)로 스텐실 위에 적용된다. 스퀴지가 스텐실에 놓어 솔더 페이스트를 그 앞으로 뿐만 아니라 개구로 푸시하여, 솔더 페이스트를 반도체 다이 표면상의 솔더 범프의 소정의 위치에 적층시킨다. 그후 스텐실이 제거된다.
일부는 반도체에 관한 다른 활용에 스텐실 프린팅을 사용하고자 시도하여왔다. 특히, 스텐실 프린팅은 반도체 다이를 밀봉하고자 시도되어져왔다. 반도체 다이의 밀봉화를 위한 스텐실 프린팅 공정은 정규의 직각사각형 패턴의 기판상에 복수의 다이를 위치시키는 단계를 수반하여 다이간의 간격을 규정하는 복수의 평행한 수직 스트리트와 복수의 평행한 수평 스트리트가 있다. 용어 '수직의' 및 '수평의'는 임의적인 것이며 스트리트의 임의의 특정 배향을 수평으로 규정하고자 의도된 것이 아니며, 단지 스트리트의 2개 세트가 서로 직각이라는 것이 이해되어야 한다. 용어 '수평의' 및 '수직의'가 본문에 사용되는데 왜냐하면 그것들은 당 기술분야의 당업자에 의해 일반적으로 사용되는 용어이기 때문이다. 그후 스텐실은 기판에 남겨져서 다이가 스텐실의 개구에 나타난다.
각 다이는 스텐실에서 개별의 개구에 해당하므로, 스트리트들은 스텐실의 개구간의 스페이스에 의해 규정된다. 그러나, 더욱이, 스텐실의 각 개구는 직사각형 패턴으로 놓인 다수의 다이를 포함한다. 스텐실은 또한 직사각형 패턴으로 놓인 다수의 그러한 개구를 가질 수 있다.
밀봉제는, 스텐실 위로 지나가며 에폭시를 스텐실의 개구로 힘을 가하는 스퀴지를 사용하여 상기된 것처럼 개구로 적용되어, 기판 아래와 접촉하는 측면을 제외한 그내의 다이의 모든 측면을 커버한다. 특정 공정에 따라, 다이는 기판상의 페이스 업(face up) 또는 페이스 다운(face down)에 위치된다. 어느 경우든, 기판 위의 페이스 다운에 있는 표면은 밀봉제로 커버되지 않는다. 그러나, 모든 다른 측면들은 밀봉제로 커버된다. 기판 자체는 다이의 페이스 다운측에 대해 보호성 커버로서 역할을 한다.
반도체 제조에 있어서, 통상적으로 밀봉 재료는 상대적으로 높은 점성 액체에폭시이며 이는 그 최종 형태로 굳히기 위해서 스텐실 프린팅 이후 경화되어야 한다. 따라서, 스텐실은 그후 제거되고 경화되지 않은 에폭시내에 포획된 다수의 다이를 유지하는 기판을 포함하는 작업편은 경화 오븐에 위치되어 밀봉 재료를 경화 및 굳힌다. 통상적으로, 다수의 이러한 작업편들은 경화 오븐에서 동시에 경화된다. 동시에 경화되는 작업편의 개수는 오븐의 사이즈를 포함한 많은 요소들에 의해 좌우하며, 수십가지 내지 수만가지에 달한다.
경화 이후, 작업편은 밀봉된 반도체 칩을 서로 분리시키기 위해서 수평 및 수직 스트리트를 따라 다이스(dice)된다.
밀봉화 어플리케이션에서, 스텐실의 개구는 솔더 범핑 어플리케이션에서보다 명백히 더 크다. 개구의 사이즈는 스텐실 플린팅이 반도체 다이의 밀봉화를 위해 사용될 때 각 측면의 몇 인치의 높이 만큼 범위에 걸쳐 있다(예를 들면, 정사각형 또는 직사각형 개구임). 각 개구에 16 내지 25 다이를 수용하기 위한 측면 당 2x6인치의 직사각형 개구(예를 들면, 4 내지 36평방 인치)가 예시이다. 일반 사이즈는 0.75"x0.75" 및 2"x2"를 포함한다. 스텐실 개구는 다이의 상부 표면상의 밀봉제의 소정의 깊이와 다이의 높이의 합에 해당하는 높이를 가져야 한다. 한편, 솔더 범핑을 위한 스텐실 프린팅에서 발견된 개구들은 일반적으로 원형이며 약 50 내지 100 미크론의 직경의 범위이며 높이에 있어서 훨씬 적다.
반도체 다이용의 현재 이용가능한 밀봉 재료의 점도는 약 50,000센티푸아즈 내지 1,000,000센티푸아즈의 범위이다. 그러나, 임의의 환경으로 인하여, 기판/다이로부터 스텐실의 제거와 최종 경화간에 긴 딜레이가 있을 수 있으며, 그 시간중점성 액체 에폭시 밀봉재료는 슬럼프 또는 유동할 수 있다. 예를 들면, 수많은 제조 시설에서 이용가능한 스텐실의 개수는 경화 오븐에서 동시에 경화될 수 있는 것보다 훨씬 적다. 따라서, 스텐실은 제 1 다이 세트로부터 제거되고 제 1 다이 세트가 경화용 오븐에 위치되기 이전에 재사용된다. 스텐실로부터 다이의 제거간의 지연이 경화할 때 까지 몇시간 걸리는 것이 드문것은 아니다. 따라서, 반도체 제품은 종종 이러한 지연 기간중 슬럼프를 최소화시키기 위해서 적어도 부분적으로 충분히 높은 점도를 갖는 재료에 기초한 일정한 활용을 위해 특정한 밀봉 재료를 선택하여야 한다. 이러한 문제점은 작업편의 사이즈가 증가할 때(스텐실 에서 개구의 사이즈가 증가할 때) 또는 밀봉화의 높이가 증가할 때 더 심각해진다.
따라서, 스텐실의 제거와 밀봉제의 최종 경화간에 충분한 지연이 있다면, 반조체 제조업자는 슬럼프를 최소화시키기 위해서 적어도 약 300,000센티푸아즈의 점도를 갖는 밀봉 재료를 선택할 필요가 있다.
몇몇 스텐실 프린팅 기계 제조업자들은, 솔더 페이스트가 스텐실의 개구로 더욱 강제적으로 주입되도록 솔더 페이스트가 가압된 용기에 보유되는 솔더 범핑용 스텐실 프린팅 기계를 제공하고 있다. 기계들중 한가지 계열은 잉글랜드, 서레이의 디이케이, 인코포레이티드에 의해 제조된 스텐실 프린팅 기계의 Pro-Flow 계열이며, 이는 그들중에 호리즌 265 모델을 포함한다. 스텐실 프린팅 기계에서, 솔더 페이스트는 솔더 페이스트를 가압하기 위해서 가압된 용기에 보유된다. 용기의 하부에는 2개의 와이퍼 또는 스퀴지를 지닌 길고 협소한 슬롯을 포함하는 프린팅 헤드가 있으며, 와이퍼 또는 스퀴지는 슬롯의 각 종방향측상에 있다. 슬롯 및 와이퍼들은 슬롯 밖의 페이스트를 스텐실의 개구로 힘을 가하는 스텐실에 얹혀 있다.
본 발명의 목적은 개선된 스텐실 프린팅 장치를 제공하는 것이다.
본 발명의 다른 목적은 스텐실 프린팅을 사용하여 반도체 또는 기타 디바이스를 밀봉하기 위한 개선된 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 또는 기타 디바이스를 밀봉하기 위한 개선된 스텐실 프린팅 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 스텐실 프린팅을 사용하여 반도체를 밀봉하기 위한 개선된 장치를 제공하는 것이다.
발명의 개요
본 발명에 따르면, 반도체 다이 및 기타 디바이스들은 스텐실 프린팅 기술을 사용하여 밀봉되며, 다이는 밀봉제로 스텐실 프린티되는 중 및/또는 이후 그리고 다이로부터 스텐실의 제거 이전에, 스텐실의 제거와 밀봉제의 경화간의 시간 기간에 밀봉제의 슬럼프를 방지 또는 감소시키기 위해서 밀봉제의 에지가 부분적으로 약간 경화된다. 특히, 스텐실에는 다이가 위치되는 개구들을 규정하는 에지 벽들에서 종결하는 다수의 도광관이 제공된다. 자외선(UV) 또는 기타 경화광은 도광관을 통하여 밀봉 재료의 에지로 제공된다. 광은 스텐실이 밀봉 재료의 슬럼핑없이 제거될 수 있도록 밀봉 재료의 에지만을 경화시킨다. 이는 반도체 칩 제조자들에게 낮은 점도의 밀봉 재료를 사용가능하게 하며 및/또는 에지들이 부분적으로 경화되어 밀봉 재료가 슬럼프하지 않으므로 스텐실로부터 밀봉 재료의 제거와 밀봉 재료의 경과간의 지연 기간을 증가시킬 수 있는 유통성을 제공한다.
도광관은 그내에 광섬유를 지닌 스텐실 바디의 채널을 포함한다. 광을 도광관으로 제공하기 위한 스텐실의 바디 내에 자체 보유한 광원을 구비하는 것이 스텐실에 대한 발명의 범위내이지만, 더 바람직한 실시예에서는, 도광관들의 대향단들은 그것들이 UV 광원과 같은 외부 광원에 일치될 수 있는 스텐실의 외측 에지에서 또는 근처에서 종결한다.
다른 실시예들에서, 관들은 그 벽상에 높은 반사성 코팅을 갖는 중공 채널들을 포함한다. 심지어 다른 실시예들에서는, 전체 스텐실이 아크릴 또는 폴리에틸렌 테레프탈레이트 글리콜(PETG)과 같은, 즉 UV 광에 투명한 물질로 제조되어, 전체 스텐실이 본질적으로 대형 도광관이 된다. 불투명 또는 반사성 코팅(스텐실의 내측으로 향하는 반사측)은 개구의 표면 이외의 표면에서 스텐실로부터 광이 벗어나는 것을 방지하기 위해서 개구를 규정하는 수직 표면 이외의 모든 표면에 적용될 것이다.
임의적으로, 몇몇 일반적인 또는 국부적인 가열은 밀봉제의 에지들의 광 경화를 강화 또는 가속시키고자 제공되지만, 근본적으로 밀봉제의 나머지를 경화시키지 않는다.
발명은 반도체 다이 및 기타 디바이스 패킹에 관한 것이다. 더 상세하게는, 본 발명은 스텐실 프린팅에 의한 반도체 및 기타 디바이스의 밀봉화에 관한 것이다.
도 1은 스텐실 프린팅에 의한 밀봉화의 준비로 다수의 다이를 유지하고 있는 기판위에 장착된 스텐실의 평면도이다.
도 2는 본 발명에 따른 스텐실 프린팅 밀봉화 공정중 밀봉 재료의 에지를 부분적으로 경화시키는 광에 대한 장치의 도면이다.
도 3은 본 발명에 따른 스텐실 프린팅 밀봉화 공정중 밀봉 재료의 에지를 부분적으로 경화시키는 광대 대한 장치의 단면도이다.
도 4, 5 및 6은 본 발명의 다양한 다른 실시예들에 따른 스텐실 프린팅 밀봉화 공정중 밀봉 재료의 에지를 부분적으로 경화시키기 위한 장치의 도면들이다.
도 1은 그 위에 스텐실(10)을 지닌 기판(14)위에 위치된 복수의 반도체 다이(16)의 평면도이다. 보여지는 것처럼, 스텐실은 복수의 개구 또는 윈도우(12)를 규정하는 프레임이다. 상기 다이(16)는 개구(12)에 배열되어 있다. 본 예에서, 각 개구는 5x5 매트릭스로 배열된 25개 다이를 둘러싼다. 이 배열은 통상적인 스텐실 설계의 단순한 예시이며 제한은 아니다. 개구 당 한개의 다이를 포함하여, 각 개구에 임의 개수의 다이가 있을 수 있으며, 스텐실 당 한개의 개구를 포함하여, 스텐실에 임의 개수의 개구가 있을 수 있다. 상기 다이들은 기판(14)의 상부에 놓이며, 이는 다이들간의 스트리트에서 개구(12)를 통하여 보여질 수 있다. 통상적으로, 스텐실은 전체 기판위에 놓여진다. 그러나, 기판이 스텐실 보다는 더 큰 면적을 갖는 것이 가능하다. 이러한 기판/스텐실/다이 어셈블리는 밀봉화 공정을 위해 준비된다. 상기 다이들은 밀봉 재료가 스퀴지 뿐만 아니라 새로운 가압 분배기형 스텐실 프린팅 기계에 의해 적용되는 1세대형 스텐실 프린팅 기계를 포함한, 임의 유형의 스텐실 프린팅 기계를 사용하는 본 발명에 따라 밀봉된다. 이와 달리, 펌프 또는 시린지가 재료를 스테실 개구로 분배할 수 있다.
도 2는 본 발명의 기본 개념을 도시하는 단면의 본 발명에 따른 스텐실의 도면이다. 도 3은 도2의 라인 3-3을 따라 취하여진 단면도이다. 그러나, 도 3은 프로세스의 나중 단계, 특히 밀봉 재료가 상기 스텐실의 다이에 적용되고 밀봉 재료의 에지들이 본 발명에 따라 부분적으로 경화된 이후의 단계를 도시한다. 참조는 하기 논의와 관련하여 도 2 및 3에 이뤄져야 한다. 우선 도 2를 참조하면, 스텐실(10)에는 상기 스텐실의 바디를 통하여 개구(12)들의 수직벽(203)으로 진행하는 복수의 광파이프(201)가 제공된다. 상기 스텐실의 내부, 또는 더 바람직하게는 상기 스텐실의 외부중 어느 하나에, 1개 이상의 광원(207)이 상기 광파이프(201)에 커플링된다. 외부에 있다면, 상기 광원(207)은 스텐실 프린팅 기계의 일부로서 또는 개별 유니트로서 제공될 수 있다. 상기 광원(207)의 파장은 밀봉 재료의 경화를 최적화시키도록 선택되어야 하며 바람직하게는 어플리케이션에 사용되는 특정한 밀봉 재료에 특히 적응되어야 한다. 수많은 광 경화성 밀봉 재료들은 청색광 또는 자외선광 파장 범위에서 경화한다. 상기 광파이프(201)는 광원(207)으로부터 개구(12)의 상기 벽(203)으로 광을 전달한다. 광파이프(201)는 스텐실의 페리미터(209)로부터 개구들의 상기 벽(203)으로 진행하는 소형 채널이며 광을 잠재적으로 경화된 경로를 통하여 개구들의 상기 벽(203)들로 전달하기 위해 그 내에 광화이버를 구비한다. UV 경화성 에폭시에 대해, 석영 광화이버 또는 액체 충전된 광 가이드가 표준 광화이버 보다도 바람직하다. 상기 스텐실(10)은 외부의 광원(들)(207)에 메이팅 광학 커넥터(213)를 통하여 연결하기 위한 1개 이상의 광학 커넥터(211)를 포함한다. 상기 광학 커넥터(211 및 213)는 임의의 표준 광학 커넥터, 이를 테면, SC, ST, SL, FODI 및 ESCON 커넥터를 포함하며, 이 모두는 국제 표준과 관련하여 잘 공지된 광학 커넥터 유형들이다.
기타 실시예들에서, 상기 파이프들은 그 벽들상에 높은 반사성 코팅을 지닌 중공 채널을 포함한다. 심지어 후속의 실시예들에서는, 전체 스텐실이 UV 광에 투명한 재료, 이를 테면 아클릴릭 또는 폴리에틸렌 테레프탈레이트 글리콜(PETG)로 제조되어, 전체 스텐실이 본질적으로는 대형 광파이프이다. 불투명 또는 반사성 코팅(스텐실의 내측으로 향하는 반사면)은 개구에서의 표면 이외의 표면들에서 스텐실로부터 광이 벗어나는 것을 방지하기 위해서 개구를 규정하는 수직표면 이외의 모든 표면들에 적용된다.
이제부터 도 3을 참조하면, 스텐실, 기판 및 다이 조립체는 스텐실 프린팅 기계를 통하여 프로세싱된다. 따라서, 상기 개구(12)는 다수의 다이(16)를 포함하며 액체 밀봉제(301)로 충전된다. 게다가, 상기 개구(12)를 상기 밀봉제(301)로 충전하는 프로세스중 및/또는 이후, 광(light)이 광파이프(201)를 통하여 개구의 에지(203)들에 적용된다. 따라서, 에지들에 인접한 액체 충전 재료(301)의 부분(303)들은 부분적으로 광경화되며, 따라서, 굳어진다. 그래서, 밀봉 재료는 스텐실이 제거될 때 슬럼프하지 않는다.
물론, 액체 밀봉 재료(301)는 개구(12)의 상기 벽들(203)과 접촉한다. 따라서, 광파이프(201)의 단부와 개구들의 상기 벽들간에는 유체가 타이트해야 하지만, 실질적으로는 광 전송 시일(seal)이어야 한다. 상기 시일은 폴리머 시트, 플레이트 또는 기타 층(312)을 포함하며, 이는 실질적으로 경화 광의 관련 파장에 투명하거나 또는 반투명하다. 광파이프들에 면하는 시트, 플레이트 또는 기타 층의 표면은액체 밀봉 재료에 도달하는 광량을 최대화시키기 위해서 반-반사 코팅으로 코팅된다.
본 발명은, 스퀴지 블레이드 및 가압된 디스펜서 스텐실 프린티을 포함하는 임의 유형의 스텐실 프린팅 시스템과 관련하여 적용될 수 있다.
바람직하게는, 광원(270)은 개구(12)가 밀봉 재료로 완전히 충전될 때 까지 활성화되지 않는다. 충전되면, 상기 광원(270)이 턴온되며 밀봉 재료(301)의 에지(303)들이 경화된다.
일부 밀봉 재료들은 실질적으로 반투명 또는 투명하기 때문에, 개구의 에지에 적용되는 경화광은 대부분의 경우에 광파이프의 단부를 에워싸며 광파이프 자체의 단면적보다 더 큰 밀봉 재료의 소형 용적 구석구석가지 경화시킨다.
이론적으로, 개구의 에지에서 종결하는 각 광파이프에 부합하는 경화 부분(area)은 도 3에서 부분(303)으로 도시된 것처럼 실질적으로 반구상으로, 경화량은 광파이프의 단부에 밀접하여 인접해서는 가장 크며 광파이프로부터의 거리가 증가함에 따라 감소한다. 따라서, 개구들의 벽에서 복수의 광파이프 종결 포인트들은 스텐실의 제거이후 슬럼프 또는 기타 변형을 방지하는 목적을 가장 잘 달성하기 위해서 밀봉 재료의 전체 에지의 부분적인 경화를 보장하기에 충분히 가까이 위치되어야 한다. 물론, 발생하는 경화량은, 부가적인 열이 적용되는가, 얼마나 많은 부가적인 열이 적용되는가, 광 경화의 기간, 광원의 특정 파장, 및 특정한 밀봉 재료의 특성, 이를 테면 그 반투명 및 광 경화에 대한 이환성(susceptiblity)을 포함하여 광파이프 단부 각각의 간격에 더하여 수많은 요인들에 좌우하지만 이에 제한되지 않는다.
기판(14), 다이(12), 스텐실(10) 및 액체 밀봉 재료(301)의 어셈블리는 에지들의 광 경화를 가속시키기 위해서 가열된다. 가열은 경화되는 에지에 국부적이거나 또는 전체 어셈블리의 일반화된 가열이다. 예를 들면, 도 3은 일반화된 가열이 적용되는 실시예를 도시한다. 특히, 기판(14)은 기판을 가열하는 고온 플레이트(305)상에 위치되어 열이 상기 기판(14)을 통하여 밀봉 재료(301)로 상향으로 방사한다.
이와 달리, 도 4는 제 2 광원(401)이 어셈블리 위에 위치되어 열을 밀봉 재료(301)에 적용하는 실시예를 도시한다. 제 2 광원(401)의 파장(들)은 밀봉제를 광 경화시키기 보다는 주로 열을 발생시키도록 적응되어야 한다. 가시 적색광 또는 자외선 광은 통상적으로 상당히 효과적인 열을 제공한다. 상기 제 2 광원(401)은 일반적으로 전체 어셈블리 상에 열을 적용하거나 또는 경화되어야 하는 밀봉 재료의 에지에 특정적으로 향하는 레이저 광원이다.
도 5는 가열 필라멘트(501)가 개구(502)의 에지 벽(503)에 인접한 스텐실(500)에 채용된 부가적인 실시예를 도시하는 스텐실(500)의 단면도이다. 광파이프들은 가열 필라멘트의 도면을 혼란스럽게 하지 않기 위해서 도 5에서 생략되었다. 가열 필라멘트(501)는 개구(502)의 상기 벽(503)이 인접한 스텐실 바디내에 내장된 전기선들이다. 상기 선들은 상기 필라멘트들을 가열하기 위한 전기를 적용하기 위한 메이팅 전기 커넥터(511)를 통하여 전기 전류원(509)에 커플링되는 전기 커넥터(507)에서 스텐실의 외측 에지(505)에 근접하여 종결한다.
현재, 반도체 활용을 위한 적절한 밀봉 재료는 약 50,000 내지 1,000,000 센티푸아즈의 점도를 갖는다. 그러나, 수많은 실제 실용적인 반도체 제조 환경에서, 가열 경화할 때 까지 밀봉된 다이로부터 스텐실의 제거간의 상당히 긴 기간중에 밀봉 재료가 슬럼프하지 않음을 보장하기 위해서 약 300,000 센티푸아즈보다 적은 점도를 갖는 임의의 밀봉 재료를 사용하는 것이 어렵다고 여겨진다. 본 발명은 가열 경화 이전에 슬럼핑을 제거하거나 또는 극적으로 감소시키기 위해서 밀봉 재료의 에지들을 부분적으로 또는 완전히 경화시킴으로써 이러한 문제점들을 해결한다. 따라서, 제조업자들은 슬럼프를 방지하기에 충분히 높은 점도에 대해 걱정할 필요없이 그 특정의 활용을 위한 가장 적절한 밀봉 재료를 선택하는데 자유롭다.
발명은 반도체 다이의 밀봉과 관련하여 본문에 기술되었으며, 그것이 가장 일반적인 활용인 것으로 고려되지만, 발명은 임의 디바이스의 밀봉과 관련하여 적용될 수 있다. 본 발명은 스택된 반도체 디바이스, 칩 스케일 패키지(CSPs), 다중칩 모듈, 칩 온 보드, 페이스 다운 볼 그리드 어레이(BGA), 플립 칩 패키지, 파인-피치 볼 그리드 어레이(FBGA), 및 플래스틱 볼 그리드 어레이(PBGA)를 포함하는 임의 유형의 반도체 패키징 시스템에 적용될 수 있다.
따라서 발명의 몇가지 특정 실시예를 기술하였지만, 다양한 변동, 수정, 및 개선이 당업자에게 쉽게 발생할 수 있다. 본 설명에 의해 명백히 이뤄진 그러한 변동, 수정 및 개선은 본문에 확실히 언급되지 않았을 지라도 본 설명의 일부로서 의도된 것이며, 발명의 사상 및 범위내에 있는 것으로 의도된다. 따라서, 전술한 설명은 단지 예이며, 제한은 아니다. 본 발명은 하기 청구범위 및 그의 등가물에 정의된 것으로서만 제한된다.

Claims (37)

  1. 디바이스를 밀봉시키는 방법에 있어서,
    (1) 기판위에 상기 디바이스를 위치시키는 단계;
    (2) 상기 기판 및 상기 디바이스상에 개구를 지닌 스텐실을 위치시키며, 상기 개구가 상기 디바이스를 둘러싸는 용적을 규정하는, 단계;
    (3) 밀봉 재료를 상기 용적으로 도입시키는 단계; 및
    (4) 상기 스텐실일 제거될 때 슬럼프하지 않도록 상기 밀봉 재료의 에지를 부분적으로 경화시키는 단계;
    를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 단계 (4)는 광 경화단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 디바이스는 반도체 다이인 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 상기 디바이스는 스택된 반도체 디바이스인 것을 특징으로 하는 방법.
  5. 제 2 항에 있어서, 상기 디바이스는 파인 피치 볼 그리드 어레이 반도체 디바이스인 것을 특징으로 하는 방법.
  6. 제 2 항에 있어서, 상기 디바이스는 플래스틱 볼 그리드 어레이 반도체 디바이스인 것을 특징으로 하는 방법.
  7. 제 2 항에 있어서, 상기 디바이스는 칩 스케일 패키지 반도체 디바이스인 것을 특징으로 하는 방법.
  8. 제 2 항에 있어서, 상기 디바이스는 다중칩 모듈 반도체 디바이스인 것을 특징으로 하는 방법.
  9. 제 2 항에 있어서, 상기 디바이스는 칩 온 보드 반도체 디바이스인 것을 특징으로 하는 방법.
  10. 제 2 항에 있어서, 상기 디바이스는 페이스 다운 볼 그리드 어레이 반도체 디바이스인 것을 특징으로 하는 방법.
  11. 제 2 항에 있어서, 상기 디바이스는 플립 칩 반도체 디바이스인 것을 특징으로 하는 방법.
  12. 제 3 항에 있어서, 상기 스텐실은 복수의 개구를 포함하며, 각각은 복수의 상기 다이를 둘러싸는 것을 특징으로 하는 방법.
  13. 제 2 항에 있어서, 상기 개구는 상기 용적을 규정하는 적어도 하나의 벽을 구비하며 단계 (4)는 상기 개구의 벽 가까이의 밀봉 재료의 일부를 적어도 부분적으로 경화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제 13 항에 있어서, 상기 스텐실은 상기 벽에서 종결하는 복수의 광파이프를 포함하며 단계 (3)은 광을 상기 광파이프로 도입시키며 그를 통하여 상기 밀봉 재료의 에지로 도입시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 단계 (4)중에 상기 밀봉 재료를 가열시키는 단계 (5)를 더 포함하는 것을 특징으로 하는 방법.
  16. 제 14 항에 있어서, 단계 (4) 이후 상기 밀봉 재료를 가열 경화시키는 단계 (6)를 더 포함하는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서, 단계 (6) 이전에 상기 스텐실을 제거하는 단계 (7)를 더 포함하는 것을 특징으로 하는 방법.
  18. 밀봉 재료에 디바이스를 밀봉시 사용하는 스텐실에 있어서,
    프레임;
    디바이스가 밀봉되도록 둘러싸는 사이즈 및 형상이며, 상기 밀봉 재료에 대한 용적을 규정하는 벽을 구비하는, 상기 프레임의 개구; 및
    상기 개구의 상기 벽에서 종결하는 스텐실에 적어도 하나의 광파이프;
    를 포함하는 것을 특징으로 하는 스텐실.
  19. 제 18 항에 있어서, 상기 개구의 벽은 상기 광파이프의 적어도 종단부를 커버하는 실질상 광전송 층을 포함하는 것을 특징으로 하는 스텐실.
  20. 제 19 항에 있어서, 상기 스텐실에 경화 광원을 더 포함하는 것을 특징으로 하는 스텐실.
  21. 제 18 항에 있어서, 상기 광파이프에 광학적으로 커플링되는 제 1 터미널과 외부의 경화 광원을 상기 광파이프에 광학적으로 커플링시키기 위한 제 2 터미널을 구비하는 광학 커넥터를 더 포함하는 것을 특징으로 하는 스텐실.
  22. 제 18 항에 있어서, 상기 적어도 하나의 광파이프는 복수의 광학 화이버를 포함하는 것을 특징으로 하는 스텐실.
  23. 제 18 항에 있어서, 상기 적어도 하나의 광파이프는 석영 화이버를 포함하는 것을 특징으로 하는 스텐실.
  24. 제 18 항에 있어서, 상기 적어도 하나의 광파이프는 복수의 액체 충전된 광가이드를 포함하는 것을 특징으로 하는 스텐실.
  25. 제 18 항에 있어서, 상기 스텐실이 상기 밀봉 재료를 경화시키기 위한 광 파장에 대체로 투명한 재료로 적어도 부분적으로 제조되며, 상기 스텐실의 대체로 투명한 재료가 적어도 상기 적어도 하나의 광파이프를 이루는 것을 특징으로 하는 스텐실.
  26. 제 25 항에 있어서, 상기 스텐실이 상기 투명한 재료로 완전히 제조되는 것을 특징으로 하는 스텐실.
  27. 제 25 항에 있어서, 상기 투명한 재료는 아크릴인 것을 특징으로 스텐실.
  28. 제 25 항에 있어서, 상기 투명한 재료는 폴리에틸렌 테레프탈레이트 글리콜인 것을 특징으로 하는 스텐실.
  29. 제 25 항에 있어서, 상기 개구의 벽을 포함하는 투명한 재료의 표면 이외의 상기 투명한 재료의 표면위에 대체로 불투명한 층을 더 포함하는 것을 특징으로 하는 스텐실.
  30. 제 29 항에 있어서, 상기 불투명한 층은 대체로 반사성 층을 포함하는 것을 특징으로 하는 스텐실.
  31. 제 18 항에 있어서, 상기 개구의 벽에 인접하여 가열 필라멘트를 더 포함하는 것을 특징으로 하는 스텐실.
  32. 청구항 18의 스텐실을 포함한 밀봉 재료에 디바이스를 밀봉하기 위한 장치에 있어서,
    광을 광파이프로 공급하도록 커플링된 밀봉 재료를 경화시키도록 적응된 광 파장을 발생시키기 위한 광원을 더 포함하는 것을 특징으로 하는 장치.
  33. 제 32 항에 있어서, 상기 광원이 상기 스텐실의 외부에 있으며, 상기 장치가:
    상기 스텐실 위에서 광학 파이프와 광학 교신하며, 터미널을 구비하는 제 1 광학 커넥터;
    상기 광원과 광학 교신하며 광원의 광이 상기 광학 파이프에 제공될수 있도록 그 터미널과 메이트하도록 적응되는 광학 터미널을 구비하는 제 2 광학 커플러;
    를 더 포함하는 것을 특징으로 하는 장치.
  34. 청구항 18의 스텐실을 포함하는 밀봉 재료에 디바이스를 밀봉하기 위한 장치에 있어서, 개구의 벽에 적어도 인접한 열을 적용하기 위한 수단을 더 포함하는 것을 특징으로 하는 장치.
  35. 제 34 항에 있어서, 열을 적용하기 위한 수단은 상기 스텐실과 기판이 위치되는 가열 플레이트를 포함하는 것을 특징으로 하는 장치.
  36. 제 34 항에 있어서, 열을 적용하기 위한 수단은 상기 개구의 벽에 인접한 스텐실에 가열 필라멘트를 포함하는 것을 특징으로 하는 장치.
  37. 제 34 항에 있어서, 열을 적용하기 위한 수단은 가열 광원을 포함하는 것을 특징으로 하는 장치.
KR10-2004-7011990A 2002-03-07 2003-03-07 반도체 디바이스를 밀봉하기 위한 방법 및 장치 KR20040101218A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/092,459 US6745462B2 (en) 2002-03-07 2002-03-07 Method and apparatus for reducing deformation of encapsulant in semiconductor device encapsulation by stencil printing
US10/092,459 2002-03-07
PCT/US2003/007017 WO2003077621A1 (en) 2002-03-07 2003-03-07 Method and apparatus for encapsulating semiconductor device

Publications (1)

Publication Number Publication Date
KR20040101218A true KR20040101218A (ko) 2004-12-02

Family

ID=27787837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7011990A KR20040101218A (ko) 2002-03-07 2003-03-07 반도체 디바이스를 밀봉하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US6745462B2 (ko)
EP (1) EP1488670A4 (ko)
JP (1) JP2005520330A (ko)
KR (1) KR20040101218A (ko)
CN (1) CN100381024C (ko)
AU (1) AU2003220083A1 (ko)
WO (1) WO2003077621A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
KR100817639B1 (ko) * 2004-03-19 2008-03-27 에스에무케이 가부시키가이샤 스크린 프린팅 금속 마스크 판 및 진동부를 수지-밀봉하는방법
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management
JP2011514681A (ja) * 2008-03-14 2011-05-06 ダウ・コーニング・コーポレイション 光電池モジュールおよび同モジュールを形成する方法
US20130127044A1 (en) * 2011-11-22 2013-05-23 Texas Instruments Incorporated Micro surface mount device packaging
CN102496583A (zh) * 2011-11-25 2012-06-13 北京六所新华科电子技术有限公司 一种带引线键合丝网印刷成型的sim贴膜卡封装制造方法
BR112020019475A2 (pt) * 2018-03-28 2020-12-29 Henkel IP & Holding GmbH Composições fotocuráveis e método para formar características topográficas na superfície de uma membrana usando composições fotocuráveis

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437132U (ko) 1987-08-31 1989-03-06
US4872261A (en) 1987-12-11 1989-10-10 Digital Equipment Corporation Method of and apparatus for surface mounting electronic components onto a printed wiring board
US5120678A (en) 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
DE4114644A1 (de) 1991-05-04 1992-11-05 Abb Patent Gmbh Verfahren zur mechanischen verbindung von hochtemperaturbrennstoffzellen mit einem brennstoffzellentraeger
US5469333A (en) 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US5891753A (en) 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JPH11224883A (ja) * 1998-02-05 1999-08-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
JPH11233537A (ja) * 1998-02-10 1999-08-27 Omron Corp 樹脂封止方法
US6225704B1 (en) 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
US6448635B1 (en) 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
US6391762B1 (en) 1999-11-12 2002-05-21 Motorola, Inc. Method of forming a microelectronic assembly with a particulate free underfill material and a microelectronic assembly incorporation the same
US6214650B1 (en) 2000-02-01 2001-04-10 Lockheed Martin Corporation Method and apparatus for sealing a ball grid array package and circuit card interconnection
US6372544B1 (en) 2000-06-23 2002-04-16 Advanced Micro Devices, Inc. Method to reduce occurrences of fillet cracking in flip-chip underfill
US6439115B1 (en) 2000-08-30 2002-08-27 Micron Technology, Inc. Uphill screen printing in the manufacturing of microelectronic components

Also Published As

Publication number Publication date
US6745462B2 (en) 2004-06-08
EP1488670A4 (en) 2006-03-29
WO2003077621A1 (en) 2003-09-18
CN1640214A (zh) 2005-07-13
CN100381024C (zh) 2008-04-09
US20030167633A1 (en) 2003-09-11
JP2005520330A (ja) 2005-07-07
AU2003220083A1 (en) 2003-09-22
EP1488670A1 (en) 2004-12-22

Similar Documents

Publication Publication Date Title
US6228679B1 (en) Apparatus and method for automating the underfill of flip-chip devices
KR100322289B1 (ko) 다이와칩캐리어간의인터페이스형성방법
JP2994219B2 (ja) 半導体デバイスの製造方法
CN109155346B (zh) 用于将磷光体施加至发光二极管的方法以及其设备
US6458628B1 (en) Methods of encapsulating a semiconductor chip using a settable encapsulant
US9252341B2 (en) Optoelectronic chip-on-board module
US20080134484A1 (en) Apparatus and process for precise encapsulation of flip chip interconnects
US6326240B1 (en) Apparatus for packaging semiconductor device and method for packaging the same
KR20100016402A (ko) 광전 소자의 제조 방법 및 광전 소자
CN110112323A (zh) 一种oled封装结构、封装方法及显示器件
KR20040101218A (ko) 반도체 디바이스를 밀봉하기 위한 방법 및 장치
US20130273238A1 (en) Inverted Curing of Liquid Optoelectronic Lenses
JP2851589B2 (ja) 光電子部品の製造方法
US6187613B1 (en) Process for underfill encapsulating flip chip driven by pressure
KR20090115535A (ko) 칩 엘이디 패키지 제조방법
US20070241346A1 (en) Light emitting device and method for producing light emitting device
KR20130027709A (ko) 엘이디용 리플렉터 제조 방법
CN110459481A (zh) 半导体元件的封装方法及其对位模具
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
KR100849814B1 (ko) Ｌｅｄ 패키지 제조용 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법
WO1998050216A1 (en) Method and apparatus for molding plastic packages
KR100667988B1 (ko) 액정패널의 봉지장치 및 그의 봉지방법
JPH07283269A (ja) 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法
KR20040069292A (ko) 효과적인 모세관 언더필링 방법
CN117438525A (zh) Micro LED封装结构及其制备方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid