KR20040092342A - 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리 - Google Patents

비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리 Download PDF

Info

Publication number
KR20040092342A
KR20040092342A KR1020030027912A KR20030027912A KR20040092342A KR 20040092342 A KR20040092342 A KR 20040092342A KR 1020030027912 A KR1020030027912 A KR 1020030027912A KR 20030027912 A KR20030027912 A KR 20030027912A KR 20040092342 A KR20040092342 A KR 20040092342A
Authority
KR
South Korea
Prior art keywords
magnetic
layer
free layer
layers
magnetization direction
Prior art date
Application number
KR1020030027912A
Other languages
English (en)
Other versions
KR100544690B1 (ko
Inventor
김상국
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020030027912A priority Critical patent/KR100544690B1/ko
Publication of KR20040092342A publication Critical patent/KR20040092342A/ko
Application granted granted Critical
Publication of KR100544690B1 publication Critical patent/KR100544690B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V1/00—Shades for light sources, i.e. lampshades for table, floor, wall or ceiling lamps
    • F21V1/14—Covers for frames; Frameless shades
    • F21V1/16—Covers for frames; Frameless shades characterised by the material
    • F21V1/22—Covers for frames; Frameless shades characterised by the material the material being plastics
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/104—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening using feather joints, e.g. tongues and grooves, with or without friction
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/22—Reflectors for light sources characterised by materials, surface treatments or coatings, e.g. dichroic reflectors
    • F21V7/24—Reflectors for light sources characterised by materials, surface treatments or coatings, e.g. dichroic reflectors characterised by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 다층 자성 박막의 상대적인 자화 방향에 따른 자기저항 차이를 이용한 비휘발성 자기 메모리 셀의 동작 원리와 그 구조에 관한 것이다. 본 발명의 비휘발성 자기 메모리 셀은 서로 반 평행한 교환 바이어스를 형성시킨 제1 자기 고정층(강자성)/반강자성층/제2 자기 고정층(강자성) 구조의 자기 고정층을 구비하는 것을 특징으로 하며, 반 평행하게 형성된 교환 바이어스에 의해 서로 반 평행하게 자화 방향이 고정된 제1, 제2 자기 고정층과 제1, 제2 자기 자유층(강자성층)의 상대적인 자화 방향에 따른 자기저항의 차이를 이용하여 3 진법 또는 4 진법의 정보 저장 능력을 가지는 비휘발성 자기 메모리 단위 셀을 구현한다. 상기의 단위 셀은 정보 판독 방법으로 거대 자기저항(GMR) 또는 터널링 자기저항(TMR)을 이용하는 자기 메모리 소자에 모두 적용 가능하며, 또한 상기의 단위 셀의 적층을 통하여 다진법 소자를 구현하는 방법과 그 구조를 제공하며, 이를 통하여 비휘발성 초고집적 자기 메모리를 구현한다.

Description

비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한 다진법 비휘발성 초고집적 자기 메모리{non-volatile MRAM cell and operating methode thereof, and ultra-high large scale integrated multi-radix MRAM using non-volatile MRAM cell}
본 발명은 반 평행한 교환 바이어스를 지니는 자기 고정층을 이용한 비휘발성 4진법 자기 메모리 셀의 동작원리와 그 구조에 관한 것으로서, 보다 상세하게는 본 발명의 비휘발성 4진법 자기 메모리 셀은 반 평행한 교환 바이어스를 형성시킨 제1 자기 고정층(강자성층)/반강자성층/제2 자기 고정층(강자성층) 구조의 자기 고정층을 구비하는 것을 특징으로 하며, 서로 반 평행한 교환 바이어스에 의하여 서로 반 평행하게 고정된 제1, 제2 자기 고정층의 자화 방향과 제1, 제2 자기 자유층(강자성층)의 상대적인 자화 방향에 따른 자기저항의 변화를 이용하여 단위 셀 당 4 진법의 비휘발성 정보를 저장 및 판독할 수 있는 자기 메모리 구현에 관한 것이다.
본 발명의 주요한 목적은 단위 셀의 적층을 통하여 초고집적 비휘발성 다진법 소자의 구현에 있으며, 이는 곧 정보 저장 밀도를 높이기 위해서 단위 셀의 면적과 단위 셀간의 간격을 감소시키지 않고 집적도를 증가시키는 방법을 제공한다. 따라서 MRAM의 집적도를 높이기 위해 셀의 면적이 축소되고, 셀간의 간격이 작아지므로 발생하는 셀간의 상호 작용에 따른 정보 유실과 정보를 기록하기 위한 스위칭 자장의 국소화 문제를 해결할 수 있다.
또한, 본 발명의 단위 셀은 신호 대 잡음 비율을 높이기 위하여 자기 고정층과 자기 자유층 사이의 절연층에 형성된 강자성 나노 컨택(Nano contact)에 의한 BMR 효과를 이용하여 각 자성층의 상대적인 자화 방향에 따른 자기저항의 변화를 증가시킬 수 있으며, 각 자기 자유층의 자화 방향을 제어하기 위한 자장의 국소화 문제를 해결하기 위하여, 전압에 따른 응력유도자기이방성으로 자기 자유층의 자화 방향을 제어할 수 있다.
일반적인 랜덤 액세스 메모리 셀(DRAM)은 전계 효과 트랜지스터(FET)와 선형 캐패시터로 구성이 되어있다. 선형 캐패시터 안의 유전체는 외부 전압에 의해서 분극이 일어나므로, 이를 이용하여 유전체에 전하를 축전하여 데이터를 저장한다. 그러나 선형 캐패시터에 저장된 전하는 저절로 방전되기 때문에 주기적으로 재기록하는 과정이 필수적이다. 따라서 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성의 특징을 지닌다.
최근 최첨단 정보기억소자 분야에서 기술상 핵심 논점은 이상적인 비휘발성 소자를 구현하는 것이다. 최근에 가장 주목을 받고 있는 기술은 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(FRAM)와 자성 박막의 상대적인 자화 방향에 따른 자기저항의 차이(거대 자기저항 효과 또는 터널링 자기저항 효과)를 이용한 자기 랜덤 액세스 메모리(MRAM)이다.
FRAM의 경우 기존의 DRAM 기술을 그대로 적용이 가능하다는 장점을 지니고 있다. DRAM의 선형 캐패시터 사이에 들어가는 유전막을 강유전막으로 대치하면 강유전막에 자발 분극의 형태로 정보를 저장하고, 자발 분극에 의해 축전된 전하는 방전되지 않으므로 비휘발성을 지닌다. 그러나 강유전박막은 분극의 방향이 여러번 바뀌면 자발 분극 효과가 감소되는 피로현상을 일으키므로, 비휘발성 메모리 소자로서의 능력을 상실하게 된다. 따라서 FRAM의 경우 피로현상에 강한 강유전박막을 개발하는 것이 기술 구현의 핵심 과제이다.
MRAM은 정보 판독 방법으로 거대 자기저항 효과, 또는 터널링 자기저항 효과를 이용하는 두 가지 종류로 구분된다. 거대 자기저항 효과를 이용하는 MRAM(이하에서 설명하는 거대 자기저항 효과를 이용하는 기존의 MRAM 기술은 미국 특허 5,343,422에 명시되어 있다.)의 경우 단위 셀은 기판/스페이서층/제1 강자성체층(자기 자유층)/비트라인(도전층 - 읽기, 쓰기 라인)/제2 강자성체층(자기 고정층)/반강자성체층/디지트 라인(도전층 - 쓰기 라인)의 구조를 갖는다. 제1 강자성층(자기 자유층)은 연자성 물질을 사용하여 디지트(digit) 라인에 의한 자장의 변화를 이용하여 쉽게 자화 방향을 조정할 수 있고, 제2 강자성층(자기 고정층)은 반강자성층과 교환바이어스를 형성하므로 디지트 라인에 의한 자장의 변화에도 자화 방향이 변하지 않는다. 따라서 제1 강자성층(자기 자유층)과 제2 강자성층(자기 고정층)의 상대적인 자화 방향에 따라 비트라인의 자기저항이 달라지고, 이를 이용하여 2 진법의 정보를 저장한다.
거대 자기저항 효과 MRAM이 비휘발성의 특성을 지니기 위해서는 비트라인의 "읽기" 전류에 의한 자장에 의해 제1 강자성층(자기 자유층)의 자화 방향이 변하지 않아야 한다. 이를 위해서 단위 셀의 폭 방향과 길이 방향의 길이를 달리 하여 자화 용이축을 디지트 라인에 의한 "쓰기" 자장에 평행하고 비트라인에 의한 "읽기" 또는 "쓰기" 자장방향에 수직하게 형성하여 비트라인의 "읽기" 전류에 의한 자장으로 제1 강자성층의 자화 방향이 변하는 것을 방지한다. 특히 단위 셀의 짧은 쪽 길이가 자기 자유층을 이루는 강자성층의 도메인 벽 두께 보다 작을 경우에 자화 용이축의 고정 효과가 크다. 또한 일정 셀의 제1 강자성층(자기 자유층) 자화 방향을 조정하기 위한 "쓰기" 자장에 의해서 인근 셀의 제1 강자성층(자기 자유층)의 자화 방향이 변화하여 저장된 정보가 유실되는 것을 막기 위해서 기판 위에 스페이서층을 형성하여 인근 셀과의 간격을 넓힌다.
거대 자기저항 효과 MRAM에서 각 단위 셀에 정보를 선택적으로 저장하기 위해서 디지트 라인과 비트라인을 모두 "쓰기"에 이용한다. 일반적으로 자화 용이축에 평행한 자장(디지트 라인에 흐르는 "쓰기" 전류에 의한 자장)의 크기가 제1 강자성층(자기 자유층)의 자화 방향을 역전 시키기에 충분하지 않은 크기를 지닌 상태에서 자화 용이축에 수직한 방향으로의 자장(비트라인에 흐르는 "쓰기" 전류에 의한 자장)이 형성될 경우에 제1 강자성층의 자화 방향이 역전되는 현상을 볼 수 있다. 이를 이용하면 n×n 단위 셀 배열에서 특정 단위 셀의 제1 강자성층(자기 자유층)만 자화 방향을 조정 할 수 있다.
그러나 거대 자기저항 효과를 이용하는 경우에는 하나의 비트라인 상에 여러 개의 단위 셀이 직렬로 구성되어 있으므로 읽기 시에 신호의 크기가 작아진다. 따라서 집적도가 높아져서 하나의 비트라인에 많은 수의 단위 셀이 형성되어야 하는 경우에는 약점을 지닌다.
터널링 자기저항 효과를 이용하는 MRAM의 경우는 MTJ(Magnetic Tunnel Junction)를 기본 구조로 이용한다. MTJ의 구조(미국 특허 5,650,958)는 기판/하부전극(도전층)/반강자성층/제2 강자성층(자기 고정층)/터널링층(절연층)/제1 강자성층(자기 자유층)/보호층(비자성층)/상부전극(도전층)의 구조를 지닌다. MTJ 구조를 이용한 터널링 자기저항 MRAM의 경우도 거대 자기저항 효과를 이용하는 MRAM의 경우와 같이 제1 강자성층(자기 자유층)과 제2 강자성층(자기 고정층)의 상대적인 자화 방향에 따른 자기저항의 차이로 정보를 저장한다. 그러나 터널링 자기저항 MRAM의 경우에는 "읽기" 전류가 MTJ 구조에 수직한 방향으로 흐른다.
터널링 자기저항 MRAM의 경우에도 거대 자기저항 효과 MRAM과 같이 제1 강자성층(자기 자유층)은 연자성 물질을 사용하여 디지트 라인과 비트라인의 "쓰기" 자장에 의해서 쉽게 자화 방향을 조정할 수 있게 하고, 제2 강자성층(자기 고정층)은 반강자성층과 교환 바이어스를 형성하거나(미국 특허 5,650,985), 항자력이 큰 경자성 물질을 사용(미국 특허 5,764,567)하여 "쓰기" 자장에 의해 자화 방향이 변하지 않게 한다.
터널링 자기저항 효과 MRAM의 단위 셀도 거대 자기저항 효과 MRAM의 단위 셀과 같이 단위 셀의 폭 방향과 길이 방향의 길이를 달리 하여 자화 용이축을 디지트 라인에 의한 자장에 평행하고 비트라인에 의한 자장에 수직하게 형성한다. 서로 수직하게 형성된 비트라인과 디지트 라인을 이용하여 n×n 셀 배열에서 특정 셀의 제1 자유층(자기 자유층)의 자화 방향을 조정 가능(미국 특허 5,838,608)하고 그 방법은 위에서 설명한 거대 자기저항 효과 MRAM과 같다. 그러나 저장된 정보를 읽는 경우에는 MTJ 구조에 수직하게 "읽기" 전류가 흘러야 하므로, 라인에서 MTJ 구조를 지나 디지트 라인으로 흐르는 전류를 측정하거나 MTJ 하부에 "읽기" 만을 전용으로 하는 새로운 라인을 형성 하여야 한다.
터널링 자기저항 효과를 이용하는 경우에는 절연막의 두께에 따라서 각 단위 셀의 저항이 크게 변화한다. 따라서 현재에는 인접한 비교 셀과의 저항 차이를 이용하여 정보를 저장한다. 그러나 저장 셀과 비교 셀의 터널링 절연막의 두께가 0.2Å 이상 차이가 나면 소자에 저장된 정보를 파악하기 어렵다. 따라서 생산공정 시에 수 인치 반경의 웨이퍼에 균일한 두께의 절연막을 형성해야 하는 기술적인 문제가 있다.
위에서 설명한 MRAM의 구조는 지속적인 개선 노력을 통하여, 자기저항 비율이 높아지거나, 열적 안정성이 향상되는 등의 발전을 하고 있다. 여기서는 대표적으로 스페이서층(spacer)과 반 평행 결합층(Anti-Parallel Coupling layer)을 이용하여 개선된 MRAM 구조에 대하여 간단히 설명하겠다.
교환 바이어스를 이용하는 MRAM은 셀의 크기가 작아지는 경우 자기 자유층과 자기 고정층의 거리가 가까워지고, 이에 따라 자기 고정층을 이루는 강자성체의 자장에 의해서 자기 자유층의 강자성체가 영향을 받는다. 이러한 자기 고정층에 의한 자장, 즉 스트레이 필드(stray field)는 자기저항비율을 낮아지게 하거나 자기 자유층의 항자력을 증가시키는 등에 나쁜 영향을 줄 수 있다.
특히 MTJ 구조는 터널링 자기저항 효과를 이용하므로 터널링층의 두께가 거대 자기 저항 효과 MRAM의 비트라인 두께보다 얇다. 따라서 자기 고정층과 자기 자유층의 거리가 보다 가까워지고, 자기 고정층에 의해서 자기 자유층의 자화가 영향을 많이 받는다. 이를 방지하기 위해서 절연층과 자기 자유층 사이에 비자성 도전성 스페이서층(spacer)을 형성하여 자기 자유층과 자기 고정층간의 거리를 넓힌다. (미국 특허 5,764,567).
또 한가지 방법으로는 자기 고정층을 이루는 강자성층을 강자성층/반 평행 결합층/강자성층의 구조로 대치한다. 두 개의 강자성층 사이에 반 평행 결합층을 삽입하면 반 평행 결합층의 두께에 따라 각 강자성층의 자화 방향이 반 평행하게 배열되고 각 강자성층에 의한 스트레이 필드(stray field)가 "닫힌 흐름" 을 이루므로 자기 고정층에 의한 스트레이 필드(stray field)가 자기 자유층에 영향을 주지 않는다. 반 평행 결합층은 루테늄(Ru)과 같은 비자성 물질을 주로 사용하고 2~8Å의 두께에서 강한 반 평행 결합을 보여준다. 이는 스핀 밸브 센서에 이미 응용되고 있는 기술이다(국내 특허 1999-0036731, 미국 특허 출원 제 08/697,396).
기존의 MRAM의 경우 자성층의 자화 방향을 자장을 이용하여 조정하므로, 소자의 집적도를 증가시키기 위해서 단위 셀간의 간격을 좁히는 경우 하나의 단위 셀의 자기 자유층의 자화 방향을 조정하기 위한 자장에 의해서 인근 셀에 저장된 정보가 유실될 가능성이 높아진다. 따라서 정보의 신뢰성을 높이기 위해서 전압을 이용한 자화용이축의 제어방법이 개발되고 있다. 특히 강자성층과 압전체를 결합하여 전압에 따른 응력유도자기이방성으로 자유층의 자화 용이축을 박막면에 수평에서 수직으로 조정하는 기술(한국 특허 출원 20022-46734호)은 정보저장을 위한 자장이 필요치 않으므로 정보의 신뢰성이 높아지고, 수직 및 수평 방향의 자화 방향에 따른 자기 저항을 이용하여 정보를 저장하므로 stray field를 근본적으로 발생시키지 않는다. 또한 전압을 이용하여 정보를 저장하므로 초절전형 메모리 소자의 구현이가능하다.
최근 주목을 끌기 시작한 BMR (Ballistic Magneto Resistance)의 경우, 기존의 거대 자기저항효과의 경우 강자성층의 자화 방향에 따른 자기저항효과가 불과 수십%인 것에 반하여 처음 발견될 당시에 300%의 자기저항 효과를 나타냈고(N. Garcia, M. Munoz, and Y.-W.Zhao, Phys. Rev. Lett., Vol.82 Num.14, p2923), 최근에 이르러서는 100,000%의 자기 저항효과를 달성하여 (Suan Z. Hau and Harsh Deep Chopra, Phys. Rev. B 67, 060401) 앞으로 자기 소자에 있어서 활용도가 높아지고 있다. 특히 본 발명과 같은 다진법 자기 메모리의 경우 기존의 신호 대 잡음 비율을 유지하기 위해서는 2진법 자기 메모리 소자에 비하여 자성층의 상대적인 자화 방향에 따른 자기저항의 변화가 커야 하므로, 그 활용도는 더욱 크다.
최근에 기존의 소자에 다진법 특성을 구현하기 위한 여러 가지 노력들이 나타나고 있다. 다진법 소자는 같은 면적의 2진법 소자에 비하여 수 배의 정보 저장 능력을 가지므로 그 중요성이 매우 크다. 하지만 MRAM과 같은 자기 메모리 소자에 있어서는 상기의 종래기술에서 설명한 바와 같은 2진법 특성을 갖는 예는 있으나, 본원에서 개시한 다진법 특성의 구현을 위한 예는 없다. 다진법 구현 소자의 대표적인 기술로는 시바타(Shibata)의 4단자 트랜지스터(4 terminal transistor)와 신경망 트랜지스터(neuron MOSFET)-(미국 특허 US 6,356,136), 이시와라(Ishiwara)의 부분 스위칭에 의한 MFS FET-(일본 공개특허 1996-204,232, 일본 공개특허 1998-242,856, 일본 공개특허 2000-138,351)이 있다. 또한 삼성 전자의 누설전류를 이용한 메트릭스형 다진법 강유전체 랜덤 액세스 메모리(일본 공개특허 1996-303,378,일본 공개특허 1996-056,141, 대한민국 공개특허 1998-031,960, 대한민국 공개특허 1997-076,816)가 있다.
이하에서 각각의 기존 다진법 메모리 셀 기술들을 간단히 설명하기로 한다.
4단자 트랜지스터의 경우 기존의 전계 효과 트랜지스터(FET)가 1개의 게이트단자를 가지는 것에 비하여, 2개의 게이트를 가지는 트랜지스터를 제안했다. 소스와 드레인 사이에 일정한 전압차를 가지는 경우, 소스와 드레인 사이에 흐르는 전류의 특성은 게이트의 전압에 의해서 정해진다. 따라서 한 개의 게이트를 가지는 3단자 트랜지스터의 경우에는 단일한 게이트 전압 Vs. 소스-드레인 전류 특성 곡선을 가지는 반면, 두 개의 게이트를 가지는 4단자 트랜지스터의 경우에는 복수 개의 게이트 전압 Vs. 소스-드레인 전류 특성을 갖는다. 이와 같은 4단자 트랜지스터의 전류 특성을 이용하여 다진법 메모리 소자를 구현한다.
4단자 트랜지스터의 게이트 전압 Vs. 소스-드레인 전류 특성 곡선을 이용하여,다단자 소자로 개발된 것이 신경망 트랜지스터이다. 신경망 트랜지스터의 경우에는 n개의 다중 게이트를 지니므로 다중의 게이트 전압 Vs. 소스-드레인 전류 특성 곡선을 가지고, 이를 이용하여 다진법 소자를 구현한다.
그러나 시바타의 4단자 트랜지스터와 신경망 트랜지스터는 기존의 DRAM의 기술을 그대로 적용하므로 휘발성이라는 단점을 지니고 있다.
이시와라의 부분 스위칭 MFS FRAM (Metal-Ferroelectric-substrate FRAM)의 경우 기존의 게이트 절연박막을 강유전체 절연박막으로 대치한다. 게이트에 전압을 가하여 강유전체 게이트 절연박막의 자발 분극 방향을 조정하고, 자발 분극의 방향에 의해서 통전 채널의 구성 여부가 결정된다. 강유전체의 분극은 비휘발성을 지니므로 비휘발성 메모리 소자의 구현이 가능하다. 또한 게이트에 가하는 전압 혹은 전압을 가하는 시간을 조정하여 분극의 정도를 자유로이 조정 가능하고, 이를 통하여 통전채널의 게이트 전압 Vs. 소스-드레인 전류 특성의 조정이 가능하다. 따라서 강유전체 게이트 절연막의 부분 스위칭을 이용하면 비휘발성 다진법 소자의 구현이 가능하다. 이러한 강유전체 게이트 절연층의 사용은 캐패시터에 축전된 전하로 정보를 저장하는 것이 아니라 통전 채널 자체의 저항 차이를 이용하여 정보를 저장하므로 캐패시터의 면적이 필요치 않다. 따라서 캐패시터를 이용하는 기존 메모리 소자에 비하여 고집적도를 달성할 수 있다. 그러나 게이트 절연막으로 사용되는 강유전체가 실리콘 위에 직접 증착이 가능한 물질로 제한되고, 강유전체의 분극을 이용한 소자이므로 피로현상을 일으킨다.
삼성전자의 누설전류를 이용한 다진법 소자의 경우 게이트를 유전막/하부전극/강유전막/상부전극의 다층 구조로 구성한다. 유전체 박막과 강유전체 박막의 특성상 일정 전압 이상에서 누설 전류를 형성하게 되는데, 일반적으로 유전체가 강유전체에 비하여 낮은 전압에서 누설 전류를 발생하게 된다. 이를 이용하여 정보 "쓰기" 시에는 일반적인 MOS(Metal-Oxide-Silicon) FET처럼 게이트에 전압을 가하여 통전 채널을 형성하고, 정보 "지우기" 시에는 "쓰기" 보다 높은 전압을 게이트에 가하여 유전체 박막을 통과하는 누설전류를 발생시켜서 하부전극에 전하를 충전시킨다. 이러한 "지우기" 시간 조정을 통하여 하부전극에 축전되는 전하의 양의 조절이 가능하고, 하부전극에 축전되는 전하의 양에 따라서 통전 채널의 게이트 전압Vs. 소스-드레인 전류 특성이 변화하게 된다. 이를 이용하여 다진법 메모리 소자를 구현한다. 이 기술은 강유전체의 분극 현상을 이용하지 않으므로, 피로현상을 방지할 수 있고, 강유전체 박막을 하부전극(금속)위에 형성하므로 다양한 강유전체를 사용 가능하다. 그러나 하부 전극에 축전된 누설 전하로 정보를 저장하므로, 비휘발성 소자로 구현하기 위해서 특별한 구조를 형성할 필요가 있고, 이는 공정상의 어려움으로 나타난다.
상기 문제점을 해결하기 위해서, 본 발명은 반(反) 평행한 교환 바이어스를 지니는 제1 자기 고정층(강자성층)/반강자성층/제2 자기 고정층(강자성층)으로 구성된 자기 고정층을 특징으로 하는 비휘발성 4 진법 자기 메모리를 구현한다.
보다 상세하게는 반 평행한 교환 바이어스에 의하여 제1, 제2 자기 고정층의자화방향이 서로 반 평행하게 고정된 자기 고정층과 두 개의 도전층 또는 절연층, 제1, 제2 자기 자유층을 구비한 단위 셀을 형성하며, 단위 셀에 구비된 두 개의 자기 자유층과 두 개의 자기 고정층의 서로 다른 4가지 상대적인 자화 방향 상태에 따른 4가지 자기저항 값을 이용하여 기존의 MRAM 단위 셀에 비하여 2배의 정보 저장 능력을 지니는 비휘발성 4 진법 자기 메모리 셀을 구현한다.
기존의 메모리 셀은 셀 면적 또는 셀간의 간격의 감소를 이용하여 집적도를 증가시키므로, 지속적으로 신기술을 필요로 하게 된다. 특히 집적도를 증가시키기 위해 도선 폭을 0.1㎛이하로 감소시키려면, 극히 어려운 기술적 문제를 해결해야 할 뿐만 아니라, 생산비용 또한 기하급수적으로 증가한다. 또한 기존 MRAM의 집적도를 상기의 방법으로 증가시킬 경우, 단위 셀의 면적 또는 셀간의 간격 감소로 인하여 각 단위 셀간에 상호작용에 의하여 정보가 유실되거나, 정보 저장을 위한 자장을 국소화해야 하는 문제가 생긴다. 본 발명의 단위 셀은 단위 셀의 면적이나 간격의 감소 등의 방법을 사용하지 않고, 4 진법 자기 메모리를 구현하여 집적도 증가시키므로, 기존의 기술을 사용할 수 있을 뿐만 아니라 외부 자기장이나 스핀의 상호 작용에 의한 정보 유실 등의 집적도 증가 시에 MRAM이 가지고 있던 문제점을 해결할 수 있다. 본 발명의 또 다른 기술적 장점은 비휘발성 4 진법 자기 메모리 단위 셀을 높이 방향으로 적층하여, 다진법 비휘발성 메모리의 구현하고, 이를 통하여 초고집적도 비휘발성 메모리 셀을 가능케 한다.
도 1a는 본 발명이 제안한 반 평행한 교환 바이어스를 지니는 자기 고정층을 구현하기 위한 시편의 개략도
도 1b는 도 1a 시편의 단면에 대한 투과전자현미경(TEM) 사진
도 1c는 커(Kerr) 회전각을 이용하여 상온에서 측정한 도 1a 시편의 자기이력곡선
도 2a는 도 1a 시편을 교환 바이어스가 형성되지 않는 온도(blocking temperature)에서 커 회전각을 이용하여 측정한 자기이력곡선과 자기이력곡선 상의 특정 외부자장에 따른 각 자기 고정층의 자화 방향
도 2b, 2c, 및 2d는 각각 도 2a의 자기이력곡선 상의 (1), (2), 및 (3) 상태의 외부자장에서 각 자성층의 자화 방향을 배열한 후 실온까지 냉각시킨 상태의 시편을 커 회전각으로 측정한 자기이력곡선 및 외부자장을 가하지 않은 상태에서 각 자성층의 자화방향
도 3a는 본 발명이 제안하는 비휘발성 4진법 자기 메모리 단위 셀의 층 구조와 각 자성층의 자화 방향
도 3b는 도 3a의 단위 셀이 형성하는 자기이력곡선 개략도와 외부자장의 변화에 따른 각 자성층의 자화 방향
도 3c는 본 발명의 단위 셀이 4진법 정보를 저장하기 위해서 가져야 하는 자기 자유층과 자기 고정층의 상대적인 자화 방향
도 4a, 4b는 각각 본 발명의 단위 셀을 이용하여 구현되는 비휘발성 4진법 자기 메모리 셀을 거대 자기저항 및 터널링 자기저항을 이용하여 정보를 판독하기 위한 디지트 라인과 비트라인의 배열
도 4c는 도 4a의 셀 구조를 이용하여 구성한 셀 배열
도 4d는 도 4b의 셀 구조를 이용하여 구성한 셀 배열
도 5a는 자기 고정층에 의한 교환 바이어스가 인접한 자기 자유층에 작용하는 경우에 대한 단위 셀의 자기이력곡선 개략도와 자기이력곡선 상의 특정 외부자장에 따른 각 자성층의 자화 방향
도 5b는 자기 고정층에 의한 교환 바이어스가 인접한 자기 자유층에 작용하는 경우, 컴퓨터 시뮬레이션을 통하여 예상한 단위 셀의 자기이력곡선
도 5c와 도 5d는 각각 단위 셀이 거대 자기저항 또는 터널링 자기저항을 이용하여 정보를 판독하는 비휘발성 3진법 자기 메모리로 구현될 경우, 하나의 디지트 라인과 하나 또는 두 개의 비트라인을 포함하는 셀의 개략도
도 5e는 도 5c의 셀 구조를 이용한 셀 배열
도 5f는 도 5d의 셀 구조를 이용한 셀 배열
도 6a, 도 6b, 도 6c, 및 도 6d는 각각 메모리 셀의 하부구조, 제1 자기 자유층(301)의 자화 방향에 따른 셀 하부구조의 자기저항 크기, 메모리 셀의 상부구조, 및 제2 자기 자유층(307)의 자화 방향에 따른 셀 상부구조의 자기저항 크기
도 6e는 본 발명의 단위 셀을 이루는 각 자기 자유층과 자기 고정층의 상대적인 자화 방향에 따른 자기저항의 변화
도 6f는 자기 고정층에 의한 교환 바이어스가 인접한 자기 자유층에 작용하는 경우, 컴퓨터 시뮬레이션을 통하여 예상한 외부자장에 따른 단위 셀의 자기저항 변화
도 7a는 평행한 교환 바이어스를 지니는 자기 고정층의 개략도
도 7b는 도 7a에 대한 자기이력곡선 과 외부자장에 따른 각 자성층의 자화 방향
도 7c는 본 발명의 단위 셀에 평행한 교환 바이어스를 지니는 자기 고정층을 이용하는 경우, 컴퓨터 시뮬레이션으로 예상한 단위 셀의 자기이력곡선과 외부자장에 따른 자기저항의 변화
도 8a, 도 8b는 각각 거대 자기저항 또는 터널링 자기저항을 이용하여 정보를 판독하는 단위 셀, 디지트 라인, 비트라인 배열을 적층하여 구현한 비휘발성 다진법 자기 메모리의 개략도
도 9a는 본 발명의 단위 셀에 BMR (Ballistic Magneto Resistance) 효과를 적용하기 위한 개략도
도 9b는 단위 셀의 자유층 자화 방향을 전압에 따른 응력유도자기이방성으로조정하기 위한 개략도
상기의 목적을 달성하기 위해서 본 발명의 4진법 자기 메모리 단위 셀은 반 평행한 자화 방향을 지니는 강자성층/반강자성층/강자성층의 자기 고정층을 구비하는 것을 특징으로 한다.
자기 고정층의 구성은 강자성층/반강자성층/강자성층으로 하며, 이를 교환 바이어스가 형성 되지 않는 온도(blocking temperature)이상으로 온도를 높인 후에 자기 고정층을 이루는 양쪽 두 개의 강자성층이 서로 반 평행한 자화 방향을 갖는 외부 자장을 인가거나 혹은 그 후 자기장을 제거한 상태에서 실온까지 냉각하면 반 평행한 자화 방향을 가지는 자기 고정층을 구성할 수 있다.
상기의 자기 고정층에 도전층 또는 절연층과 두 개의 자기 자유층을 구비하여 본 발명의 단위 셀을 구성 할 수 있다. 따라서 본 발명의 단위 셀은 제1 자기자유층/도전층 또는 절연층/제1 자기 고정층/반강자성층/제2 자기 고정층/도전층 또는 절연층/제2 자기 자유층을 구비한다. 또한 제1, 제2 자기 고정층의 스트레이 필드(stray field)를 제거하기 위해 제1, 제2 자기 고정층을 반 평행한 자화 방향을 지니는 강자성층/반 평행 결합층/강자성층의 구조(synthetic structure)로 대치하거나, 스페이서층(spacer)을 이용하여 자기 자유층과 자기 고정층 사이의 거리를 넓힐 수 있다.
거대 자기저항을 이용하여 정보를 판독하는 경우는 전류가 단위 셀 면에 평행하게 흐르도록 도전층을 사용하고, 터널링 자기저항을 이용하여 정보를 판독하는 경우에는 전류가 단위 셀에 수직하게 흐르도록 얇은 절연성 터널링층(예: Al2O3)을 사용한다.
상기의 도전층 또는 절연층의 두께를 조정하거나 자기 자유층과 자기 고정층사이에 비자성 스페이서층(spacer)을 형성하여 자기 자유층과 자기 고정층 사이의 거리를 조정하면, 제1, 제2 자기 자유층에 자기 고정층에 의한 교환 바이어스가 작용하여, 제1 자기 자유층과 제2 자기 자유층의 자기이력곡선이 양, 음의 외부자장 방향으로 분리된다. 이를 이용하여 하나의 도선으로 발생시킨 외부자장으로 제1 자기 자유층과 제2자기 자유층의 자화 방향을 조정한다.
상기 반 평행 교환 바이어스를 가지는 자기 고정층을 사용하지 않고, 평행 교환 바이어스를 지니는 자기 고정층을 사용하여도 제1 자기 자유층과 제1 자기 고정층의 자화 방향에 따른 자기저항과 제2 자기 자유층과 제2 자기 고정층의 자화방향에 따른 자기저항의 차이를 이용하는 본 발명에서는 비휘발성 4 진법 메모리 소자의 구현이 가능하다. 그러나 평행한 교환 바이어스를 지니는 자기 고정층을 사용하는 경우에는 자기 자유층의 자화 방향을 조절하기 위해 사용 가능한 외부자장의 범위가 반 평행한 교환 바이어스를 지니는 자기 고정층을 사용한 경우와 비교하여 감소하므로 자기 자유층의 자화 방향을 제어하기가 쉽지 않다.
또한 자기 자유층과 자기 고정층 사이의 거리 조절을 통하여 형성된, 제1 자기 자유층과 제2 자기 자유층에 작용하는 교환 바이어스의 방향이 동일하므로, 제1, 제2 자기 자유층의 자기이력곡선이 분리되지 않는다. 따라서 하나의 도선에 의한 외부자장으로 제1, 제2 자기 자유층의 자화 방향을 독립적으로 제어할 수 없다.
본 발명의 또 하나의 특징은 상기 비휘발성 4 진법 자기 메모리 단위 셀의 적층을 통해서 단위 셀의 면적과 간격을 줄이지 않고, 다진법 메모리의 구현을 통하여 초고집적 메모리 소자를 가능케 한다는 점이다.
본 발명의 단위 셀은 자기저항을 이용하여 다진법 정보를 저장하므로 기존의 MRAM이 지니는 신호 대 잡음 비율을 유지하기 위해서는 기존의 소자에 비하여 자화 방향에 따른 자기저항의 차이가 커야 한다. 따라서 자기 고정층과 자기 자유층 사이의 절연층에 강자성 나노 컨택을 형성하여 각 자성층의 상대적인 자화 방향에 따른 BMR (Ballistic Magneto Resistance)효과를 이용하면 높은 신호 대 잡음 비율을 얻을 수 있다.
본 발명의 단위 셀이 4진법의 정보를 저장하기 위해서는 제1, 제2 자기 자유층을 독립적으로 조정 할 수 있어야 한다. 이를 위해서 단위 셀 당 2개의 디지트 라인을 형성한다. 그러나 각 자기 자유층의 자화 방향을 조정하기 위한 자장에 의해서 인근 자기 자유층에 저장된 정보가 유실될 수 있으므로, 전압에 따른 응력유도자기이방성으로 각 자기 자유층의 자화 방향을 조정할 수 있다.
이하 도면을 참조하면서 본 발명에 따른 4진법 비휘발성 자기 메모리 단위 셀 과 이를 이용한 비휘발성, 초고집적 다진법 자기 메모리 소자를 설명한다. 모든 도면에서 자성박막의 면에 표시된 실선 화살표는 강자성층의 자화 방향을 나타내고, 점선 화살표는 강자성층에 인접한 반강자성층 계면의 자화 방향을 나타낸다.
본 발명은 반 평행한 교환 바이어스를 지니는 자기 고정층을 특징으로 하므로, 이를 구현하기 위해 실시예를 통하여 강자성층/반강자성층/강자성층의 구조를 지니는 시편을 구성했다. 이를 도 1을 통하여 설명한다.
도 1a는 본 발명이 제안한 반 평행한 교환 바이어스를 가지는 자기 고정층을 구현하기 위한 시편의 개략도이다. 상세한 층 구조는 바닥으로부터 Si 기판 위에 SiO2(150 nm) 및 Ta(5 nm), Ni81Fe19(8 nm), Fe50Mn50(20 nm), Co(3.5 nm)를 순서대로 적층한다. SiO2는 자연 산화에 의해서 형성하고, Ta(5 nm), Ni81Fe19(8 nm), Fe50Mn50(20 nm)의 층은 DC 마그네트론 스퍼터링을 이용하여 기본 압력 5 ×10-6Torr 의 고진공에서 Ar 압력을 1~2 mTorr로 유지하고 100 Oe의 외부 자기장을 박막면에 평행하게 가해준 상태에서 적층했다. 상기 시편을 커 회전각 자기이력곡선을 측정하기 위한 2 ×10-8Torr의 고진공 상태의 MOKE 챔버로 옮겨, Fe50Mn50박막 위에 형성된 산화막을 제거하고, 전자 빔 증착법을 이용하여 0.76Å/분의 증착율에서 3.5nm 의 Co 박막을 증착 시켰다. 상기의 시편은 강자성(Ni81Fe19)/반강자성(Fe50Mn50)/강자성(Co)의 3층 박막 구조를 형성하고 있다.
도 1b는 도 1a의 시편의 단면구조를 투과전자현미경(TEM)을 통하여 관찰한 사진이다. 이때, Co 박막의 산화를 방지하기 위해서 고진공 챔버에서 1.5 nm 의 Pd 보호층을 증착한 후에 관찰하였다. 도면을 살펴보면 본 실시예를 위한 시편의 각 층들이 균일한 두께로 층 구조를 이루고 있으며, 각 층간의 계면 또한 잘 형성되어 있음을 알 수 있다.
도 1c는 커 회전각을 이용하여 상온에서 측정한 도 1a 시편의 자기이력곡선이다. 상기 강자성/반강자성/강자성의 3중 박막 구조에서 두 개의 교환 바이어스가 형성됨을 확인할 수 있다. Ni81Fe19박막의 교환 바이어스 자장의 크기는 -170 Oe 이고 항자력은 24 Oe 이다. 또한 Co 박막의 교환 바이어스 자장의 크기는 -22 Oe이고 항자력은 60 Oe 이다.
도 1을 통하여 살펴보면 본 실시예의 시편을 이루는 강자성층들(Co, Ni81Fe19)에는 서로 평행한 교환 바이어스가 형성되어 있음을 알 수 있다. 따라서 본 발명이 이용하고자 하는 반 평행한 교환 바이어스를 지니는 자기 고정층을 구현하기 위해서는 몇 단계의 과정을 거쳐야 한다. 이를 도 2를 통하여 설명한다.
도 2a는 도 1a의 시편을 교환 바이어스가 형성되지 않는 온도(190℃)에서 커 회전각을 통하여 측정한 자기이력곡선과 자기이력곡선 상의 특정 외부자장에 따른 자기 고정층의 자화 방향을 도시한 것이다. 본 실시예의 강자성층/반강자성층/강자성층 박막의 교환 바이어스는 190℃에서 완전히 사라졌다. 상기 자기이력곡선을 살펴보면 도 2a의 (2)와 (3)의 외부자장 상태에서 자기 고정층을 이루는 강자성층들의 자화 방향이 서로 반 평행하게 형성 된 것을 볼 수 있다.
본 발명에 있어서 자기 고정층의 자화 방향은, 먼저 자기 고정층을 교환 바이어스가 일어나지 않는 온도(blocking temperature - 본 실시예는 190℃) 이상으로 가열한 후, 강자성층들의 자화 방향이 반 평행하게 배열되는 일정한 외부자장(도 2a의 (2) 또는 (3)상태의 외부자장)을 인가하거나 혹은 그 후 자장을 제거한 상태에서 실온까지 냉각을 시켜준다. 그러면 반강자성층 계면의 자화 방향이 접촉하고 있는 강자성층의 자화 방향으로 배열되므로, 반강자성층의 계면에 반 평행한 교환 바이어스가 형성되고, 이 교환 바이어스에 의해서 반강자성체의 양쪽에 접하고 있는 강자성체의 자화 방향이 고정된다. 따라서 본 발명에서 이용한 반 평행한 교환 바이어스를 지니는 자기 고정층을 구현할 수 있다.
도 2b, 도 2c, 및 도 2d 는 각각 도 2a의 자기이력곡선 상의 (1), (2), (3)상태의 외부자장에서 각 자성층의 자화 방향을 배열한 후 실온까지 냉각 시킨 상태의 메모리 셀을 커 회전각으로 상온에서 측정한 자기이력곡선 및 자화 방향이다. 각 경우의 교환 바이어스의 크기(Heb)와 보자력(Hc)은 도면에 명시하였다.
본 실시예를 통하여 측정한 자기이력곡선은 광자기적 측정방법인 커 회전각을 이용하여 측정한 것이므로 자기이력곡선만으로 각 자성층의 절대적인 자화 세기를 비교할 수는 없다.
상기 실시예에서 구현한 반 평행 교환 바이어스를 지니는 자기 고정층을 구비하는 본 발명의 단위 셀은 제1 자기 고정층과 제1 자기 자유층, 제2 자기 고정층과 제2 자기 자유층의 상대적인 자화 방향에 따른 자기저항의 차이를 이용하여 비휘발성 4진법 정보를 저장한다. 이하 도 3를 통하여 본 발명의 비휘발성 4진법 자기 메모리 단위 셀을 제안한다.
도 3a는 본 발명이 제안하는 4 진법 비휘발성 자기 메모리 단위 셀(30)의 층 구조와 각 층의 자화 방향을 도시한 것이다. 단위 셀(30)은 도 2의 실시예를 통하여 구현한바 있는 반 평행한 교환 바이어스를 지니는 자기 고정층(31)을 구비한다. 단위 셀(30)의 상세한 구조는 아래부터 제1 자기 자유층(301), 도전층 또는 절연층(302), 제1 자기 고정층(303), 반강자성층(304), 제2 자기 고정층(305), 도전층 또는 절연층(306), 제2자기 자유층(307)으로 구성된다.
단위 셀(30)의 제1 자기 고정층(303), 반강자성층(304), 제2 자기 고정층(305)으로 이루어진 자기 고정층(31)은 실시예에서 구현한 바와 같은 과정을 통하여 반 평행한 교환 바이어스를 지니므로, 각 자기 고정층을 이루는 강자성층(303, 305)의 자화 방향이 서로 반 평행하게 고정되어 있다. 따라서 일정 크기의 외부자장 범위에서는 자화 방향이 변하지 않는다. 제1, 제2 자기 자유층(301, 307)을 이루는 강자성층은 연자성 물질을 사용하여 자기고정층들(303, 305)의 자화 방향이 변하지 않는 범위의 외부자장으로 자화 방향을 조정할 수 있다. 이를 도 3b를 통하여 자세히 설명한다.
도 3b는 도 3a의 단위 셀이 형성하는 자기이력곡선의 개략도와 외부자장의 변화에 따른 각 자기 자유층의 자화방향을 도시한 것이다. 상기 자기이력곡선은 자기 고정층과 자기 자유층 사이의 거리가 충분하여 서로 자기적으로 영향을 주지 않고, 제1, 제2 자기 자유층(301, 307)을 이루는 물질이 동일한 자기적 특성을 지닌다는 가정하에 구성한 개략도이다. 상기 자기이력곡선을 살펴보면 반 평행 교환 바이어스에 의하여 제1, 제2 자기 고정층(303, 305)의 자기이력곡선은 각각 양과 음의 외부자장 방향으로 분리되어, 제1, 제2 자기 고정층의 자화 방향이 외부자장에 의해 영향을 받지 않는 범위(△H)가 생긴다.
상기 자기이력곡선에서 제1, 제2 자기 자유층(301, 307)에 의한 자기이력곡선은 두 자기 자유층(301, 307)이 자기적으로 동일하고, 자기 고정층(303, 305)에 의해서 자화에 영향을 받지 않으므로 동일한 자기이력곡선을 나타낸다. 또한 자기 자유층(301, 307)은 외부자장을 이용하여 쉽게 자화 방향을 조정할 수 있도록 연자성 물질을 사용하므로, 자기 자유층(301, 307)에 의한 자기이력곡선은 교환 바이어스에 의해 양과 음의 외부자장 방향으로 분리된 제1, 제2 자기 고정층(303, 305)의 자기이력곡선들 사이(△H)에 존재한다. 따라서 자기 고정층(303, 305)의 자화 방향이 변하지 않는 일정 범위(△H)의 외부자장으로 자기 자유층(301, 307)의 자화 방향을 변화 시킬 수 있다. 그러나 특정 외부자장에서 각 자기 자유층이 이루는 자화 방향을 살펴보면, 상기의 단위 셀(30)의 자기 자유층(301, 307)은 외부자장의 변화에 의해 두 층의 자화 방향이 동일하게 변하므로, 하나의 외부자장으로 제1, 제2 자기 자유층(301, 307)의 자화 방향을 독립적으로 조정할 수 없다.
본 발명의 단위 셀(30)은 제1, 제2 자기 자유층(301, 307)과 제1, 제2 자기 고정층(303, 305)의 상대적인 자화 방향에 따른 자기저항을 이용하여 정보를 저장하므로, 4 진법 비휘발성 메모리 소자로서의 특징을 지니기 위해서는 도 3c에 도시한 바와 같이 제1, 제2 자기 자유층(301, 307)과 제1, 제2 자기 고정층(303, 305)의 상대적인 자화 방향이 4가지 상태를 지녀야 한다. 따라서 제1, 제2 자기 자유층의 자화 방향을 독립적으로 조정할 수 있어야 한다. 이를 위한 본 발명의 자기 자유층(301, 307) 조정 방법을 도4를 통하여 설명한다.
도 4a와 도 4b는 각각 본 발명의 비휘발성 4진법 자기 메모리에 저장된 정보를 거대 자기저항 및 터널링 자기저항으로 판독하기 위한 디지트 라인과 비트라인의 구성을 보인 것이다. 단위 셀(30) 당 두 개의 디지트 라인을 구비하므로, 제1 자기 자유층(301)과 제2 자기 자유층(307)에 독립적인 외부자장을 가할 수 있다. 따라서 제1 자기 자유층(301)과 제2 자기 자유층(307)의 자화 방향을 독립적으로 조정 가능하고, 이를 이용하여 4 진법 의 비휘발성 정보를 저장할 수 있다. 거대 자기저항을 이용하여 정보를 판독하는 경우 각 자성층의 상대적인 자화 방향 상태를 파악하기 위한 "읽기" 전류가 도전층(302, 306)으로 흘러야 하므로 도 4a와 같이 도전층(302, 306)을 비트라인(403, 404)으로 구성하고, 터널링 자기저항으로 정보를 판독하는 경우에는 "읽기" 전류가 단위 셀(30)을 수직으로 통과하여 터널링(절연층)을 지나야 하므로 단위 셀(30) 상하에 비트라인(407, 408)을 구성하여야 한다. 또한 터널링 자기저항을 사용하는 경우에는 디지트 라인(405, 406)과 비트라인(407, 408)이 인접해 있으므로, 전류 누설을 막기 위해서 디지트 라인과 비트라인 사이에 절연층(308, 309)을 형성한다.
본 발명의 단위 셀(30)은 상기 MRAM의 기술을 적용하여 폭 방향의 길이(W)를 길이 방향의 길이(L)보다 짧게 하여, 자화 용이축을 디지트 라인에 의한 자장과 평행하고 비트라인에 의한 자장과 수직하게 형성한다. 또한 디지트 라인(401, 402 또는 405, 406)과 비트라인(403, 404 또는 407, 408)을 모두 자유층의 자화 방향을 조정하는 "쓰기" 에 사용한다. 이 방법에 대해서는 상기 "발명이 속하는 종래 기술" 을 통하여 설명하였으므로 여기에서는 생략하기로 한다.
상기 단위 셀(30)과 디지트, 비트라인의 배열을 조합하면 n×n 셀 배열을 형성할 수 있다. 거대 자기저항 효과를 사용하는 경우의 셀 배열은 도 4c에 도시하였고, 터널링 자기저항 효과를 사용하는 경우는 도 4d에 도시하였다. 상기의 셀 배열은 기존의 MRAM 셀 배열과 같이 디지트 라인과 비트라인을 모두 "쓰기"에 이용하므로 특정 셀에 선택적으로 정보 저장이 가능하다. 본 발명의 단위 셀(30)은 두 개의 자기 자유층(301, 307)을 지니고, 이의 자화 방향을 조정하기 위한 두 개의 디지트 라인(401, 402 또는 405, 406)과 두 개의 비트라인(403, 404 또는 407, 408)을 지니므로 단위 셀(30)당 4개의 라인을 구비하는 것을 특징으로 한다. 따라서 n×n 셀 배열의 특정 단위 셀의 제1 또는 제2 자기 자유층(301, 307)의 자화 방향만을 독립적으로 조정 가능하다.
기존의 MRAM에 비하여 본 발명의 단위 셀은 4 진법 정보 저장을 위해서 2배의 라인수가 필요하다. 이는 공정상 상당한 약점이 될 수 있으므로, 본 발명에서는 단위 셀 당 3개 또는 기존의 MRAM 라인 배열과 같이 2개의 라인으로 제1, 제2 자기 자유층의 자화 방향을 독립적으로 조정하기 위한 방법을 도 5를 통하여 설명한다.
도 5a는 자기 고정층(303, 305)에 의한 교환 바이어스가 인접한 자유층(301, 307)에 작용하는 경우에 대한 단위 셀(30)의 자기이력곡선 개략도와 자화 방향을 도시한 것이다. 상기 도 3b를 통하여 설명한 단위 셀(30)의 자기이력곡선에서 자기 자유층(301, 307)에 의한 자기이력곡선은 자기 자유층(301, 307)과 자기 고정층(302, 305) 사이의 거리가 충분하여 서로 자기적으로 영향을 주지 않고, 제1, 제2 자기 자유층(301, 307)이 동일한 자기적 성질을 가진 상태이므로, 하나의 자기이력곡선으로 나타난다. 그러나 단위 셀(30)의 도전층 또는 절연층(302, 306)의 두께를 조정하거나, 자기 자유층(301, 307)과 자기 고정층(303, 305) 사이에 비자성 스페이서층(spacer)을 삽입하여 자기 자유층과 자기 고정층 사이의 거리를 적절히 조정하는 경우, 자기 고정층(303, 305)에 의한 교환 바이어스가 자기 자유층(301, 307)에 작용한다. 상기 자기 고정층(303, 305)은 반 평행한 자화 방향을 지니므로, 자기 자유층(301, 307)에 작용하는 교환 바이어스도 서로 반 평행하다. 따라서 자기 자유층(301, 307)에 의한 자기이력곡선은 양과 음의 외부자장 방향으로 분리된다.
도면에 도시한 특정 외부자장 상태에서 각 자성층의 자화 방향을 살펴보면, 상기 자기 자유층(301, 307)의 자기이력곡선 분리를 이용하면, 하나의 도선에 의한 외부 자장으로 제1, 제2 자기 자유층의 방향을 조정할 수 있다. 그러나 도면의 (2)와 (4) 의 경우가 같은 자화 방향 상태를 가지므로, 하나의 도선에 의한 외부자장으로는 자기 자유층(301, 307)과 자기 고정층(303, 305)의 4가지 다른 상대적인 자화 방향을 구현할 수 없다. 따라서 단위 셀(30)을 이루는 자기 자유층(301, 307)의 자화 방향을 하나의 도선으로 조정하는 경우에는 3 진법의 정보만 저장이 가능하다.
도 5b는 자기 고정층에 의한 교환 바이어스가 자기 자유층에 영향을 주는 경우, 컴퓨터 시뮬레이션으로 예상한 자기이력곡선이다. 도면은 강자성층으로 NiFe 와 CoFe를 사용하고 도전층으로 20Å Cu를 사용한 것을 가정한 시뮬레이션 결과이다. 자기 고정층에 의한 교환바이어스의 크기는 자기 고정층과 자기 자유층 사이의 도전층 또는 절연층의 두께에 의해서 결정이 된다. 일반적으로 도전층 또는 절연층의 두께가 감소하면 자기 고정층에 의해 자기 자유층에 작용하는 교환 바이어스의 크기가 지수함수의 형태로 증가한다. 따라서 자기 고정층과 자기 자유층의 사이의 거리를 적절히 조절하면 작은 크기의 자장으로 본 발명의 단위 셀에 3가지 상대적인 자화방향을 구현하여 3진법의 정보를 저장할 수 있다.
도 5c와 도 5d는 단위 셀(30)이 각각 거대 자기저항 또는 터널링 자기저항을 이용하여 정보를 판독하는 비휘발성 3진법 자기 메모리로 구현될 경우, 하나의 디지트 라인(501 또는 504)과 하나 또는 두 개의 비트라인(502, 503, 또는 505)을 포함하는 셀의 개략도이다. 두 경우 모두 단위 셀(30) 당 하나의 디지트 라인(501, 504)을 구비하므로 제1 자기 자유층과 제2 자기 자유층에 하나의 도선에 의한 자장을 가한다. 그러나 도 5a를 통하여 설명한 바와 같이 제1, 제2 자기 자유층의 자기이력곡선이 분리 되어 있으면, 하나의 도선에 의한 자장으로 3 진법의 정보를 나타내는 각 자성층의 상대적인 자화 방향을 표현할 수 있다.
도 5e와 도 5f는 각각 도 5c와 도 5d에 도시한 하나의 디지트 라인을 이용하는 셀 구조를 조합한 n×n 셀 배열을 이다. 거대 자기저항을 이용하여 정보를 판독하는 경우 (도 5e)에 각 단위 셀(30)은 "읽기" 전류가 두 개의 비트라인(502, 503)으로 흐르므로, 단위 셀(30) 당 하나의 디지트 라인(501)과 두 개의 비트라인(502, 503)을 구비하고, 터널링 자기저항을 이용하는 경우(도 5f)에는 "읽기" 전류가 비트라인에서 두 개의 터널링층(302, 306)을 지나 디지트 라인으로 흘러야 하므로 단위 셀(30) 당 하나의 디지트 라인(504)과 하나의 비트라인(505)을 구비한다. 따라서 터널링 자기저항 효과를 이용하는 본 발명의 비휘발성 3진법 자기 메모리 단위 셀(30)은 기존의 MTJ 구조를 사용하던 MRAM의 배선 기술에 그대로 적용가능하다.
이상에서는 본 발명의 단위 셀(30)의 구조와 단위 셀(30)을 이루는 제1, 제2자기 자유층(301, 307)의 자화 방향을 독립적으로 조정하여 단위 셀(30) 당 4 진법 혹은 3 진법의 정보를 저장하기 위한 방법을 살펴봤다. 이하에서는 제1, 제2 자기 자유층(301, 307)과 제1, 제2 자기 고정층(303, 305)의 상대적인 자화 방향에 따른 자기저항의 차이를 이용하여 단위 셀에 저장된 4 진법 정보를 읽는 방법을 도 6을 통하여 설명한다.
도 6a, 도 6b, 도 6c, 및 도 6d는 각각 메모리 셀의 하부구조, 제1 자기 자유층(301)의 자화 방향에 따른 셀 하부구조의 자기저항 크기, 메모리 셀의 상부구조, 및 제2 자기 자유층(307)의 자화 방향에 따른 셀 상부구조의 자기저항 크기를도시한 것이다.
도 6b를 통하여 단위 셀 하부(61)의 제1 자기 자유층(301)과 제1 자기 고정층(303)의 상대적인 방향에 따른 자기저항의 크기인 R1(자화 방향이 서로 평행한 경우)과 R2(자화 방향이 서로 반 평행한 경우)를 도시하였고, 도 6d를 통하여 단위 셀상부(62)의 제2 자기 자유층(307)과 제2 자기 고정층(305)의 상대적인 방향에 따른 자기저항의 크기인 R3(자화 방향이 서로 평행한 경우)과 R4(자화 방향이 서로 반 평행한 경우)를 도시하였다.
도 6b와 도 6d에 나타난 각 자성층의 상대적인 자화 방향에 따른 자기저항의 크기인 R1,R2,R3,R4의 크기가 모두 다를 경우, 단위 셀 하부(61)에 의한 자기저항과 단위 셀 상부(62)에 의한 자기저항은 서로 다른 크기의 4가지 조합을 이룰 수 있다. 이를 각 자성층의 자화 방향과 연결하여 도시하면 도 6e과 같다. 도 6e를 살펴보면, 각 자성층의 상대적인 자화 방향에 따라서 4가지의 자기저항 상태가 나타난다. 이를 비트라인에 흐르는 전류를 이용하여 측정하면, 단위 셀에 저장된 4가지 상태의 자성층의 상대적인 자화 방향, 즉 4 진법의 비휘발성 정보를 읽을 수 있다.
도 6f는 자기 고정층에 의한 교환 바이어스가 자기 자유층에 작용하는 경우, 컴퓨터 시뮬레이션을 이용하여 예상한 외부 자장에 따른 자기저항의 변화이다. 도면은 강자성층으로 NiFe 와 CoFe 를 사용하고 도전층으로 2Å Cu를 사용한 것을 가정한 시뮬레이션 결과이다. 본 시뮬레이션의 결과는 하나의 외부자장으로 제1 자기 자유층과 제2 자기 자유층의 자화 방향을 동시에 조정하므로 도6e에서 도시한 것과같은 4가지 상대적인 자화 방향을 지닐 수는 없다. 따라서 단위 셀 당 3진법의 정보를 저장할 수 있다. 자기 고정층과 자기 자유층 사이의 거리를 조정하면 교환바이어스의 크기를 조정할 수 있으므로, 작은 자장의 범위에서 3가지 자기저항 상태를 모두 나타낼 수 있는 것을 알 수 있다.
상기 단위 셀 하부(61)에 의한 자기저항과 단위 셀 상부(62)에 의한 자기저항의 서로 다른 크기의 4가지 조합에 의해서 저장된 정보를 읽는 방법을 사용하는 경우, 서로 평행한 교환 바이어스를 지니는 강자성층/반강자성층/강자성층으로 구성된 자기 고정층을 사용하여도 단위 셀 당 4 진법의 정보 저장이 가능하고, 비트라인을 이용하여 저장된 정보를 읽을 수 있다. 이를 본 발명의 반 평행한 교환 바이어스를 지니는 자기 고정층(31)과 비교하여 도 7을 통하여 설명한다.
도 7a는 평행한 교환 바이어스를 지니는 자기 고정층(70)의 개략도이며, 도 7b는 도 7a에 대한 자기이력곡선이다. 또한 도 7b에 특정 외부자장에서 자기 고정층을 이루는 두 개의 강자성층(701, 703)의 자화 방향을 도시하였다.
이하에서는 평행한 교환 바이어스를 지니는 고정층(70)의 자기이력곡선인 도 7b를 반 평행한 자기 고정층(31)을 지니는 본 발명의 단위 셀(30)의 자기이력곡선인 도 3b 또는 도 5a와 비교하여 설명한다. 우선, 도 3b와 비교하여 도 7b의 자기이력곡선에서 주목해야 할 점은 자기 고정층(70)을 이루는 강자성층(701, 703)의 자화 방향이 변하지 않는 외부자장의 범위(△H)이다. △H의 범위가 클수록 자기 자유층(301, 307)의 자화 방향 조정을 위한 외부자장의 형성이 용이하다. 특히 집적도가 증가하면, 자기 자유층(301, 307)의 자화방향을 조정하기 위한 자장을 균일하게 발생시키기가 어려워지고, 특정 단위 셀의 정보 저장을 위한 자장에 의해서 인근 단위 셀이 영향을 받을 수 있으므로 △H의 범위가 중요해진다.
도 7b의 자기이력곡선을 살펴보면, 양의 방향 외부자장에 의해서는 자기 고정층을 이루는 강자성체(701, 703)의 자화 방향이 변하지 않으므로, △H의 범위는 도 3b와 비교하여 큰 것을 알 수 있다. 그러나 자기 자유층의 자화 방향을 통하여 정보를 저장하기 위해서는 양과 음의 방향의 외부자장을 모두 가해야 하므로, 실질적으로 중요한 △H의 범위는 음의 방향으로의 범위인 △H' 이다. 일반적으로 반 평행한 교환 바이어스를 지니는 자기 고정층(31)의 경우에 △H' 가 크다. 실시예의 도 2b와 도 2d를 비교하여 보면 반 평행 교환 바이어스를 형성한 자기 고정층의 경우 △H' 가 46 Oe로 평행 교환 바이어스를 형성하는 자기 고정층의 35 Oe 보다 큰 것을 알 수 있다.
또한 도 5a와 비교하여 살펴보면 평행한 교환 바이어스를 지니는 자기 고정층(70)을 사용하는 경우 자기 자유층(301, 307)과 자기 고정층(303, 305) 사이의 거리 조정을 통한 교환 바이어스가 제1, 제2 자기 자유층에 같은 방향으로 작용하므로, 두 자기 자유층(301, 307)의 자기이력곡선이 분리되지 않는다. 따라서 한 개의 디지트 라인을 사용하는 비휘발성 3 진법 자기 메모리 단위 셀의 형성이 불가능하다.
도 7c는 본 발명의 단위 셀에 평행한 교환 바이어스를 지니는 자기 고정층을 사용한는 경우 컴퓨터 시뮬레이션을 이용하여 예상한 자기이력곡선과 외부 자장에 따른 자기저항의 변화를 도시한다. 각 경우는 강자성층으로 NiFe 와 CoFe 를 사용하고 도전층으로 20Å Cu를 사용한 것을 가정한 시뮬레이션 결과이다. 결과를 살펴보면 자기 고정층에 의해 제1, 제2 자기 자유층에 작용하는 교환 바이어스의 방향이 같으므로 자기 자유층의 자기이력곡선이 모두 음의 방향으로 이동하였고, 자기이력곡선의 분리 또한 도 5b에 비하여 작은 것을 알 수 있다. 따라서 하나의 디지트 라인으로 각 자기 자유층을 독립적으로 조정하는 것이 반평행한 교환 바이어스를 지니는 자기 고정층을 사용한 경우에 비하여 어려움을 알 수 있다.
이상에서 설명한 본 발명의 4 진법 비휘발성 자기 메모리 단위 셀(30)은 높이 방향으로 적층함으로써 비휘발성 다진법 자기 메모리 셀을 구현할 수 있는데, 이를 도 8을 통하여 설명한다.
도 8a, 도 8b는 각각 거대 자기저항 또는 터널링 자기저항을 이용하여 정보를 판독하는 단위 셀(30), 디지트 라인, 비트라인 배열을 적층하여 구현한 비휘발성 다진법 자기 메모리의 개략도이다. 하나의 단위 셀(30)은 4개의 서로 다른 자화 상태로 4 진법의 정보를 저장하므로, 이 단위 셀을 n개 적층하여 4n 진법의 정보를 저장 가능하다. 이때 각각 단위 셀(30)의 자기 자유층(301, 307)의 자화 방향을 조정하기 위한 2n개의 디지트 라인(401, 402 또는 405, 406)이 필요하고, 거대 자기저항으로 정보를 판독하는 경우는 "읽기" 전류가 각 단위 셀(30)의 2개의 비트라인(403, 404)으로 흐르므로, 자기저항을 측정하기 위한 2n개의 비트 라인이 필요하다. 터널링 자기저항으로 정보를 판독하는 경우에는 "읽기" 전류가 단위 셀 적층에 수직으로 흘러 터널링층은 통과해야 하므로 단위 셀 적층 구조의 양끝에 2개의 비트라인만이 필요하다.
도 9a는 단위 셀의 신호 대 잡음 비율을 높이기 위해서 BMR(Ballistic Magneto Resistance)효과를 적용하기 위한 개략도이다. 본 발명의 단위 셀은 자기저항을 이용하여 다진법 정보를 저장하므로 기존의 MRAM이 지니는 신호 대 잡음 비율을 유지하기 위해서는 기존의 소자에 비하여 자화 방향에 따른 자기저항의 차이가 커야 한다. 따라서 자기 고정층과 자기 자유층 사이의 절연층에 강자성 나노 컨택을 형성하여 각 자성층의 상대적인 자화 방향에 따른 BMR (Ballistic Magneto Resistance) 효과를 이용하면 높은 신호 대 잡음 비율을 얻을 수 있다.
도 9b는 응력유도자기이방성을 이용하여 제1, 제2 자기 자유층을 독립적으로 조정하기 위한 개략도이다. 본 발명의 단위 셀이 4진법의 정보를 저장하기 위해서는 제1, 제2 자기 자유층을 독립적으로 조정할 수 있어야 한다. 이를 위해서 단위 셀 당 2개의 디지트 라인을 형성한다. 그러나 각 자기 자유층의 자화 방향을 조정하기 위한 자장에 의해서 인근 자유층에 저장된 정보가 유실될 수 있으므로, 전압에 따른 응력유도자기이방성으로 각 자기 자유층의 자화 방향을 조정할 수 있다. 이를 통하여 저장된 정보의 신뢰도를 높일 수 있고, 전압을 통하여 자화 방향을 조정하므로 초절전형 자기 메모리 소자로 구현할 수 있다.
본 발명은 반 평행한 교환 바이어스를 지니는 강자성층/반강자성층/강자성층의 자기 고정층을 지니고, 제1, 제2 자기 고정층과 제1, 제2 자기 자유층의 상대적인 자화 방향에 따른 자기저항의 차이로 단위 셀 당 4 진법의 비휘발성 정보를 저장할 수 있는 메모리 소자를 제안한다.
따라서 기존의 MRAM에 비하여 단위 셀의 면적이나 셀 간의 간격의 감소 없이 2배의 집적도를 달성할 수 있다. 이로서 기존의 MRAM이 집적화가 높아질수록 해결해야 하는 각 셀간의 자기적 간섭이나 자성층의 자화 방향 조정을 위한 자기장의 국소화 등의 기술적 과제를 본 발명은 해결할 수 있다.
기존의 메모리 소자들은 셀, 도선 등의 2차원 적인 면적 감소를 통하여 집적도를 높이고자 하므로 초고집적화를 실현하기 위해서는 패턴 공정, 배선 공정 등에 새로운 기술을 요하게 되고 생산비용 또한 기하 급수적으로 증가한다. 본 발명의 단위 셀의 높이 방향의 적층을 통하여 다진법 소자의 구현이 가능하며, 자기저항 차이를 구별할 수 있는 기술이 구비된다면 하나의 단위 셀에 n 진법의 정보를 저장할 수 있으므로 현재의 기술을 사용하더라도 집적도의 획기적인 향상을 기대할 수 있다.

Claims (27)

  1. 제1 자기 자유층;
    제1 비자성층;
    제1 자기 고정층;
    반강자성층;
    제2 자기 고정층;
    제2 비자성층; 및
    제2 자기 자유층이 순차적으로 적층되어 구성된 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  2. 청구항 제 1항에 있어서,
    상기 비휘발성 자기 메모리 셀은 상기 제1 및 제2 자기 자유층 각각의 외측에 정보를 쓰기 위한 디지트(digit) 라인을 더 구비하고, 상기 제1 및 제2 비자성층은 정보를 읽거나 쓰기 위한 비트라인으로 구성한 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  3. 청구항 제 1항에 있어서,
    상기 비휘발성 자기 메모리 셀은 상기 제1 및 제2 비자성층은 터널링 절연층이며, 상기 제1 및 제2 자기 자유층 각각의 외측에 정보를 읽거나 쓰기 위한 비트라인을 더 구비하고, 상기 비트라인 각각의 외측에는 정보를 쓰기 위한 디지트 라인을 더 구비하며, 상기 비트라인과 디지트 라인 사이에는 절연층이 개재된 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  4. 청구항 제 1항에 있어서,
    상기 비휘발성 자기 메모리 소자는 상기 제1 또는 제2 자기 자유층의 어느 한쪽 외측에 정보를 쓰기 위한 하나의 디지트 라인을 더 구비하고, 상기 제1 및 제2 비자성층을 정보를 읽거나 쓰기 위한 비트라인으로 구성한 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  5. 청구항 제 1항에 있어서,
    상기 비휘발성 자기 메모리 셀은 상기 제1 및 제2 비자성층은 터널링 절연층이며, 상기 제1 또는 제2 자기 자유층의 어느 한쪽 외측에 정보를 쓰기 위한 하나의 디지트 라인을 더 구비하고, 타측 자유층의 외측에는 정보를 읽거나 쓰기 위한 하나의 비트라인을 더 구비한 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  6. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 자기 고정층과 상기 제2 자기 고정층은 서로 반(反) 평행하게 자화되어고정되는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  7. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 자기 고정층과 상기 제2 자기 고정층은 서로 평행하게 자화되어 고정되는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  8. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 자기 자유층과 상기 제2 자기 자유층은 외부의 자계에 의하여 자화방향이 가변되는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  9. 청구항 제 8항에 있어서,
    상기 외부자계는 디지트 라인과 비트 라인에 의해 공급되는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  10. 청구항 제 8항에 있어서,
    상기 자유층의 자화방향을 가변시키는 외부자계의 세기는 고정층의 자화방향에 영향을 미치지 않는 범위(△H) 내인 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  11. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 자기 자유층, 제1 자기 고정층, 반강자성층, 제2 자기 고정층, 및제2 자기 자유층은 각각 Ni81Fe19, Ni81Fe19, Fe50Mn50(또는 Ir21Mn79), Co90Fe10(또는 Co) 및 Ni81Fe19, 또는 각각 Ni81Fe19, Co90Fe10(또는 Co), Fe50Mn50(또는 Ir21Mn79), Ni81Fe19및 Ni81Fe19재질로 된 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  12. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 비휘발성 메모리 셀은 적층 구조의 길이 방향이 폭 방향보다 길게 형성된 것을 특징으로 하는 비휘발성 메모리 셀.
  13. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 비휘발성 메모리 셀은 자화용이축을 디지트 라인에 의한 자장에 평행하고, 비트 라인에 의한 자장에 수직하게 형성하는 것을 특징으로 하는 비휘발성 메모리 셀.
  14. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 비휘발성 메모리 셀은 자유층과 고정층의 상대적인 자화방향에 따른 자기저항의 차이를 이용하여 정보를 식별하는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  15. 청구항 제 14항에 있어서,
    상기 자기저항의 크기는 제1 자기 자유층과 제1 자기 고정층의 자계가 서로 평행한 경우를 R1, 제1 자기 자유층과 제1 자기 고정층의 자계가 서로 반 평행한 경우를 R2, 제2 자기 자유층과 제2 자기 고정층의 자계가 서로 평행한 경우를 R3, 제2 자기 자유층과 제2 자기 고정층의 자계가 서로 반 평행한 경우를 R4라고 할 때 R1, R2, R3, 및 R4를 각각 다른 크기로 설정한 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  16. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 비자성층과 제2 비자성층에는 단위 셀의 신호 대 잡음 비율을 높이기 위하여 강자성 나노 콘텍을 형성하는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  17. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 비자성층과 상기 제1 자기 자유층 사이 및 제2 비자성층과 제2 자기 자유층 사이에는 도전층을 더 포함하고, 상기 제1 자기 자유층 외측 및 상기 제2 자기 자유층 외측에는 압전층을 더 포함함으로써, 상기 제1 자기 자유층과 제2 자기 자유층의 자화 방향을 응력유도 자기이방성을 사용하여 독립적으로 제어하는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  18. 청구항 제 1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 비자성층과 상기 제1 자기 자유층 사이 및 제2 비자성층과 제2 자기 자유층 사이에는 압전층과 도전층을 순차적으로 더 포함함으로써, 상기 제1 자기 자유층과 제2 자기 자유층의 자화 방향을 응력유도 자기이방성을 사용하여 독립적으로 제어하는 것을 특징으로 하는 비휘발성 자기 메모리 셀.
  19. 제1 디지트 라인, 제1 자기 자유층, 제1 비트라인, 제1 자기 고정층, 반강자성층, 제2 자기 고정층, 제2 비트라인, 제2 자기 자유층, 및 제2 디지트 라인이 순차적으로 적층된 비휘발성 자기 메모리 셀에 있어서,
    정보의 저장은 상기 제1 디지트 라인과 제1 비트라인을 이용하여 상기 제1 자기 자유층의 자화 방향을 변경시키고, 상기 제2 디지트 라인과 제2 비트라인을 이용하여 상기 제2자기 자유층의 자화 방향을 변경시킴으로써 행하고,
    정보의 판별은 상기 각 자유층과 고정층 사이의 상대적인 자화 방향에 따른 자기저항의 차이를 비트라인 이용하여 검출함으로써 행하는 것을 특징으로 하는 거대 자기저항 비휘발성 메모리 셀의 4진법 정보 저장 및 판별 방법
  20. 제1 디지트 라인, 절연층, 제1 비트라인, 제1 자기 자유층, 제1 터널링 절연층, 제1 자기 고정층, 반강자성층, 제2 자기 고정층, 제2 터널링 절연층, 제2 자기 자유층, 제2 비트라인, 절연층 및 제2 디지트 라인이 순차적으로 적층된 비휘발성 자기 메모리 셀에 있어서,
    정보의 저장은 상기 제1 디지트 라인과 제1 비트라인을 이용하여 상기 제1자기 자유층의 자화 방향을 변경시키고, 상기 제2 디지트 라인과 제2 비트라인을 이용하여 상기 제2 자기 자유층의 자화 방향을 변경시킴으로써 행하고,
    정보의 판별은 상기 각 자유층과 고정층 사이의 상대적인 자화 방향에 따른 자기저항의 차이를 비트라인 이용하여 검출함으로써 행하는 것을 특징으로 하는 터널링 자기저항 비휘발성 메모리 셀의 4진법 정보 저장 및 판별 방법
  21. 하나의 디지트 라인, 제1 자기 자유층, 제1 비트라인, 제1 자기 고정층, 반강자성층, 제2 자기 고정층, 제2 비트라인, 및 제2 자기 자유층이 순차적으로 적층된 비휘발성 자기 메모리 셀에 있어서,
    정보의 저장은 상기 하나의 디지트 라인을 이용하여 상기 제1 및 제2 자기 자유층의 자화 방향을 변경시킴으로써 행하고,
    정보의 판별은 상기 각 자유층과 고정층 사이의 상대적인 자화 방향에 따른 자기저항의 차이를 비트라인 이용하여 검출함으로써 행하는 것을 특징으로 하는 거대 자기저항 비휘발성 메모리 셀의 3진법 정보 저장 및 판별 방법
  22. 하나의 디지트 라인, 제1 자기 자유층, 제1 터널링 절연층, 제1 자기 고정층, 반강자성층, 제2 자기 고정층, 제2 터널링 절연층, 제2 자기 자유층, 및 하나의 비트라인이 순차적으로 적층된 비휘발성 자기 메모리 셀에 있어서,
    정보의 저장은 상기 하나의 디지트 라인을 이용하여 상기 제1 및 제2 자기 자유층의 자화 방향을 변경시킴으로써 행하고,
    정보의 판별은 상기 각 자유층과 고정층 사이의 상대적인 자화 방향에 따른 자기저항의 차이를 하나의 비트라인 이용하여 검출함으로써 행하는 것을 특징으로 하는 터널링 자기저항 비휘발성 메모리 셀의 3진법 정보 저장 및 판별 방법
  23. 제1 자기 자유층과; 제1 비자성층과; 제1 자기 고정층과; 반강자성층과; 제2 자기 고정층과; 제2 비자성층과; 제2 자기 자유층이 순차적으로 적층된 비휘발성 자기 메모리 셀에 있어서, 고정층의 자화방향은
    (가) 상기 제1 및 제2 자기 고정층과 반강자성층 사이에 교환 바이어스가 형성되지 않는 온도(blocking temperature) 이상으로 가열하는 단계;
    (나) 상기의 온도에서 두 자기 고정층의 자화 방향이 서로 평행 또는 반 평행하게 형성되도록 외부 자장을 인가하거나 또는 인가한 외부 자기장을 제거하는 단계;
    (다) 상기 자기 고정층의 자화방향이 평행 또는 반 평행하게 형성된 상태에서 실온까지 냉각하는 단계에 의하여 고정되는 것을 특징으로 하는 비휘발성 자기 메모리 셀의 교환 바이어스 형성 방법.
  24. 제1 자기 자유층, 제1 자기 고정층, 반강자성층, 제2 자기 고정층, 및 제2 자기 자유층으로 이루어진 비휘발성 자기 메모리 셀에 있어서,
    제1 자기 자유층인 SiO2는 Si 기판의 자연 산화에 의해서 형성하고, 버퍼링층, 제1자기 고정층 및 반강자성층인 Ta, Ni81Fe19및 Fe50Mn50(또는 Ir21Mn79)은 DC 마그네트론 스퍼터링을 이용하여 고진공에서 Ar 압력을 소정의 크기로 유지하고 소정의 크기의 외부 자기장을 박막면에 평행하게 가해준 상태에서 적층하며, 제2 자기 고정층인 , Co90Fe10(또는 Co)는 전자 빔 증착법을 이용하여 소정의 증착율에서 증착하는 것을 특징으로 하는 자기 메모리 셀 제조방법.
  25. 청구항 제24항에 있어서,
    상기 고진공은 5×10-6Torr 의 압력, 상기 Ar 압력은 1~2 mTorr, 상기 외부자기장의 크기는 100 Oe, 전자 빔 증착법의 증착율은 0.76Å/분인 것을 특징으로 하는 자기 메모리 셀 제조방법.
  26. 청구항 제 1항 내지 제18항의 메모리 셀을 상하로 적층하여 구성된 다진법 비휘발성 자기 메모리 셀.
  27. 청구항 제 1항 내지 제18항의 메모리 셀을 디지트 라인과 비트라인을 따라 n X n 배열의 격자모양으로 배치하여 구성된 비휘발성 자기 메모리 장치.
KR1020030027912A 2003-04-25 2003-04-25 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리 KR100544690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030027912A KR100544690B1 (ko) 2003-04-25 2003-04-25 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030027912A KR100544690B1 (ko) 2003-04-25 2003-04-25 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리

Publications (2)

Publication Number Publication Date
KR20040092342A true KR20040092342A (ko) 2004-11-03
KR100544690B1 KR100544690B1 (ko) 2006-01-24

Family

ID=37372842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027912A KR100544690B1 (ko) 2003-04-25 2003-04-25 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리

Country Status (1)

Country Link
KR (1) KR100544690B1 (ko)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799097B1 (ko) * 2006-09-06 2008-01-29 한국기초과학지원연구원 하이브리드 소자
WO2012153926A2 (ko) * 2011-05-12 2012-11-15 고려대학교 산학협력단 자기 공명 세차 현상과 이중 스핀 필터 효과를 이용한 스핀전달토크 자기 메모리 소자
WO2014042995A1 (en) * 2012-09-13 2014-03-20 Micron Technology, Inc. Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9356229B2 (en) 2012-06-19 2016-05-31 Micron Technology, Inc. Memory cells and methods of fabrication
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9406874B2 (en) 2012-06-19 2016-08-02 Micron Technology, Inc. Magnetic memory cells and methods of formation
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9548444B2 (en) 2012-03-22 2017-01-17 Micron Technology, Inc. Magnetic memory cells and methods of formation
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
CN109427387A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 存储阵列电路
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799097B1 (ko) * 2006-09-06 2008-01-29 한국기초과학지원연구원 하이브리드 소자
US9478729B2 (en) 2011-05-12 2016-10-25 Samsung Electronics Co., Ltd. Spin transfer torque magnetic memory device using magnetic resonance precession and the spin filtering effect
WO2012153926A2 (ko) * 2011-05-12 2012-11-15 고려대학교 산학협력단 자기 공명 세차 현상과 이중 스핀 필터 효과를 이용한 스핀전달토크 자기 메모리 소자
WO2012153926A3 (ko) * 2011-05-12 2013-01-17 고려대학교 산학협력단 자기 공명 세차 현상과 이중 스핀 필터 효과를 이용한 스핀전달토크 자기 메모리 소자
US9548444B2 (en) 2012-03-22 2017-01-17 Micron Technology, Inc. Magnetic memory cells and methods of formation
US9711565B2 (en) 2012-06-19 2017-07-18 Micron Technology, Inc. Semiconductor devices comprising magnetic memory cells
US9406874B2 (en) 2012-06-19 2016-08-02 Micron Technology, Inc. Magnetic memory cells and methods of formation
US9356229B2 (en) 2012-06-19 2016-05-31 Micron Technology, Inc. Memory cells and methods of fabrication
US10121824B2 (en) 2012-06-19 2018-11-06 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US11158670B2 (en) 2012-06-19 2021-10-26 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US10586830B2 (en) 2012-06-19 2020-03-10 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US10164168B2 (en) 2012-09-13 2018-12-25 Micron Technology, Inc. Magnetic memory cell structures, arrays, and semiconductor devices
WO2014042995A1 (en) * 2012-09-13 2014-03-20 Micron Technology, Inc. Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9972770B2 (en) 2013-03-12 2018-05-15 Micron Technology, Inc. Methods of forming memory cells, arrays of magnetic memory cells, and semiconductor devices
US10651367B2 (en) 2013-03-12 2020-05-12 Micron Technology, Inc. Electronic devices and related electronic systems
US10276781B2 (en) 2013-03-12 2019-04-30 Micron Technology, Inc. Magnetoresistive structures, semiconductor devices, and related systems
US10090457B2 (en) 2013-07-01 2018-10-02 Micron Technology, Inc. Semiconductor devices with magnetic regions and stressor structures, and methods of operation
US10510947B2 (en) 2013-07-01 2019-12-17 Micron Technology, Inc Semiconductor devices with magnetic regions and stressor structures
US9768376B2 (en) 2013-07-01 2017-09-19 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of operation
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US11393872B2 (en) 2013-07-23 2022-07-19 Micron Technology, Inc. Electronic devices with seed and magnetic regions and methods of fabrication
US9876053B2 (en) 2013-07-23 2018-01-23 Micron Technology, Inc. Semiconductor devices comprising magnetic memory cells and methods of fabrication
US10515996B2 (en) 2013-07-23 2019-12-24 Micron Technology, Inc. Semiconductor devices with seed and magnetic regions and methods of fabrication
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US10020446B2 (en) 2013-09-13 2018-07-10 Micron Technology, Inc. Methods of forming magnetic memory cells and semiconductor devices
US11211554B2 (en) 2013-09-13 2021-12-28 Micron Technology, Inc. Electronic systems including magnetic regions
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US10290799B2 (en) 2013-09-13 2019-05-14 Micron Technology, Inc. Magnetic memory cells and semiconductor devices
US9786841B2 (en) 2013-09-18 2017-10-10 Micron Technology, Inc. Semiconductor devices with magnetic regions and attracter material and methods of fabrication
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
US10396278B2 (en) 2013-09-18 2019-08-27 Micron Technology, Inc. Electronic devices with magnetic and attractor materials and methods of fabrication
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US11251363B2 (en) 2014-04-09 2022-02-15 Micron Technology, Inc. Methods of forming electronic devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US10026889B2 (en) 2014-04-09 2018-07-17 Micron Technology, Inc. Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells
US10505104B2 (en) 2014-04-09 2019-12-10 Micron Technology, Inc. Electronic devices including magnetic cell core structures
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9543503B2 (en) 2014-04-18 2017-01-10 Micron Technology, Inc. Magnetic memory cells and methods of fabrication
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US10355044B2 (en) 2014-10-16 2019-07-16 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of formation
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10680036B2 (en) 2014-10-16 2020-06-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
TWI684981B (zh) * 2017-08-30 2020-02-11 台灣積體電路製造股份有限公司 記憶體陣列電路
US10964683B2 (en) 2017-08-30 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array circuit and method of manufacturing the same
KR20190024624A (ko) * 2017-08-30 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 어레이 회로 및 메모리 어레이 회로의 제조 방법
CN109427387A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 存储阵列电路

Also Published As

Publication number Publication date
KR100544690B1 (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
KR100544690B1 (ko) 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
US7283386B2 (en) Voltage-controlled magnetization reversal writing type magnetic random access memory device and method of writing and reading information using the same
US7760544B2 (en) Spin transfer MRAM device with separated CPP assisted writing
TWI310554B (en) Magnetic memory device and the writing method thereof
KR100548997B1 (ko) 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US6826078B2 (en) Magnetoresistive effect element and magnetic memory having the same
US7272033B2 (en) Magnetic film structure using spin charge, a method of manufacturing the same, a semiconductor device having the same, and a method of operating the semiconductor device
JP5366961B2 (ja) 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
CN101140944B (zh) 自旋存储器和自旋场效应晶体管
US7583529B2 (en) Magnetic tunnel junction devices and magnetic random access memory
KR20080070597A (ko) 자기 저항 소자 및 자기 메모리
JP2006203064A (ja) 記憶素子及びメモリ
JP4125465B2 (ja) 磁気メモリ装置
EP1143537A1 (en) Magnetoresistance effect memory device and method for producing the same
JP2000187976A (ja) 磁性薄膜メモリおよびその記録再生方法
US7414882B2 (en) Magnetic memory devices having rotationally offset magnetic storage elements therein
TWI259584B (en) Method for manufacturing MTJ cell of magnetic random access memory
JP2005109201A (ja) 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 15