KR20040086840A - 용량성 부하의 전력 소비량을 변동시키는 방법 - Google Patents

Abstract

본 발명은 컨버터(승압 컨버터)를 수단으로 하여 위상 게이팅 조광기(phase-gating dimmer)를 사용하여 구동되는 용량성 부하, 특히 컴팩트 형광 램프의 전력 소비량을 변동시키는 방법에 관한 것이다. 본 발명에 따라 조광기가 비도전 상태인 경우(즉, 부하에 시스템 전압이 공급되지 않을 때) 컨버터(승압 컨버터) 내 스위치(T1)가 닫힌다. 조광기가 도전 상태인 경우(즉, 부하에 시스템 전압이 인가되는 경우) 부하의 평활 커패시터에서 미리 결정된 최대 전압에 도달될 때까지 승압 컨버터가 동작한다.

Description

용량성 부하의 전력 소비량을 변동시키는 방법{METHOD FOR VARYING THE POWER CONSUMPTION OF CAPACITIVE LOADS}

본 발명은, AC 전압 전원 시스템에서 각각의 시스템 반주기(half cycle) 동안 주전원이 시스템 주파수에서 스위치 온 및 스위치 오프됨으로써 구동되는 용량성 부하의 전력 소비량을 변동시키기 위한 방법과 제어 회로 및 특히 램프용 안정기에 관한 것이다.

방전 램프와 같은 램프들, 특히 컴팩트 형광 램프(CFL)는 통상 전원 시스템에서 AC 시스템 전압의 정류 및 종종 평활 커패시터로 불리는 커패시터의 충전을 위한 정류 회로에 의해 구동된다. 여기서 사용된 램프의 개념은 특히 전술한 컴팩트 형광 램프에 관련된 것이지만, 할로겐 램프와 같은 다른 램프를 의미할 수도 있다. 커패시터에 인가된 DC 전압은 컴팩트 형광 램프를 구동하는 인버터에 전력을 공급하기 위해 사용된다. 본 발명은 일반적으로 용량성 부하의 전력 소비량의 변동과 관련되며, 여기서 "용량성"이라는 개념은 램프 회로의 경우 인버터의 입력부에 위치한 소위 평활 커패시터를 의미한다.

본 발명의 목적은 용량성 부하의 전력 소비량을 변동시키기 위한 개선된 방법 및 개선된 제어 회로를 제공하는 것이다.

도 1은 위상 게이팅 조광기(phase-gating dimmer)를 사용하여 부하를 동작시키기 위한 회로 배열이다.

도 2는 본 발명에 따른 방법을 구현하기 위한 회로 배열의 한 예이다.

도 3a는 위상 게이팅 조광기에 의해 제공된 시스템 전압의 정성(定性) 특성곡선(qualitative characteristic)을 나타낸 그래프이다.

도 3b는 부하의 정성 특성곡선 위에 놓인 전압의 정성 특성곡선을 나타낸 그래프이다.

도 3c는 승압 컨버터 내에서 스위치로서 동작되는 트랜지스터의 제어 입력부의 전압 신호의 특성곡선을 시간의 함수로서 나타낸 그래프이다.

도 4는 도 3에서 언급한 변수들의 유사한 시간 특성곡선들을 나타내는 추가의 그래프이다.

도 5a는 본 발명에 따른 방법을 구현하기 위한 한 바람직한 회로이다.

도 5b는 본 발명에 따른 방법을 구현하기 위한 또 다른 바람직한 회로이다.

도 6은 부하의 소비 전력의 제어를 위해 사용된 초기 전압의 특성곡선을 위상 게이팅 조광기에서 설정된 위상 게이팅 각도(phase-gating angle)의 함수로서나타낸 그래프이다.

도 7은 집적 인터페이스 회로를 포함하는 본 발명에 따른 회로의 회로도이다.

이를 위해 본 발명은 AC 전압 시스템에서 각각의 시스템 반주기(half cycle) 동안 주전원이 시스템 주파수에서 스위치 온 및 스위치 오프됨으로써 용량성 입력을 가진 부하의 전력 소비량을 변동시키기 위한 방법을 제공하며, 상기 방법은 주전원이 스위치 오프되면, 부하 입력부들을 브리징하는 전류 경로가 절연(차단)되고, 주전원이 스위치 온되면 평활 커패시터가 컨버터에 의해 상기 평활 커패시터에 걸쳐 발생하는 부하의 전압이 미리 결정된 최대값에 도달할 때까지 충전되는 것을 특징으로 한다. 컨버터는 하기에서 입력 전압을 상이한 시간 특성곡선을 가진 출력 전압으로 변환하는데 적합한 장치를 의미한다.

본 발명은 특히 상기 방법을 수행하기 위한 회로 및 위상 게이팅 조광기를 사용한 구동을 위한 회로를 가진 컴팩트 형광 램프용 전자 안정기에 관한 것이다.

발명자는 용량성 부하에서의 조광 또는 전력 조정의 가능성이 개선될 필요가 있다는 사실을 기초로 하였다. 예컨대 조광이 실시되는 동안과 같이 주전원이 일정하지 않은 경우에는 컴팩트 형광 램프와 같은 용량성 부하가 불안정해질 수 있고, 이러한 불안정 상태는 램프 동작시 방해가 되는 깜박임(flickering) 현상으로 나타난다.

과거에는 더 긴 전류 흐름각(current flow angle), 즉 일정한 전류 소비 및 그에 따른 더 나은 조광 특성을 구현하는 다양한 펌프 회로들(선전류 고조파 성분을 감소시키기 위한 회로로 공지되어 있음)이 사용되었다. 그러나 그러한 펌프 회로들은 매우 많은 부품을 필요로 한다. 공지되어 있는 펌프 회로는, 램프가 조광기 없이 구동되는 경우 발생하는 선전류 고조파 성분이 관련 제한값을 초과하지 않도록 설계되어야 한다는 단점이 있다. 또한 상기 펌프 회로들의 펌핑 전력은 정류기 전압 중간 회로의 순시 전압(instantaneous voltage)에 따라 좌우되며, 그 결과 연속하는 시스템 반주기 사이에서 조광기의 비대칭이 나타나고, 그로 인해 동작중인 램프에서 깜박거림 현상이 일어난다. 또한 전술한 펌핑 전력이 항상 높은 값으로 유지된다는 조건, 그리고 조광기를 사용한 구동시 조광기의 파워 스위치(트라이액)가 스위치 온되면 평활 커패시터가 급작스럽게 높은 피크 전류값으로 재충전되지 않는다는 조건이 보증되지 않으며, 이는 결국 램프의 수명에 부정적인 영향을 미칠 수 있다.

본 발명의 기본 개념은 전술한 불안정성과 불리한 영향들을 제거하는 것이다. 이를 위해 주전원이 스위치 오프되는 제 1 위상에서 본 발명에 따른 방법, 특히 위상 게이팅 조광기를 사용하여 용량성 부하를 동작시키는 것과 관련된 방법을 통해 부하의 입력부들을 브리징(bridging)하는 전류 경로가 절연된다. "브리징" 또는 "단락"은 적어도 저주파 입력 전압에 대해 브리징이 이루어지는 것을 의미하기 위한 것이다. 저주파는, 입력 전압의 그러한 저주파에서 컨버터 내 유도 저항(인덕터)이 조광기에서 설정된 시간 저항보다 약간 더 작아야 한다는 것을 의미한다. 이러한 저 저항 전류 경로에 의해, 부하에 아직 전력이 공급되지 않은 경우에도 예컨대 조광기 내 파워 스위치의 타이밍 소자(timing element)가 충전될 수 있다. 주전원이 스위치 온되면 부하의 평활 커패시터의 전압이 미리 결정된 최대값에 도달할 때까지 컨버터가 동작한다. 이로써 램프의 평활 커패시터의 과부하가 방지된다. 이 때, 컨버터의 전류 경로는 바람직하게 시간 평균에서의 전류가 주전원을 지속시키는데 필요한 유지 전류(holding current)의 세기와 최소한 같도록 설계된다.

상기 방법의 한 변형예에 따르면, 시스템 시스템 전압이 각각 스위치 오프되는 시간이 미리 결정된 최소값에 미달되면 평활 커패시터의 미리 결정된 전압 최대값이 감소된다. 이는 특히 위상 게이팅 조광기를 이용한 구동시, 위상 게이팅 각도가 매우 높을 때 무효 전류가 감소되고 전류 운반 부품들의 손실이 줄어들 수 있다는 장점이 있다.

본 발명에 따른 방법은 바람직하게는 다음 단계에서 부하가 조광기를 사용하여 동작되는지의 여부 또는 상기 부하가 연속적인 주전원을 가지는지의 여부가 검출된다. "연속적인"의 의미는 AC 전압이 부하의 입력부에 지속적으로 꾸준히 인가된다는 뜻이다. 이를 위해 전류 경로가 계속 스위치 오프된다. 즉, 컨버터의 동작이 비활성화된다.

본 발명에 따른 방법은 본 발명에 따른 회로에 의해 실행된다. 상기 회로는 부하의 입력부들을 브리징하는 하나 이상의 스위치 온 및 스위치 오프가 가능한 전류 경로를 포함한다. 그러므로 본 발명에 따르면, 예컨대 조광기의 동작시 파워 스위치(조광기에서 트라이액)가 연결되지 않은 상태에서도 조광기 타이밍 소자가 충전될 수 있다. 또한 부하의 용량성 입력에 걸쳐 발생하는 전압을 검출하여 그에 상응하게 전류 경로가 스위치 온 및 스위치 오프되도록 하기 위한 제어 부재가 제공된다. 바람직하게는 부하의 시스템측에서 정류기의 전방에 3개의 저항에 의해 시스템 전압의 상(image)이 나타남으로써 전술한 검출이 이루어진다.

또한 상기 회로는 주전원의 신호를 평가하고 상기 신호를 기초로 하여 부하의 전력 소비를 제어하는 제어 신호를 발생시킨다. 그로 인해 부하 동작이 가변 주전원에 매칭될 수 있다.

본 발명에서 바람직한 컨버터의 형태는 승압 컨버터(step-up converter)이다. 회로 내 전류 경로는 제어 부재에 의해 제어될 수 있는 트랜지스터로 형성되는 것이 바람직하다. 승압 컨버터는 본 발명에 따라 주전원이 부하에 인가되면 부하의 평활 커패시터의 전압이 미리 결정된 최대값에 도달할 때까지 동작한다. 그로 인해 부하의 평활 커패시터의 과전압이 방지될 수 있고, 램프의 수명에 총체적으로 긍정적인 작용을 한다. 장해 효과(예: 조광기의 인덕터)를 더욱 줄이기 위해, 부하의 입력부들이 컨버터 전방에서 단락됨으로써 컨버터를 바이패스시킨다. 이는 본 발명에 따라, 시스템측에 있는 부하에 전력이 공급되지 않는 한, 정류기와 컨버터 사이에 연결되어 단락을 일으키는 인터페이스 회로에 의해 이루어진다. 이 때, 인터페이스 회로가 바람직하게 디커플링 다이오드에 의해 컨버터와 디커플링됨에 따라 상기 컨버터에서 시작하여 인터페이스 회로를 통해 방전 과정이 일어날 수 없게 된다.

하기에는 다수의 실시예들을 참고로 하여 본 발명이 더 상세히 기술된다.

도 1에는 위상 게이팅 조광기를 사용하여 부하를 동작시키기 위한 회로 배열의 한 예가 도시되어 있다. 부하(CFL)가 AC 전압/시스템 전원(VS)에 의해 동작되는 회로를 볼 수 있다. 상기 부하(CFL)는 상기 전압원(VS)으로부터 (점 N과 P 사이에 있는) 위상 게이팅 조광기를 통해 전력을 공급받는다. 위상 게이팅 조광기는 상기 부하에 주기적인 시스템 전원을 제공하고, 상기 부하는 각각의 반주기동안 가변 타이밍 소자(다이액, TR, TC)에 의한 파워 스위치(트라이액)의 점화에 의해 시간 지연 방식으로 차단된다. 조광기 회로 내에는 다이액, 커패시터(TC) 및 가변 저항(TR)으로 형성된 타이밍 소자 및 파워 스위치(트라이액) 외에 일반적으로 퓨즈(F)도 제공되고, 무선 간섭 억제를 위해 커패시터(C)와 인덕터(L)도 제공된다.

본 발명에 따른 방법은 도 2에서 컴팩트 형광 램프(CFL)의 통합 안정기의 일부분으로서 커패시터(C1, C2), 다이오드(D1), 인덕터(L1) 및 트랜지스터(T1)로 구현된 스위치로 형성되는 승압 컨버터의 회로 배열을 기초로 한다. 컴팩트 형광 램프는 인덕터(L1)를 통해 커패시터(C2)(즉, 부하의 용량성 입력부)를 충전시키는 정류기(GL)를 포함하고 있다. 상기 커패시터(C2)는 도입부에서 언급한 인버터 회로(INV)를 통해 램프(CFL)에 전력을 공급한다. 제어 회로(BCC)는 출력부(GD)를 구동시켜 커패시터(C2)에 트랜지스터(T1)를 통해 전력을 공급하는데 사용된다.

회로는 다음과 같이 동작한다. 시스템 AC 전압이 정류기(GL) 내에서 맥동하는 DC 전압으로 변환된다. 인덕터(L1)의 일차 권선이 추가의 2차 권선과 직렬로 양(+)의 리드선으로 연결된다. 2차 권선은 인덕터(L1)의 반자화(demagnetization)를 검출하는데 사용될 수 있다.

트랜지스터(T1)는 스위치 온 상태에서 트랜지스터에 직렬 연결된 저항(R4)에 의해 측정되는 설정 가능한 값까지 인덕터(L1) 내에 증가하는 전류 흐름을 제공한다. T1을 통하는 전류는 제어 회로(BCC)에 의해 입력부(TCS)를 통해 R4에서의 전압 강하로서 검출되어 후속 처리된다.

다이오드(D1)는 트랜지스터(T1)가 스위치 오프되면 인덕터(L1)에 인가된 전류를 상기 인덕터(L1)가 완전히 반자화될 때까지 커패시터(C2)에 공급한다. 그러한 반자화는 제어 회로(BCC)의 입력부(LCS)에 연결된, L1 상의 2차 권선을 통해 검출된다.

하기에서 상세히 기술되는 제어 회로(BCC)는 본 발명에 따라 출력부(GD)를 통해 트랜지스터(T1)의 스위치 온/오프를 제어한다. 상기 제어 회로는 예컨대 저항(R5)을 통해 에너지를 공급받으며, 물론 다른 회로들도 제어 회로(BCC)를 위한 충분한 시스템 전압을 제공하는데 사용될 수 있다.

저항(R6, R7)에 의해 커패시터(C2)의 전압이 검출되고, 상기 전압이 R6와 R7의 비에 따라 분할되어 제어 회로(BCC)의 입력부(CVS)에 인가된다.

입력부(DAS)에 있는 제어 회로(BCC)가 공급되는 시스템 전압의 위상 게이팅 각도를 검출하기 위해 현재 인가된 시스템 전압의 상(image)을 사용할 수 있도록 저항들(R1, R2 및 R3)이 연결된다.

정류기의 출력측에서는 필터 커패시터(C1)에서의 임의의 잔류 전압 또는 기생 커패시턴스(예: GL에서)로 인해 시스템 전압의 부호 변환점(zero-crossing)이 확실하게 검출될 수 없다. 상기 두 저항(R1, R2)이 정류기의 시스템측에 접속됨으로써 인가된 입력 전압, 특히 상기 입력 전압의 부호 변환점이 필터 커패시터나 무선 간섭 억제 커패시터와 상관없이 검출될 수 있다.

출력부(DL)를 통해 제어 회로(BCC)가 임의의 신호를 제공하며, 상기 신호의 크기는 외부 조광기에 의해 발생하여 R1, R2 및 R3 내지는 입력부(DAS)를 통해 검출된 게이팅된 시스템 전압의 위상 게이팅 각도에 비례한다. 상기 신호는 도시되지 않은 적절한 인버터 내에서 램프 전류를 제어 또는 조정하기 위해, 그리고 그에 따라 조광기에서 설정된 위상 게이팅 각도를 기초로 하여 램프 휘도를 제어 또는 조정하기 위해 사용될 수 있다.

상기 회로의 이어지는 동작 방식에 대한 설명은 도 3을 참조한다. 위상 게이팅 조광기에 의해 제공된 시스템 전압(U(N))의 저항(R3)에서의 시간에 따른 특성(U(N)에 비례), 저항(R7)에서의 전압의 시간에 따른 특성(U(C2)에 비례), 시스템 전압의 상을 나타내는 입력부(DAS)에서의 전압(U(DAS))의 시간에 따른 특성, 및 트랜지스터(T1)의 구동을 위해 출력부(GD)에 인가된 전압(U(GD)의 시간에 따른 특성이 도시되어 있다.

시스템 반주기의 단부에서는 제어 회로(BCC)의 입력부(DAS) 전압이 0이 된다(시점 t1). 그 결과, BCC가 출력부(GD)를 통해 트랜지스터(T1)를 스위치 온시킨다. 시스템측에 존재하는 조광기 내에 포함된 트라이액(도 1과 비교)이 아직 스위치 온되지 않았기 때문에(phase gating) 트랜지스터 및 저항(R4)을 통해 부하 전류가 흐르지 않는 단계(ta)에서는 트랜지스터(T1)가 계속 스위치 온된 상태로 유지된다.

스위치 온된 트랜지스터에 의해 본 발명에 따른 조광 가능한 램프가 조광기에 예컨대 백열등(도 1의 CFL)과 같은 낮은 저항의 부하로서 나타나게 된다. 조광기 내에 있는 타이밍 소자(TR과 TC로 형성됨, 도 1)의 커패시터(TC)는 전류 경로(GL, L1, T1 및 R4)를 통해 상기 조광기의 타이밍 소자의 가변 저항(TR)에 의해 트라이액이 다이액에 의해 트리거링될 때까지 충전된다. 이는 램프가 상태 "ta"에서 스스로 에너지(필터 커패시터용 충전 전류)를 소모하지 않는다 하여도 가능하다. 그러므로 "ta" 동안에는 조광기 내 타이밍 소자(TR, TC)의 동작에 필요한 정도의 적은 전류만 흐른다. 조광기(전압 P-N)에 걸쳐서 실제로 전체 시스템 전압(VS)이 거의 역방향 전압(reverse voltage)의 형태로 존재한다.

트라이액이 조광기 내에서 트리거링되는 순간(시점 t2)에 상기 조광기를 통해 전류가 흐를 수 있고, 조광 가능한 CFL의 입력부에 시스템 전압이 인가되며, 조광기의 전압(P-N)은 거의 0이 된다. 트라이액의 물리적 특성은 추가의 점화 펄스를 사용하지 않고 부품을 도전 상태로 유지시키기 위해 최소의 전류(소위 유지 전류) 흐름을 필요로 한다. 전류값이 상기 유지 전류 이하로 떨어지면, 트라이액이 다시 꺼질 수 있고 조광기의 내부 타이밍 소자가 상응하게 세팅되면 다이액을 통해 새로운 점화 펄스가 트라이액의 제어 입력부에 전달될 수 있고, 그로 인해 새로운 전류 흐름이 가능해질 수 있다. 이와 같이 시스템 반주기 내에서 트라이액이 반복적으로 트리거링됨에 따라, 특히 전술한 반복 트리거링이 두 번째 시스템 반주기에서만 실시되는 경우에 램프의 깜박임을 명확하게 식별할 수 있다.

본 발명에 따라 제안된 회로 배열은 공지되어 있는 승압 컨버터처럼 시점 "t2"에서 동작하기 시작한다. 이 때, 부품 L1, T1 및 R4는 시간 "tb"에서 조광 가능한 CFL에 의해 수용된 평균 전류가 조광기 내에 통상 사용된 모든 트라이액의유지 전류보다 더 크도록 설계된다. 그로 인해 조광기 내에 있는 트라이액이 꺼지는 것이 방지된다. 상기 시간 "tb"에서는 회로 배열이 승압 컨버터로서 동작함에 따라 평활 커패시터(C2)가 충전되고, 전압(U_C2)이 "C2" 이상으로 선형으로 증가한다.

시점 "t3"에서는 전압 분할기(R6/R7)에서 탭핑될 수 있는 전압(U(CVS))이 미리 결정된 최대값(U_CVSmax)에 도달한다. 상기 최대값(U_CVSmax)은 커패시터(C2)에 인가될 수 있는 전압 레벨, 인버터에 포함된 스위칭 소자의 전압 세기, 전압 분할비(R6/R7), 스위칭 임계값(UDC4 또는 USUB) 및 신호(DL)로부터 산출된다.

상기 시점(t3)에서는 본 발명에 따라 승압 컨버터 형태의 회로 배열이 동작이 종료되고, 트랜지스터(T1)는 새로운 사이클이 시작되는, 시스템 전압의 다음 부호 전환점까지 계속 스위치 오프된 상태로 유지된다. 이 단계(tc)에서는 조광기의 트라이액이 꺼지긴 하나, CFL의 평활 커패시터(C2)가 충분한 전압 레벨까지 충전된 상태이고, 인버터 장치(INV) 또는 램프(CFL)에 에너지가 공급될 수 있기 때문에 CFL의 동작에는 더 이상 영향을 미치지 않는다.

조광기 내에서 비대칭(양의 반주기과 음의 반주기에서 약간 상이한 위상 게이팅 각도)이 발생하는 경우에도, 승압 컨버터의 동작에 의해 각각의 시스템 반주기에서 필터 커패시터가 동일한 값으로 충전된다. 따라서 본 발명에 따르면 시스템 전압 주파수에서 깜박임 현상이 발생하지 않는다.

본 발명은 부하가 조광기 없이 구동되는 경우에도 적용될 수 있다. 종래의 회로에서는 이러한 경우 시스템 전류 고조파 성분과 관련한 법적 규정에 부합될 수없다. 그 이유는 승압 컨버터 동작이 각각의 시스템 부호 전환점 직후에 시작될 수 있기 때문이다(단계 ta는 제외). 그러한 경우, 단계 "tb"는 90°의 위상각에서 램프 내로 더 이상 전류가 흐르지 않을 정도로 일찍 종료될 것이다. 그러나 해당 표준 EN61000-3-2는 90°이상에서의 전류 흐름을 규정하고 있다.

본 발명에 따른 제어 회로(BCC)는 조광기가 존재하는지의 여부 또는 램프가 시스템에서 직접 동작되는지의 여부를 검출한다. 도 4에는 조광기가 없는 경우 비활성화된 승압 컨버터에 의한 램프 동작으로의 전환이 개략적으로 도시되어 있다.

조광기가 없으면, 트랜지스터(T1)는 본 발명에 따라 소수의 시스템 반주기가후에 더 이상 계속 스위치 온되지 않고(이제 단계 "tc"만 수행됨), 그 때문에 직접적인 재충전 전류가 다이오드(D2)를 통해 시스템으로부터 커패시터(C2)로 흐른다. 커패시터의 설계는 전술한 표준에 부합되도록 하기 위해 현재 유용한 조광 불가능한 램프의 경우와 동일하게 이루어져야 한다.

도 5에서는 본 발명에 따른 방법을 구현하고 하기와 같이 동작하는 회로 배열의 한 예를 볼 수 있다.

동작이 시작되면 메모리 소자(플립플롭)(FF1 및 FF2)가 상기 메모리 소자들의 출력부들(Q1 및 Q2)이 논리적 "1"이 되도록 세팅된다. 비교기(K3)의 출력부는 처음에 역시 논리적 "1"이 되는데, 그 이유는 AV1에 포함된 커패시터가 아직 충전되지 않았고, 따라서 저역 필터(AV1)의 출력부에서 아직 전압을 사용 가능한 전력이 없기 때문이다.

이러한 사전 조건(G1E1=G1E2=G1E3="1")에 의해 논리곱 소자(G1)의출력부(G1A)가 논리적 "1"이 되고, 그에 따라 제어 회로의 출력부(GD)도 마찬가지로 "1"이 되며, 트랜지스터(T1)가 스위치 온된다.

GL, L1, T1 및 R4를 통해 흐르기 시작하는 전류에 의해 입력부(TCS)의 전압이 증가하고, 그에 따라 비교기(K1)의 양의 입력부의 전압이 증가한다. TCS의 전압이 K1의 음의 입력부에서 사전 설정 가능한 전압(DC1)을 초과하면, K1의 출력 전압이 뚜렷하게 증가한다. 이러한 증분이 미분기(DIFF1)에 의해 플립플롭(FF1)을 상기 플립플롭(FF1)의 입력부(R1)를 통해 리셋팅하는 짧은 펄스로 변환되고, 출력부(Q1)ms "0"이 된다. 그 결과, GD도 "0"이 됨에 따라 논리곱 소자(G1)의 입력부(G1E1)를 통해 트랜지스터(T1)가 차단된다. 대안으로는 상기 트랜지스터(T1)를 미리 결정된 시간동안 스위치 온시킬 수 있다. 비교기 대신 적절한 타이밍 회로(timing circuit)가 상기 목적으로 제공될 수 있다.

인덕터(L1)의 반자화는 L1 상의 2차 권선을 통해 검출된다. 상기 2차 권선에서 발생한 신호는 입력부(LSC)를 통해 미분기(DIFF2)에 공급되고, L1의 전류가 0이 되는 순간에 상기 미분기(DIFF2)의 출력부에 짧은 펄스가 제공된다. 이러한 짧은 펄스는 입력부(S1)를 통해 플립플롭(FF1)(Q1은 "1"이 됨)을 세팅하고, 그 결과 G1 및 G2를 통해 트랜지스터(T1)가 다시 스위치 온된다.

본 발명에 따르면 전술한 회로 토폴로지(circuit topology)의 승압 컨버터로서의 동작은 본 발명이 제안하는 방법이 구현될 수 있도록 논리곱 소자(G1)의 2개의 입력부(G1E2 및 G1E3)에 의해 영향을 받을 수 있다.

동작 시작시 플립플롭(FF2)의 출력부(Q2)가 "1"이 된다. 회로 토폴로지가전술한 것처럼 승압 컨버터로서 동작함으로써(단계 tb) 평활 커패시터(C2)의 전압 및 제어 회로의 입력부(CVS)의 전압이 증가한다.

CVS의 전압이 미리 결정된 값(DC4)을 초과하면, 비교기(K4)의 출력부가 "0"에서 "1"로 전환된다. 이러한 상태 변경은 미분기(DIFF4)에 의해 짧은 펄스로 변환되고, 상기 짧은 펄스는 플립플롭(FF2)의 입력부(R2)를 통해 리셋팅된다. 그 결과 Q2는 "0"이 되고, 논리곱 소자(G1)의 출력부는 G1E3=0에 의해 역시 "0"이 된다. G1E3 및 G1A를 통해 플립플롭(FF2)이 다시 세팅될 때까지(시점 t1) 트랜지스터(T1)가 확실하게 스위치 오프된 상태로 유지된다(단계 tc).

입력부(DAS)의 전압(CFL의 입력부의 전압에 비례)이 시스템 반주기의 끝에서 사전 설정 가능한 임계 전압(DC2)보다 작아지면, 비교기(K2)의 출력부가 "1"에서 "0"으로 전환된다. 이러한 상태 변경은 미분기(DIFF3)에 의해 짧은 펄스로 변환되고, 이러한 짧은 펄스는 입력부(S2)를 통해 플립플롭(FF2)을 세팅한다. 그 결과, Q2는 "1"이 되고, 논리곱 소자(G1)의 출력부는 G1E1 및 G1E2의 적절한 입력 전압에서 다시 "1"이 될 수 있다. 단계 "tc"에서 필요한, G1E3를 통한 논리 소자(G1)의 차단은 출력부(Q2)에 의해 취소된다.

비교기(K2)의 출력 신호는 추가로 저역 필터(AV1)에 공급되고, 그에 따라 상기 저역 필터(AV1)의 출력 전압이 조광기에서 세팅된 위상 게이팅 각도에 비례하게 된다. 저역 필터(AV1)의 출력부에서 평활화된 신호는 원하는 광속을 달성하기 위해 인버터(INV)용 제어 회로의 출력부(DL)에 제공된다.

비교기(K3)에 의해 CFL이 조광기를 사용하여 구동되는지의 여부가 검출된다.CFL에 전체 시스템 전압이 인가되면 저역 필터(AV1)의 출력부의 전압이 최대가 된다. 이 경우, AV1의 출력 전압이 사전 설정 가능한 임계 전압(DC3)보다 더 크고, 따라서 비교기의 출력부는 "0"이다. K3의 출력 신호가 논리곱 소자(G1)의 입력부(G1E2)에 인가되면, 상기 논리곱 소자(G1)의 출력부(G1A)는 확실히 "0"이 고, 트랜지스터(T1)는 G1 또는 GD를 통해 스위치 온될 수 없다.

각각의 조광기는 상기 조광기의 휘도가 100%에 세팅된 경우에도 최소 위상 게이팅 각도를 갖는다. 그 결과, AV1의 출력 전압이 사전 설정 가능한 값(DC3) 미만으로 감소됨에 따라 K3의 출력부가 "1"이다. 이러한 상태에서 CFL이 조광기를 사용하여 구동되면, G1E2를 통한 상기 논리 소자(G1)의 차단이 K3의 출력부에 의해 취소된다.

CFL의 조광을 위한 전술한 방법을 더욱 개선하기 위해, C2의 전압에 대한 사전 설정 가능한 최대값(U_CVSmax)이 역시 사전 설정 가능한 값보다 큰 위상 게이팅 각도에서 서서히 감소될 수 있다. 이 때, C2가 시스템으로부터 다이오드(D2)를 통해 직접 재충전되는 것이 확실하게 방지된다는 사실이 고려되어야 한다. 가능한 각각의 구동 상태에서 C2의 전압이 시스템 전압의 순시값(instantaneous value)보다 커야 한다.

제어 회로의 회로 배열의 적절한 예가 도 5b에 도시되어 있다. 도 5a에 관련된 기존의 구현 방식과 달리, 비교기(K4)에 일정한 비교 변수(DC4)가 공급되지 않고 위상 게이팅 각도에 따라 좌우되는 전압이 공급된다(도 6과 비교).

감산기(SUB)에서는 DC4에 의해 미리 결정된, C2의 전압의 최대값이 사전 설정 가능한 값보다 더 큰 위상 게이팅 각도에서 세팅된 위상 게이팅 각도에 따라 좌우되는 값만큼 감산된다. 이를 위해, 증가하는 위상 게이팅 각도에서 AV1의 출력 전압이 감소되기 때문에 신호(DL)가 사용될 수 있다.

도 6은 90°보다 큰 위상 게이팅 각도에서 C2의 전압이 감소될 때, 위상 게이팅 각도의 함수로서 감산기(SUB)의 출력 전압을 나타낸 그래프의 한 예이다.

비교기(K4)에 공급된 최대 전압(U_CVSmax)의 기준값(U(SUB))이 어느 위상 게이팅 각도에서부터 감소되는지는 전압(DC4 및 U(DL))의 변동을 통해 확인할 수 있다. 그런 다음 비율 R6/R7을 통해 C2의 실제 최대 전압이 세팅될 수 있다. 예컨대 상기 전압(DC4)이 감소되면, 90°보다 큰 위상 게이팅 각도에서만 전압(U(SUB))이 감소된다.

전술한 회로 배열은 제안된 방법의 기술적 구현의 한 예로만 간주되어야 한다. 기술한 방법을 구현하기 위해 다른 회로들도 사용할 수 있다.

본 발명에 따르면, 조광기 내 파워 스위치가 비도전 상태인 경우(즉, 부하에 시스템 전압이 인가되지 않는 경우)에도 타이밍 소자가 동작할 수 있다. 이는 전력이 공급되지 않으면 타이밍 소자에 대해 실제 부하가 존재하지 않는다는 것을 의미한다. 이 경우, 부하 상태에 있는 본 발명에 따른 회로 배열은 저항이 낮은 전류 경로를 의미한다. 조광기 내 파워 스위치의 점화 과정은 타이밍 저항(timing resistance)(TR) 및 타이밍 커패시터(timing capacitor)(TC)(도 1과 비교)에 의해서만 정의된다. 그렇게 함으로써 연속하는 시스템 반주기 내에서 점화 시점들을 변위시키고 결국 부하에서 바람직하지 않은 깜박임 현상을 야기할 수 있는 위상 편이가 발생하는 것이 방지될 수 있다.

본 발명에 따르면 승압 컨버터의 전방에 (별도의) 인터페이스 회로가 연결될 수 있다. 이러한 인터페이스 회로는, 상기 인터페이스 회로가 트랜지스터(T1)와 인덕터(L1)를 단계 "ta"에서 브리징함에 따라 시스템 단자들과 관련하여 부하가 단락되도록 설계된다. 이 경우, 트라이액이 트리거링되지 않으면 전류 경로가 조광기 내에 있는 타이밍 소자의 충전을 위해 인덕터(L1), 트랜지스터(T1) 및 저항(R4)을 통과하여 지나지 않음에 따라서 부하 또는 상기 부하의 전자 안정기에 의한 에러가 방지될 수 있고, 그렇지 않은 경우 상기 부하 및 상기 전자 안정기가 바람직하지 않은 깜박임 현상을 일으킬 수 있다.

그러한 인터페이스 회로의 사용에 대한 한 예가 도 7에 도시되어 있다.

본 발명에 따른 인터페이스 회로는 도 7에 도시된 예에서 저항(R1, R2, R3), 다이오드(D3), 저항(R8, R9, R10) 및 트랜지스터(T2, T3)로 형성되어 있다. 트랜지스터(T2)의 스위칭 경로는 디커플링 다이오드(D3)와 직렬로, 평활 커패시터(C1)에 병렬로 연장된다. 트랜지스터(T2)는 부하의 전원 입력부를 단락시킨다. 제 2 트랜지스터(T)는 상기 트랜지스터(T2)의 스위치 온/오프에 사용되고, 상기 제 2 트랜지스터(T)의 콜렉터는 (저항(R9)을 통해) 상기 트랜지스터(T2)의 베이스와 연결된다. 이 때, 제 2 트랜지스터(T3)의 스위칭 경로는 저항(R9)과 제 1 트랜지스터(T2)의 제어 경로로 이루어진 직렬 회로에 평행하게 연장된다(따라서 T3가 T2를 스위치 오프 및 스위치 온시킨다). 그리하여 다른 트랜지스터가 스위치 온됨으로써 제 1 트랜지스터가 스위치 오프될 수 있다.

회로의 동작 방식은 다음과 같다.: 트랜지스터(T2)가 본 발명에 따라 단계 "ta"에서만 스위치 온되고, 스위치 온 상태에서 브리지 정류기(GL)를 통해 2개의 시스템 입력 단자들 사이에 단락을 형성한다. 다이오드(D3)의 극성은 스위치 온 상태에 있는 트랜지스터(T2)가 커패시터(C1)까지 단락시키는 것을 막는다. 브리지 정류기(GL)의 출력부에 트랜지스터(T2)가 배치됨으로써, 부하의 입력 임피던스(CFL)가 시스템 AC 전압(VS, 도 1 참조)의 양의 반주기뿐만 아니라 음의 반주기에서도 최소값("단락")으로 감소될 수 있다.

저항(R1, R2, R3)에 의해 회로의 순간 입력 전압의 상이 형성되어, 저항(R10)을 통해 트랜지스터(T3)의 베이스에 인가된다.

본 발명에 따라 시스템측에 접속되는 저항(R1, R2)의 배열은 시스템 입력 전압의 부호 전환점들(극성 전환)이 경우에 따라 있을 수 있는 필터 커패시턴스 또는 기생 커패시턴스와 상관없이 확실하게 검출될 수 있다는 것을 보증한다.

트랜지스터(T2)는 트랜지스터(T3)가 스위치 오프된 경우 저항(R9 및 R8)을 통해 스위치 온된다. T3가 R3의 충분히 큰 양의 전압 강하에 의해 R10을 통해 스위치 온되면, 트랜지스터(T2)가 스위치 오프된다(도 3의 시점 "t2"). 이 때, 저항(R10 및 R9)은 T3와 T2의 스위칭 특성을 개선하는데 사용된다.

T3의 인버팅 기능에 의해, T2가 시간 "ta"동안(도 3과 비교) 항상 스위치 온될 수 있고, 상기 시간(ta) 동안에는 조광기에 걸쳐서 시스템 AC 전압(VS)의 순시값이 나타나며 조광기 내에 스위칭 소자로서 제공된 트라이액은 비도전성을 갖는다. 조광기 내 트라이액이 트리거링되고(도 3의 시점 "t2"), 그로 인해 시스템 AC전압(VS)의 순시값이 부하(CFL)에 인가되면, 즉시 T2가 스위치 오프되고 커패시터(C1)가 D3를 통해 부하(CFL)의 입력 전압의 피크값으로 충전된다.

본 발명을 통해 용량성 부하의 전력 소비량을 변동시키기 위한 개선된 방법 및 개선된 제어 회로를 제공할 수 있다.

Claims (11)

1. 각각의 시스템 반주기 내에서 시스템 전원을 시스템 주파수에서 스위치 온 및 스위치 오프시킴으로써 AC 전압 전원 시스템 상에 용량성 입력부(C2)를 가진 부하들(INV, CFL)의 전력 소비량을 변동시키기 위한 방법으로서,

   a) 상기 시스템 전원이 스위치 오프되면, 상기 부하 입력부들을 브리징(bridging)하는 전류 경로가 차단되고,

   b) 상기 시스템 전원이 스위치 온되면, 상기 부하의 평활 커패시터(C2)의 전압이 미리 결정된 최대값(U_C2max)에 도달할 때까지 컨버터를 통해 상기 평활 커패시터(c2)가 충전되는, 용량성 부하의 전력 소비량 변동 방법.
2. 제 1항에 있어서,

   상기 컨버터로서 승압 컨버터(step-up converter)가 사용되는 것을 특징으로 하는 용량성 부하의 전력 소비량 변동 방법.
3. 제 1항 또는 제 2항에 있어서,

   상기 시스템 전원이 각각 스위치 온되는 시간이 미리 결정된 최소값 이하가 되면, 상기 최대값(U_C2max)이 감소되는 것을 특징으로 하는 용량성 부하의 전력 소비량 변동 방법.
4. 제 1항, 제 2항 또는 제 3항에 있어서,

   상기 부하에 인가된 시스템 전원의 특성곡선이 일정할 때, 상기 컨버터가 계속 비활성화되는 것을 특징으로 하는 용량성 부하의 전력 소비량 변동 방법.
5. 스위치 온 및 스위치 오프 가능하고 부하의 입력부들을 브리징하도록 설계된 전류 경로(L1, T1, R4)를 포함하는, 제 1항 내지 제 4항 중 어느 한 항에 따른 방법을 수행하기 위한 회로로서,

   상기 부하(INV, CFL)의 평활 커패시터(C2)의 전압 및 상기 부하의 시스템 전원을 검출하고 상기 전류 경로(T1, R4)를 스위치 온 및 스위치 오프시키도록 설계된 제어 소자(BCC)가 제공되는 회로.
6. 제 5항에 있어서,

   각각 제 1 저항(R1) 및 제 2 저항(R2)을 통해 정류기(GL)의 각각의 시스템측 입력부와 연결되는 것을 특징으로 하는 회로.
7. 제 5항 또는 제 6항에 있어서,

   상기 시스템 전원으로부터 발생한 신호를 평가하고, 상기 부하(INV, CFL)의 전력 소비를 제어하기 위한 신호(DL)를 발생시키도록 설계된 것을 특징으로 하는 회로.
8. 제 5항 또는 제 6항에 있어서,

   승압 컨버터(L1, T1, R4, D1, C2)를 포함하고, 상기 전류 경로(T1, R4)는 상기 승압 컨버터(L1, T1, R4, D1, C2)의 인덕터(L1), 및 상기 제어 소자(BCC)에 의해 제어될 수 있는 승압 컨버터(L1, T1, R4, D1, C2)의 트랜지스터(T1)를 통해 안내되고, 상기 승압 컨버터는 상기 시스템 전원이 상기 부하에 인가되면 상기 부하(INV, CFL)의 평활 커패시터(C2)의 전압이 미리 결정된 최대값(U_C2max)에 도달할 때까지 동작되도록 설계되는 것을 특징으로 하는 회로.
9. 제 5항 내지 제 8항 중 어느 한 항에 있어서,

   상기 전류 경로(T1, R4) 및 상기 인덕터(L1)의 전방에서 부하의 입력부들을 단락시킴으로써, 상기 부하(IVN, CFL)에 전력이 공급되지 않는 한, 상기 전류 경로(T1, R4) 및 상기 인덕터(L1)를 바이패스시키도록 설계된 인터페이스 회로가 전방에 접속되는 것을 특징으로 하는 회로.
10. 제 4항 내지 제 9항 중 어느 한 항에 있어서,

    상기 전류 경로(T1, R4)는 상기 승압 컨버터(L1, T1, R4, D1, C2)가 동작하는 동안, 적어도 트라이액의 스위치 온 상태를 지속시키기 위해 시스템 전원에서 필요한 유지 전류에 상응하는 전류를 시간적으로 평균하여 공급하도록 설계된 것을 특징으로 하는 회로.
11. 위상 게이팅 조광기(phase-gating dimmer)를 사용한 동작을 위해 제 4항 내지 제 9항 중 어느 한 항에 따른 제어 회로를 포함하는 램프용 전기 안정기.