JP2000134936A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2000134936A JP2000134936A JP10306100A JP30610098A JP2000134936A JP 2000134936 A JP2000134936 A JP 2000134936A JP 10306100 A JP10306100 A JP 10306100A JP 30610098 A JP30610098 A JP 30610098A JP 2000134936 A JP2000134936 A JP 2000134936A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- detection resistor
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
基準値を略一定値としながらも異常の検出を迅速に行
う。 【解決手段】交流電源Vsを整流する整流器DBの出力
端間にコンデンサC2が接続される。整流器DBの出力
端間にはリーケージトランスT1の1次巻線とスイッチ
ング素子Q1との直列回路が接続される。スイッチング
素子Q1はスイッチング素子Q2および検出用抵抗Rs
cと直列回路を形成し、この直列回路は平滑コンデンサ
C1の両端間に接続される。スイッチング素子Q1,Q
2は駆動回路DVにより交互にオンオフされる。検出用
抵抗Rscの両端電圧は、ダイオードDfにより半波整
流され、半波整流された電圧は、電源電圧検出回路VD
および乗算器M1により交流電源Vsの電圧がピーク値
付近である期間にのみコンパレータCP1で基準電圧V
kと比較されて異常の有無が検出される。
Description
電力変換した後に、直流から高周波に電力変換すること
によって負荷回路に高周波電力を供給する電源装置に関
するものである。
ような回路がある。この回路は、商用電源のような交流
電源Vsを全波整流する整流器DBの直流出力端間に、
平滑コンデンサC1とダイオードD2とリーケージトラ
ンスT1の1次巻線との直列回路を接続してあり、平滑
コンデンサC1を電源とするインバータ回路INVを動
作させることによって負荷としての放電灯Laに高周波
電力を供給するとともに平滑コンデンサC1を充電する
ように構成されている。
C1の両端間に接続された一対のスイッチング素子Q
1,Q2の直列回路を備え、両スイッチング素子Q1,
Q2は駆動回路DVによって、交流電源ACの電源周波
数よりも十分に高い周波数で交互にオンオフされる。図
示例ではスイッチング素子Q1,Q2としてバイポーラ
トランジスタを用いており、スイッチング素子Q1,Q
2のオフ時に電流回生用の経路を形成するために、各ス
イッチング素子Q1,Q2にそれぞれ逆並列にダイオー
ドD1,D2を接続してある。つまり、ダイオードD
1,D2はスイッチング素子Q1,Q2のオン時とは逆
向きの電流が通過可能となるように各スイッチング素子
Q1,Q2にそれぞれ並列接続されている。スイッチン
グ素子Q1,Q2としてMOSFETなどを用いるとき
には、ボディダイオードがダイオードD1,D2として
機能するからダイオードD1,D2を省略することがで
きる。
(インバータ回路INVの出力端)と整流器DBの一方
の直流出力端(図示例では正極)との間には、インピー
ダンス要素としての小容量(平滑コンデンサC1に対し
て十分に小さい容量)のコンデンサC2とリーケージト
ランスT1の1次巻線との直列回路が接続される。ま
た、コンデンサC2とリーケージトランスT1の1次巻
線との接続点は整流器DBの他方の直流出力端(図示例
では負極)に接続される。したがって、コンデンサC2
は整流器DBの直流出力端間に接続されることになる。
間には蛍光灯のようなフィラメントを有する放電灯La
が接続され、放電灯Laの両フィラメントの非電源側端
間には、リーケージトランスT1の漏れインダクタンス
とともに共振回路を構成するコンデンサC3が接続され
る。このコンデンサC3は放電灯Laのフィラメントの
予熱時には予熱電流を流す経路を形成する。
説明する。スイッチング素子Q2がオンであると、平滑
コンデンサC1−コンデンサC2−リーケージトランス
T1−スイッチング素子Q2−平滑コンデンサC1の経
路で電流が流れる。このとき、コンデンサC2とリーケ
ージトランスT1の漏れインダクタンスとからなる共振
回路の共振作用により、コンデンサC2の両端電圧は増
加する。この共振回路の共振周波数はスイッチング素子
Q1,Q2のスイッチング周波数よりも低く設定してあ
り、スイッチング素子Q2のオン期間には電流の向きが
反転することはなく、スイッチング素子Q2のオフ後も
リーケージトランスT1−ダイオードD1−コンデンサ
C2−リーケージトランスT1の経路で電流が流れ続
け、リーケージトランスT1に蓄積されたエネルギが放
出される。つまり、コンデンサC2の両端電圧は増加し
続けるのであって、ダイオードD1は回生電流を流す経
路を形成することになる。
と、リーケージトランスT1の漏れインダクタンスとコ
ンデンサC2,C3との共振作用によって、リーケージ
トランスT1の1次巻線に流れる電流の向きが反転し、
コンデンサC2−スイッチング素子Q1−リーケージト
ランスT1−コンデンサC2の経路で電流が流れる。こ
うしてコンデンサC2が放電してコンデンサC2の両端
電圧が整流器DBの出力電圧よりも低くなると、整流器
DB−スイッチング素子Q1−リーケージトランスT1
−整流器DBの経路で電流が流れるようになる。つま
り、交流電源Vsから整流器DBに入力電流が流れる。
ここでスイッチング素子Q1がオフになってもリーケー
ジトランスT1の1次巻線には同じ向きに電流が流れ続
けるから、整流器DB−平滑コンデンサC1−ダイオー
ドD2−リーケージトランスT1−整流器DBの経路で
電流が流れ、この期間にも交流電源Vsから整流器DB
に入力電流が流れる。こうして整流器DBの出力電圧と
リーケージトランスT1の1次巻線の両端電圧との加算
電圧が平滑コンデンサC1の両端電圧よりも低くなる
と、ダイオードD2が非導通になり、交流電源Vsから
の入力電流は停止する。その後、スイッチング素子Q2
が再びオンになり、上記動作を繰り返すのである。
タ回路INVにおけるスイッチング素子Q1,Q2のオ
ンオフ動作の1周期の間に、交流電源Vsから整流器D
Bに入力電流が流れる期間があり、かつスイッチング素
子Q1,Q2のスイッチング周波数は交流電源Vsの電
源周波数よりも十分に高いから、交流電源Vsの電圧波
形の1周期内のほぼ全期間に亘って、交流電源Vsから
整流器DBへの入力電流を高周波的に流すことができ、
整流器DBへの入力電流波形の包絡線をほぼ滑らかに連
続させることができるのである。その結果、交流電源V
sと整流器DBとの間にスイッチング周波数程度の高周
波を阻止するフィルタを設ければ、交流電源Vsからの
入力電流をほぼ連続させることができ、入力電流の高調
波歪の増加を抑制することができる。また、入力電流波
形は交流電源Vsの電圧波形にほぼ相似になり、入力力
率の低下を抑制することができる。つまり、低入力歪で
高力率の電源装置を提供することができる。
路INVのスイッチング周波数は共振回路の共振周波数
よりも高く設定されており、負荷電流は遅相になってい
るが、たとえば負荷に進相電流が流れると動作が異常に
なってスイッチング素子Q1,Q2などの構成部品にス
トレスがかかることになる。そこで、このような動作異
常を検出するために、図12に示すように、スイッチン
グ素子Q2に検出用抵抗Rscを直列接続し(図示例で
はスイッチング素子Q2のエミッタと平滑コンデンサC
1の負極との間に接続している)、検出用抵抗Rscの
両端電圧をダイオードDfにより半波整流した電圧を、
コンパレータCP1によって基準電圧Vkと比較するこ
とが考えられている。図示例では基準電圧Vkをコンパ
レータCP1の反転入力端に印加してあり、検出用抵抗
Rscの両端電圧が基準電圧Vkを越えるとコンパレー
タCP1の出力がHレベルになるように接続してある。
Hレベルになると駆動回路DVが出力を停止するように
駆動回路DVを構成しておけば、進相電流が流れるよう
な異常が生じたときにインバータ回路INVの動作を停
止させることができる。また、コンパレータCP1の出
力がHレベルになるとインバータ回路INVのスイッチ
ング周波数を高くするように駆動回路DVを構成するこ
とによっても進相電流が流れるような異常に対応するこ
とが可能である。このように、検出用抵抗Rscを通過
する電流のピーク値が基準電圧Vkよりも大きくなると
異常が生じたと判断して駆動回路DVを制御することに
より、構成部品へのストレスを低減することができるの
である。
る構成と、放電灯Laの動作状態(たとえば調光量な
ど)に応じて変化させる構成とが考えられる。
場合について、検出用抵抗Rscの両端電圧が変化した
ときの基準電圧Vkとの関係を示している。図13
(a)は放電灯Laをほぼ定格で点灯させている状態、
図13(c)は光出力を下限値付近まで絞って放電灯L
aを調光点灯させている状態を示し、図13(b)は両
者の中間程度の光出力が得られるように放電灯Laを調
光点灯させている状態を示す。図中で電圧Vk1は基準
電圧Vkの電圧値を示しており、上下に変化している波
形が検出用抵抗Rscの両端電圧を示している。なお、
放電灯Laを調光点灯させる場合は、放電灯Laの点灯
状態においてインバータ回路INVのスイッチング周波
数を変化させたり、両スイッチング素子Q1,Q2のオ
ン期間の比率(デューティ比)を変化させたりすれば、
光出力を変化させることができる。
に動作している状態を示しており、いずれの場合も検出
用抵抗Rscの両端電圧が基準電圧Vk1よりも低くな
るように基準電圧Vk1を設定しなければならないか
ら、検出用抵抗Rscの両端電圧の振幅がもっとも大き
い図13(a)の状態でのピーク電圧よりも基準電圧V
k1が高くなるように基準電圧Vk1を設定することに
なる。このように設定することにより、正常動作時には
コンパレータCP1の出力はLレベルに保たれ、インバ
ータ回路INVはそのままの動作を継続する。
たときには、検出用抵抗Rscの両端電圧は異常に上昇
し、検出用抵抗Rscの両端電圧のピーク値が基準電圧
Vk1を越えるようになる。その結果、コンパレータC
P1の出力がHレベルになる期間が生じ、駆動回路DV
はインバータ回路INVの出力が小さくなるようにスイ
ッチング素子Q1,Q2を制御し、構成部品へのストレ
スの増加を抑制するのである。
圧Vkを変化させた場合について、検出用抵抗Rscの
両端電圧が変化したときの基準電圧Vkとの関係を示し
ている。図14(a)は放電灯Laをほぼ定格で点灯さ
せている状態、図14(c)は光出力を下限値付近まで
絞って放電灯Laを調光点灯させている状態を示し、図
14(b)は両者の中間程度の光出力が得られるように
放電灯Laを調光点灯させている状態を示す。図中で電
圧Vk1〜Vk3は基準電圧Vkの電圧値をそれぞれ示
している。
に動作している状態を示しており、各状態における検出
用抵抗Rscの両端電圧のピーク値よりも各基準電圧V
k1〜Vk3がやや高くなるように各状態での基準電圧
Vk1〜Vk3を設定してある。このように基準電圧V
k1〜Vk3を変化させるようにしても、正常動作時に
はコンパレータCP1の出力はLレベルに保たれ、イン
バータ回路INVはそのままの動作を継続する。
たときには、検出用抵抗Rscの両端電圧は異常に上昇
し、検出用抵抗Rscの両端電圧のピーク値が基準電圧
Vk1を越え、コンパレータCP1の出力がHレベルに
なる期間が生じる。このような状態になれば、駆動回路
DVはインバータ回路INVの出力が小さくなるように
スイッチング素子Q1,Q2を制御し、構成部品へのス
トレスの増加を抑制するのである。
圧Vkを一定電圧とする場合と、負荷の動作状態に応じ
て電圧を変化させる場合とのいずれにおいても正常時に
はインバータ回路INVの動作を継続させ、異常時には
インバータ回路INVの出力を低減させることが可能で
ある。
すると、図13から明らかなように、検出用抵抗Rsc
の両端電圧のピーク値が小さくなる期間においては、ピ
ーク値と基準電圧Vkとの差が大きくなり、異常が生じ
ても検出用抵抗Rscの両端電圧のピーク値が基準電圧
Vkを越えにくくなり、異常の検出が遅れる場合があ
る。言い換えると、下限付近まで調光している状態で異
常が生じても異常が検出されにくいから、構成部品にス
トレスがかかるという問題が生じる。
じて変化させれば、検出用抵抗Rscの両端電圧のピー
ク値と基準電圧Vkとの差をつねに小さく保つことがで
きるから、異常の検出が遅れるという問題は生じない。
しかしながら、負荷の動作状態に応じて基準電圧Vkを
変化させるには、基準電圧Vkを一定電圧とする場合に
比較すると回路構成が複雑になり部品点数が増加すると
いう問題がある。
あり、その目的は、異常の有無によって変化する検出値
と比較する基準値を略一定値としながらも異常の検出を
迅速に行うことができるようにして構成部品に不要なス
トレスがかからないようにした電源装置を提供すること
にある。
電源を整流する整流器と、2次側に負荷が接続されたト
ランスと、トランスの1次巻線との直列回路が整流器の
直流出力端間に挿入される第1のスイッチング素子と、
第1のスイッチング素子に直列接続された第2のスイッ
チング素子と、第1および第2のスイッチング素子とと
もに直列接続された検出用抵抗と、第1および第2のス
イッチング素子と検出用抵抗との直列回路に並列に接続
された平滑コンデンサと、第1および第2のスイッチン
グ素子にそれぞれ並列接続され各スイッチング素子のオ
ン時とは逆向きの電流が通過可能な第1および第2のダ
イオードと、交流電源の電源周波数よりも十分に高い周
波数で第1および第2のスイッチング素子を交互にオン
オフさせる駆動回路と、トランスの1次巻線と第1のス
イッチング素子との直列回路の両端間に接続されトラン
スのインダクタンス成分および負荷とともに共振回路を
形成するコンデンサと、第2のスイッチング素子のオン
期間での検出用抵抗の両端電圧を交流電源の電圧のピー
ク値付近において検出するとともに検出した電圧が基準
電圧を越えると異常と判断して異常を解消する方向に駆
動回路を制御する異常検出回路とを備えるものである。
この構成によれば、異常検出回路では検出用抵抗の両端
電圧のうち第2のスイッチング素子のオン期間における
電流を交流電源の電圧のピーク値付近でのみ検出してお
り、以下に説明するように、この期間に検出された検出
用抵抗の両端電圧は負荷への供給電力によらずピーク値
がほぼ一定になるから、第1および第2のスイッチング
素子のスイッチング周波数を変化させても基準電圧を検
出用抵抗の両端電圧のピーク値に近い一定電圧に設定し
ておくことができ、結果的に基準電圧の設定に要する回
路構成が簡単である。しかもスイッチング周波数が変化
しても負荷の正常時における検出用抵抗の両端電圧のピ
ーク値と基準電圧との差を比較的小さく設定しておくこ
とができるから、異常時の検出を迅速に行い回路構成要
素にストレスがかかるのを抑制することができる。
て、前記異常検出回路が、交流電源の電圧のピーク値付
近の所定期間を検出する電源電圧検出回路と、検出用抵
抗の両端電圧を半波整流し第2のスイッチング素子のオ
ン期間に検出用抵抗に流れる電流によって生じる検出用
抵抗の両端電圧を取り出すダイオードと、電源電圧検出
回路により検出して前記所定期間にダイオードで取り出
した検出用抵抗の両端電圧を通過させる乗算器と、乗算
器の出力を基準電圧と比較するコンパレータとからなる
ものである。この構成によれば、乗算器を用いることに
より交流電源の電圧のピーク値付近の所定期間でのみ検
出用抵抗の両端電圧をコンパレータに入力して基準電圧
と比較することができ、請求項1の発明の異常検出回路
をこの構成によって容易に実現することができる。
て、前記電源電圧検出回路が、前記整流器の出力電圧が
設定電圧以上である期間を検出するものである。この構
成によれば、交流電源の電圧のピーク値付近の所定期間
を検出するにあたって整流器の出力電圧を用いるから、
別途に整流器を設ける必要がなく、回路構成が比較的簡
単になる。
3の発明において、検出用抵抗の両端電圧から高周波成
分を除去するフィルタ回路を設けたものである。この構
成によれば、検出用抵抗の両端電圧から高周波のノイズ
が除去されるから、ノイズによる誤動作を低減すること
ができる。
の基本的な構成は、図12に示した従来構成と同様であ
るから、同機能を有する構成については同符号を付して
説明を省略し、以下では主として本実施形態の特徴部分
について説明する。
電圧をダイオードDfにより半波整流した後にコンパレ
ータCP1に直接入力するのではなく、乗算器M1に入
力するとともに、この乗算器M1で電源電圧検出回路V
Dの出力と乗算した結果をコンパレータCP1に入力す
る。電源電圧検出回路VDは、交流電源Vsの電圧の絶
対値があらかじめ設定した規定電圧以上である期間に所
定値を出力し、規定電圧未満である期間に出力が0Vに
なる回路である。電源電圧検出回路VDとダイオードD
fと乗算器M1とコンパレータCP1とにより異常検出
回路が構成されている。
がピーク値付近である期間には検出用抵抗Rscの両端
電圧を半波整流した電圧に相当する電圧がコンパレータ
CP1に入力されるが、電源電圧波形のゼロクロス点付
近である期間にはコンパレータCP1への入力は0にな
る。放電灯Laの状態が変化しても交流電源Vsの電圧
のピーク値付近においては検出用抵抗Rscの両端電圧
のピーク値の変化は小さく、結果的に基準電圧Vkが一
定でも検出用抵抗Rscの両端電圧のピーク値との差を
負荷の状態にかかわりなくつねに小さくすることができ
る。ここに、電源電圧検出回路VDの出力は2値である
から、乗算器M1に入力される乗数は0と1とであれば
よく、乗算器M1としてたとえばアナログスイッチを用
いることが可能である。
て検出用抵抗Rscの両端電圧のピーク値が負荷の状態
によらずほぼ一定になる理由を以下で考察する。
し、このとき電源電圧検出回路VDの出力は図2(e)
のようになる。また、検出用抵抗Rscの両端電圧は、
負荷の状態に応じて図2(b)〜(d)のように変化す
る。図2(b)は放電灯Laをほぼ定格点灯させている
状態を示し、図2(c)は調光点灯させている状態であ
って、定格点灯時の光出力を100%とするときに光出
力を50%程度まで絞った状態、図2(d)は調光点灯
させている状態であって、光出力を調節可能な下限値ま
で絞った状態を示している。検出用抵抗Rscの両端電
圧は、図2(b)〜(d)において上下に細かく変化し
ている折れ線で示すように高周波で変化し、検出用抵抗
Rscの両端電圧の変化の包絡線は交流電源Vsの電圧
波形の半サイクルの周期を持つように変化する。
数を変化させたり、スイッチング素子Q1,Q2のデュ
ーティ比を変化させたりすることによって調光を行った
場合に、検出用抵抗Rscの両端電圧は上述したとおり
図2(b)〜(d)のように変化し、当然ながらスイッ
チング素子Q2に流れる電流の波形も図2(b)〜
(d)に示す波形に相似になる。
ク値付近(図2の点A)とゼロクロス点付近(図2の点
B)とにおいて検出用抵抗Rscの両端電圧を拡大して
示すと、それぞれ図3、図4のようになる。図3と図4
とにおいてそれぞれ(a)〜(c)は図2(b)〜
(d)に対応する状態を示している。図4から明らかな
ように、検出用抵抗Rscの両端電圧のピーク値は交流
電源Vsの電圧波形のゼロクロス点付近では調光量に応
じて変化し、調光が深くなるほどピーク値が小さくな
る。これに対して、図3から明らかなように、交流電源
Vsの電圧のピーク値付近では調光量が変化したとき
に、検出用抵抗Rscの両端電圧の下限値は変化する
が、ピーク値(上限値)はほぼ一定である。
うな波形になるのは、図1に示した回路構成において、
リーケージトランスT1がコンデンサC2とともに共振
回路を構成するだけではなく、リーケージトランスT1
の1次巻線がスイッチング素子Q1やダイオードD2と
ともに一種のチョッパ回路を構成していることによると
考えられる。つまり、スイッチング素子Q1のオン期間
にリーケージトランスT1に蓄積されたエネルギがスイ
ッチング素子Q1のオフ後に放出され、エネルギの放出
期間に交流電源Vsから整流器DBに入力電流が流れ、
同時に平滑コンデンサC1が充電されるのである。リー
ケージトランスT1の1次巻線に流れる電流iT1のう
ち上述のようなチョッパ回路としての動作に関わる電流
を抽出すると図5のようになる。つまり、電流iT1の
包絡線は交流電源Vsの電圧の絶対値にほぼ比例する。
は、上述のようなチョッパ回路としての動作に関わる電
流と、平滑コンデンサC1からの電源供給によるインバ
ータ回路INVの動作に関わる電流とを重畳した電流で
あると考えられる。したがって、整流器DBの出力電圧
波形がピーク値付近であるときには、両電流がほぼ相殺
されてスイッチング素子Q2のオン期間に検出用抵抗R
scを流れる電流のピーク値は小さくなる。また、交流
電源Vsの電圧波形のゼロクロス点付近である期間は、
チョッパ回路としての動作に関わる電流が小さくなるの
に対して、インバータ回路INVの動作に関わる電流は
平滑コンデンサC1からの電源供給によりほぼ一定に保
たれるから、スイッチング素子Q2のオン期間に検出用
抵抗Rscを流れる電流のピーク値は比較的大きくなる
と考えられる。そして、インバータ回路INVの動作に
関わる電流は、放電灯Laでの消費電流(つまり調光の
深さ)に応じて変化するから、結局、検出用抵抗Rsc
の両端電圧の正のピーク値は、交流電源Vsの電圧波形
のゼロクロス点付近である期間には放電灯Laの調光の
深さに応じて変化し、整流器DBの出力電圧波形がピー
ク値付近である期間には放電灯Laの調光の深さが変化
してもほとんど変化しないのである。したがって、検出
用抵抗Rscの両端電圧を、整流器DBの出力電圧がピ
ーク値付近になる期間であってスイッチング素子Q2に
電流が流れる期間にのみ取り出すようにすれば、調光の
深さにほとんど影響されない電圧を取り出すことができ
る。
などの影響による異常を検出するコンパレータCP1の
基準電圧Vkを、図3に示す電圧波形に対して設定する
のであれば、放電灯Laの調光の深さに応じて基準電圧
Vkを変化させずにほぼ一定値としても、検出用抵抗R
scの両端電圧のピーク値と基準電圧Vkとの差を放電
灯Laの調光の深さにかかわらず小さく設定することが
でき、進相動作などの異常によるサージ電流を迅速に検
出することが可能になる。しかも、図3の電圧波形は上
述のようにチョッパ回路としての動作に関わる電流が重
畳されている結果の波形であって、図4の電圧波形に比
較すると進相動作の影響が出やすい波形と言える。つま
り、整流器DBの出力電圧がピーク値付近になる期間の
ほうが交流電源Vsの電圧波形がゼロクロス点付近であ
る期間よりも進相動作の影響が出やすく、このことによ
っても進相動作を迅速に検出することが可能になる。
電圧Vkを一定値に設定することにより、基準電圧Vk
を放電灯Laの調光の深さに応じて変化させる場合より
も構成が簡単であり、しかも交流電源Vsの電圧波形が
ピーク値付近になる期間にのみ検出用抵抗Rscの両端
電圧を取り出すことによって、進相動作のような異常を
迅速に検出することができるのである。
電圧Vkを発生させる回路を具体的に示したものであ
る。電源電圧検出回路VDは、交流電源Vsの電圧をト
ランスT2により降圧した後にダイオードブリッジより
なる整流器DB2を用いて全波整流し、整流器DB2の
直流出力端間に接続した抵抗R3およびコンデンサC5
の平滑回路により平滑した電圧と、制御電源電圧(一定
電圧)Vccを抵抗R1,R2の直列回路で分圧した基
準電圧とをコンパレータCP2で比較するものである。
したがって、基準電圧を適宜に設定すれば、交流電源V
sの電圧がピーク値付近になる所望期間にコンパレータ
CP2の出力をHレベルとすることができる。また、基
準電圧Vkは制御電源電圧Vccを抵抗R4,R5によ
り分圧することにより得られる。
出力がLレベルである期間にはインバータ回路INVを
通常動作させ、コンパレータCP1の出力がHレベルに
なると駆動回路DVによりスイッチング素子Q、Q2を
オフに保つように制御したり、あるいはスイッチング素
子Q1,Q2をオンオフさせる周波数を高くして確実に
遅相動作を行うように制御したりすることができる。
で説明しているが、2灯以上の放電灯Laを直列ないし
並列に接続した場合でも同様に構成することができる。
また、スイッチング素子Q1とダイオードD1との並列
回路およびスイッチング素子Q2とダイオードD2との
並列回路を、それぞれMOSFETに置き換えてもよ
い。本実施形態の回路構成は、インバータ回路INVの
動作周波数が変化するか否かにかかわりなく適用して進
相動作を検出することが可能である。また、調光の形態
については連続的に光出力を変化させるようにしても、
また段階的に光出力を変化させるようにしてもよい。
に示すように、整流器DBの負極と平滑コンデンサC1
の負極とを接続してあり、コンデンサC2における正極
側の一端とスイッチング素子Q1,Q2の接続点との間
にリーケージトランスT1の1次巻線を挿入してある。
つまり、第1の実施の形態ではチョッパ回路の動作を行
うスイッチング素子がスイッチング素子Q1であったの
に対して、本実施形態ではスイッチング素子Q2にな
る。
の一端との間にはダイオードDDBが挿入され、整流器
DBの直流出力端間にはコンデンサCDBが接続されて
いる。この回路構成では、スイッチング素子Q1,Q2
のオンオフに伴う電流がダイオードDDBを流れるから
ダイオードDDBには蓄積時間の短い高速のものが必要
であるが、整流器DBからダイオードDDBに流す電流
が不足してもコンデンサCDBからダイオードDDBに
電流を流すことができ、コンデンサCDBが一種のバッ
ファとして機能するから、整流器DBとしてはスイッチ
ングダイオードのような蓄積時間の短いダイオードを用
いる必要がない。つまり、一般に整流用に用いるダイオ
ードはスイッチングに用いるダイオードに比較すると蓄
積時間が長く、図1に示した回路構成では整流器DBに
も蓄積時間の短いダイオードが必要になり、結果的にコ
スト高になるが、本実施形態の構成を採用することによ
って整流器DBに通常のものを用いることが可能にな
り、高速なダイオードDDBを1個だけ用いることにな
るから、コストを低減することが可能になる。
cをスイッチング素子Q1とスイッチング素子Q2との
間に挿入し、検出用抵抗Rscとスイッチング素子Q2
との接続点にリーケージトランスT1の1次巻線の一端
を接続してある。さらに、検出用抵抗Rscの一端が接
地電位となっている第1の実施の形態とは異なり、検出
用抵抗Rscにおいてスイッチング素子Q2との接続点
の電位がスイッチング素子Q1,Q2のオンオフに応じ
て変化するから、第1の実施の形態におけるダイオード
Dfに代えて、本実施形態では検出用抵抗Rscの両端
電圧を検出する電圧検出回路VSを設けている。
近になる期間を検出するために第1の実施の形態では、
電源電圧検出回路VDを交流電源Vsに接続している
が、本実施形態では整流器DBの出力電圧を電源電圧検
出回路VDに入力している。この構成によって、電源電
圧検出回路VDに整流器を設ける必要がなく、たとえば
抵抗などを用いて分圧した電圧と基準電圧とを比較する
だけで、交流電源Vsの電圧のピーク値付近の期間を検
出することが可能になる。つまり、本実施形態のような
構成を採用して交流電源Vsの電圧がピーク値付近にな
る期間を抽出すれば、図5に示した電源電圧検出回路V
DからトランスT2および整流器DB2を省略すること
が可能になって、小型化や低コスト化が可能になる。他
の構成および動作は第1の実施の形態と同様である。
に示すように、図1に示した第1の実施の形態に対して
ダイオードDfと乗算器M1との間に抵抗Rfとコンデ
ンサCfとの並列回路を挿入したものである。この並列
回路はダイオードDfにより半波整流された電圧から高
周波成分を除去するフィルタとして機能する。
うになるときに、抵抗Rfの両端電圧(ダイオードDf
により半波整流された電圧)は、放電灯Laの調光の深
さに応じて図9(b)〜(d)のように変化する。図9
(b)は放電灯Laの定格点灯時、同図(d)は放電灯
Laの調光範囲において調光をもっとも深くした点灯状
態、同図(c)は同図(b)と同図(d)との間の状態
を示す。つまり、抵抗RfとコンデンサCfとにより検
出用抵抗Rscの両端電圧の包絡線成分が抽出されるこ
とになる。このような構成を採用すれば、検出用抵抗R
scの両端電圧の変化に対してコンパレータCP1の出
力の変化の応答性は若干低下することになるが、そのた
めに検出用抵抗Rscの両端電圧に若干のノイズが含ま
れていても平均化されて誤動作が防止されることにな
る。
を示してあり、図10(a)は交流電源Vsの電圧(破
線は整流器DBの出力電圧)、同図(b)は電源電圧検
出回路VDの出力、同図(c)はコンパレータCP1に
入力される基準電圧Vkと乗算器M1の出力とを示して
いる。他の構成および動作は第1の実施の形態と同様で
ある。
整流器と、2次側に負荷が接続されたトランスと、トラ
ンスの1次巻線との直列回路が整流器の直流出力端間に
挿入される第1のスイッチング素子と、第1のスイッチ
ング素子に直列接続された第2のスイッチング素子と、
第1および第2のスイッチング素子とともに直列接続さ
れた検出用抵抗と、第1および第2のスイッチング素子
と検出用抵抗との直列回路に並列に接続された平滑コン
デンサと、第1および第2のスイッチング素子にそれぞ
れ並列接続され各スイッチング素子のオン時とは逆向き
の電流が通過可能な第1および第2のダイオードと、交
流電源の電源周波数よりも十分に高い周波数で第1およ
び第2のスイッチング素子を交互にオンオフさせる駆動
回路と、トランスの1次巻線と第1のスイッチング素子
との直列回路の両端間に接続されトランスのインダクタ
ンス成分および負荷とともに共振回路を形成するコンデ
ンサと、第2のスイッチング素子のオン期間での検出用
抵抗の両端電圧を交流電源の電圧のピーク値付近におい
て検出するとともに検出した電圧が基準電圧を越えると
異常と判断して異常を解消する方向に駆動回路を制御す
る異常検出回路とを備えるものであり、異常検出回路で
は検出用抵抗の両端電圧のうち第2のスイッチング素子
のオン期間における電流を交流電源の電圧のピーク値付
近でのみ検出しており、この期間に検出された検出用抵
抗の両端電圧は負荷への供給電力によらずピーク値がほ
ぼ一定になるから、第1および第2のスイッチング素子
のスイッチング周波数を変化させても基準電圧を検出用
抵抗の両端電圧のピーク値に近い一定電圧に設定してお
くことができ、結果的に基準電圧の設定に要する回路構
成が簡単であるという利点がある。しかもスイッチング
周波数が変化しても負荷の正常時における検出用抵抗の
両端電圧のピーク値と基準電圧との差を比較的小さく設
定しておくことができるから、異常時の検出を迅速に行
うことが可能になり、回路構成要素にストレスがかかる
のを抑制することができるという利点を有する。
て、異常検出回路が、交流電源の電圧のピーク値付近の
所定期間を検出する電源電圧検出回路と、検出用抵抗の
両端電圧を半波整流し第2のスイッチング素子のオン期
間に検出用抵抗に流れる電流によって生じる検出用抵抗
の両端電圧を取り出すダイオードと、電源電圧検出回路
により検出して前記所定期間にダイオードで取り出した
検出用抵抗の両端電圧を通過させる乗算器と、乗算器の
出力を基準電圧と比較するコンパレータとからなるもの
であり、乗算器を用いることにより交流電源の電圧のピ
ーク値付近の所定期間でのみ検出用抵抗の両端電圧をコ
ンパレータに入力して基準電圧と比較することができ、
請求項1の発明の異常検出回路を比較的簡単な回路構成
によって容易に実現することができるという利点があ
る。
て、電源電圧検出回路が、整流器の出力電圧が設定電圧
以上である期間を検出するものであり、交流電源の電圧
のピーク値付近の所定期間を検出するにあたって整流器
の出力電圧を用いるから、別途に整流器を設ける必要が
なく、回路構成が比較的簡単になるという利点を有す
る。
3の発明において、検出用抵抗の両端電圧から高周波成
分を除去するフィルタ回路を設けたものであり、検出用
抵抗の両端電圧から高周波のノイズが除去されるから、
ノイズによる誤動作を低減することができるという利点
がある。
る。
る。
る。
Claims (4)
- 【請求項1】 交流電源を整流する整流器と、2次側に
負荷が接続されたトランスと、トランスの1次巻線との
直列回路が整流器の直流出力端間に挿入される第1のス
イッチング素子と、第1のスイッチング素子に直列接続
された第2のスイッチング素子と、第1および第2のス
イッチング素子とともに直列接続された検出用抵抗と、
第1および第2のスイッチング素子と検出用抵抗との直
列回路に並列に接続された平滑コンデンサと、第1およ
び第2のスイッチング素子にそれぞれ並列接続され各ス
イッチング素子のオン時とは逆向きの電流が通過可能な
第1および第2のダイオードと、交流電源の電源周波数
よりも十分に高い周波数で第1および第2のスイッチン
グ素子を交互にオンオフさせる駆動回路と、トランスの
1次巻線と第1のスイッチング素子との直列回路の両端
間に接続されトランスのインダクタンス成分および負荷
とともに共振回路を形成するコンデンサと、第2のスイ
ッチング素子のオン期間での検出用抵抗の両端電圧を交
流電源の電圧のピーク値付近において検出するとともに
検出した電圧が基準電圧を越えると異常と判断して異常
を解消する方向に駆動回路を制御する異常検出回路とを
備えることを特徴とする電源装置。 - 【請求項2】 前記異常検出回路は、交流電源の電圧の
ピーク値付近の所定期間を検出する電源電圧検出回路
と、検出用抵抗の両端電圧を半波整流し第2のスイッチ
ング素子のオン期間に検出用抵抗に流れる電流によって
生じる検出用抵抗の両端電圧を取り出すダイオードと、
電源電圧検出回路により検出して前記所定期間にダイオ
ードで取り出した検出用抵抗の両端電圧を通過させる乗
算器と、乗算器の出力を基準電圧と比較するコンパレー
タとからなることを特徴とする請求項1記載の電源装
置。 - 【請求項3】 前記電源電圧検出回路は、前記整流器の
出力電圧が設定電圧以上である期間を検出することを特
徴とする請求項2記載の電源装置。 - 【請求項4】 検出用抵抗の両端電圧から高周波成分を
除去するフィルタ回路を設けたことを特徴とする請求項
2または請求項3記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30610098A JP3494035B2 (ja) | 1998-10-27 | 1998-10-27 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30610098A JP3494035B2 (ja) | 1998-10-27 | 1998-10-27 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000134936A true JP2000134936A (ja) | 2000-05-12 |
JP3494035B2 JP3494035B2 (ja) | 2004-02-03 |
Family
ID=17953049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30610098A Expired - Fee Related JP3494035B2 (ja) | 1998-10-27 | 1998-10-27 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3494035B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016147609A1 (ja) * | 2015-03-13 | 2016-09-22 | パナソニックIpマネジメント株式会社 | 非接触給電装置および非接触給電システム |
-
1998
- 1998-10-27 JP JP30610098A patent/JP3494035B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016147609A1 (ja) * | 2015-03-13 | 2016-09-22 | パナソニックIpマネジメント株式会社 | 非接触給電装置および非接触給電システム |
JPWO2016147609A1 (ja) * | 2015-03-13 | 2017-11-16 | パナソニックIpマネジメント株式会社 | 非接触給電装置および非接触給電システム |
Also Published As
Publication number | Publication date |
---|---|
JP3494035B2 (ja) | 2004-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4241027B2 (ja) | 電源装置 | |
US20040095101A1 (en) | Device for the correction of the power factor in power supply units with forced switching operating in transition mode | |
EP0680246B1 (en) | Power supply apparatus having high power-factor and low distortion-factor characteristics | |
JPH1167471A (ja) | 照明装置 | |
JP3026681B2 (ja) | 蛍光灯制御装置 | |
US5517403A (en) | Inverter device | |
JP2001357993A (ja) | 放電灯点灯装置 | |
KR20040086840A (ko) | 용량성 부하의 전력 소비량을 변동시키는 방법 | |
JP2933077B1 (ja) | 放電灯点灯装置 | |
JPH06113534A (ja) | 電源装置 | |
US6091210A (en) | Electronic ballast with boost converter | |
JPH0564432A (ja) | 電源装置 | |
JP3494035B2 (ja) | 電源装置 | |
JP3494036B2 (ja) | 電源装置 | |
US20100013403A1 (en) | Step-Up Driver With Minimal Switching Frequency | |
JPH09237685A (ja) | 照明装置 | |
JP4280116B2 (ja) | 電流検出回路 | |
JP3394850B2 (ja) | 電源装置 | |
JP3395795B2 (ja) | 放電灯点灯装置 | |
JP2018064380A (ja) | ハーフブリッジ回路を用いた電源装置 | |
JP3726636B2 (ja) | 電源装置 | |
JP2004127720A (ja) | 照明装置 | |
JPH0750633B2 (ja) | 放電灯点灯装置 | |
JP3034936B2 (ja) | 放電灯点灯装置 | |
JP3394851B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |