KR20040085603A - 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 - Google Patents

피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 Download PDF

Info

Publication number
KR20040085603A
KR20040085603A KR1020030020349A KR20030020349A KR20040085603A KR 20040085603 A KR20040085603 A KR 20040085603A KR 1020030020349 A KR1020030020349 A KR 1020030020349A KR 20030020349 A KR20030020349 A KR 20030020349A KR 20040085603 A KR20040085603 A KR 20040085603A
Authority
KR
South Korea
Prior art keywords
frequency
differential
fout
fin
output
Prior art date
Application number
KR1020030020349A
Other languages
English (en)
Other versions
KR100533626B1 (ko
Inventor
오승민
권효석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2003-0020349A priority Critical patent/KR100533626B1/ko
Priority to US10/464,780 priority patent/US7010287B2/en
Publication of KR20040085603A publication Critical patent/KR20040085603A/ko
Application granted granted Critical
Publication of KR100533626B1 publication Critical patent/KR100533626B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D90/00—Component parts, details or accessories for large containers
    • B65D90/54—Gates or closures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D90/00—Component parts, details or accessories for large containers
    • B65D90/02—Wall construction
    • B65D90/04—Linings
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
    • F17C1/00—Pressure vessels, e.g. gas cylinder, gas tank, replaceable cartridge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
    • F17C2209/00—Vessel construction, in particular methods of manufacturing
    • F17C2209/22—Assembling processes
    • F17C2209/221—Welding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 인 페이즈 신호와 쿼드러처 페이즈 신호를 생성시키는 쿼드러처 신호 생성기에서, 피드백 제어방식을 이용하여 차동 발진 주파수와 동일한 주파수를 갖는 쿼드러처 신호를 생성하도록 구현한 쿼드러처 신호 생성기를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은, 사전에 설정된 차동 발진 주파수(fin)를 생성하는 발진부; 상기 발진부로부터 입력된 차동 발진 주파수(fin)와 입력되는 쿼드러처 신호(fout)와의 합 주파수(fin+fout)에 해당하는 차동 주파수(fm)를 생성하는 피드백타입 주파수 더블러; 및 상기 피드백타입 주파수 더블러로부터 입력되는 차동 주파수(fm)를 "1/2"의 주파수로 디바이드하여 2개의 차동 출력 주파수(fout-I,fout-Q)를 갖는 쿼드러처 신호(fout)를 생성하는 주파수 디바이더를 구비한다.
이러한 본 발명에 의하면, 보다 확실한 대칭적 특성을 보장할 수 있는 효과가 있다.

Description

피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기{QUADRATURE SIGNAL GENERATOR WITH FEEDBACK TYPE FREQUENCY DOUBLER}
본 발명은 방송 수신기의 "ZERO-IF 컨버터, 이미지-리젝션 컨버터 등에 적용되는 쿼드러처 신호 생성기에 관한 것으로, 특히 인 페이즈 신호(이하,"I 신호"라 한다)와 쿼드러처 페이즈 신호(이하, "Q 신호"라 한다)를 생성시키는 쿼드러처 신호 생성기에서, 피드백 제어방식을 이용하여 차동 발진 주파수와 동일한 주파수를 갖는 쿼드러처 신호를 생성하도록 구현함으로서, 보다 확실한 대칭적 특성을 보장할 수 있는 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기에 관한 것이다.
일반적으로, 위상 방송 수신기 등의 의 "ZERO-IF 컨버터, 이미지-리젝션 컨버터 등은 변조된 I신호와 Q신호를 생성하기 위한 쿼드러처 변조기(quadrature modulator)가 포함되는데, 이러한 쿼드러처 변조기는 도 1에 도시되어 있다.
도 1은 일반적인 쿼드러처 변조기의 예시도로서, 도 1을 참조하면, 일반적으로 쿼드러처 변조기는 I신호와 Q신호를 포함하는 쿼드러처 신호를 생성하는 쿼드러처 신호 생성기(11)와, 상기 쿼드러처 신호 생성기(11)로부터의 I 신호와 입력신호(RF 신호)를 믹싱하는 제1 믹서(12)와, 상기 쿼드러처 신호 생성기(11)로부터의 Q신호와 입력신호(RF신호)를 믹싱하는 제2 믹서(13)를 포함한다.
이러한 쿼드러처 신호 생성기는 주파수, 위상 및 진폭특성, 노이즈 특성, 대역폭 특성, 전력 특성, 그리고 I신호와 Q신호간의 대칭특성을 고려하여 설계되어야 하는데, 이러한 관점에서, 전통적인 쿼드러처 신호 생성기에 대해서 예를 들면, 폴리-페이즈(Poly-phase) 필터, 주파수 분배기(Frequency doubler) 및 링타입 VCO(ring type VCO) 등이 있으며, 이들에 대한 특성을 간단하게 살펴보면 다음과 같다.
먼저, 폴리-페이즈(Poly-phase) 필터에 대해서 살펴보면, 이는 MMIC를 설계에 있어서 쿼드러처 신호를 생성하는 기술로 가장 많이 쓰이는 방법으로, 전통적으로 쿼드러처-페이즈(Quadrature-phase) 신호를 생성하는 데 많이 사용된 RC-CR 필터구조에 대칭성과 반복성을 증가시킨 구조이다. 전통적인 RC-CR 필터구조는 저항값과 커패시터값에 대해 민감한데, 저항값과 커패시터값의 변화가 발생되어 이들 값의 대칭성을 잃으면 진폭 및 위상 에러가 크게 나타난다.
또한 전통적인 RC-CR 필터구조는 협대역에서만 출력신호의 위상과 진폭 에러 특성을 만족하는 반면에, 폴리-페이즈 필터는 여러 단을 종속연결하면 광대역에서 위상과 진폭 에러 특성을 만족하게 된다. 그러나 단을 추가할수록 대역은 더욱 넓어지지만, 단을 추가할 때마다 대략 3dB 정도의 신호 손실이 발생하는 문제가 있다. 따라서, 다단으로 폴리-페이즈 필터를 설계하게 되면 노이즈 특성이 나빠지고 발진기의 신호 손실이 커지게 되어 이를 보상하기 위해 발전기 버퍼회로에 높은 전압 이득 특성이 요구되므로, 전류소모가 증가하게 된다.
다음, 주파수 분배기에 대해서 살펴보면, 이는 최근 다중대역(예, 900MHz, 1.8GHz 다중대역)에 대한 요구증대는 집적 변환방식을 요구하게 되었고, 또한 외부 소자를 제거하기 위해 이미지 제거용 수신기와 직접변환 방식 수신기가 대안으로 사용될 수 있는데, 이를 위해서는 쿼드러처 신호발생기가 필요하게 되었다. 다른 형태의 주파수 분배기보다 높은 주파수에서 동작하기 때문에 선호하고 있으며, CMOS 공정을 이용한 경우나 바이폴라(bipolar) 공정을 이용한 경우 모두 높은 주파수에서 동작 가능하다. 이러한 구조는 동작 가능 주파수와 소모전력간에 이율 배반성을 가지고 있기 때문에 두 조건을 고려한 트랜지스터 크기 선정이 중요하다.
이러한 주파수 분배기의 가장 큰 단점은 입력 주파수가 출력 주파수의 두 배라는 점이다. 이 구조를 사용하기 위해서는 사용 주파수보다 두 배가 높은 주파수의 신호를 발생시켜야 하는 데, 이는 주파수 발생기의 위상잡음을 증가시키고 전력 소비를 증가시킨다. 또한 주파수 체배기(frequency doubler)를 이용하는 경우에도 역시 추가의 전력 소비와 위상에러를 증가시키는 단점이 있다.
다음, 링 형태 VCO에 대해서 살펴보면, 이는 발진주파수 조정범위가 넓고(>50%), 인덕터를 포함하지 않으므로 비교적 작은 크기를 갖지만 위상잡음 특성이 LC-형태의 VCO에 비해 현저히 떨어지므로 RF 영역에서는 사용하지 않는 경향이 있다. 하지만 높은 주파수 영역까지 쉽게 발진시킬 수 있다는 점과 넓은 주파수 조정범위는 큰 장점으로 작용하여 1GHz이하의 주파수 발생기로 많이 사용되고 있다.
상기한 전통적인 쿼드러처 신호 생성기들이 갖는 단점들을 해결하기 위해서, 최근 많은 쿼드러처 신호 생성기가 연구 및 개발되고 있으며, 그 중 하나의 종래 쿼드러처 신호 생성기에 대해서 설명하면 다음과 같다.
도 2는 종래의 쿼드러처 신호 생성기의 구성도로서, 도 2에 도시된 종래의 쿼드러처 신호 생성기는 차동 발진 주파수를 생성하는 발진기(21)와, 상기 발진기(21)로부터 입력받은 차동 발진 주파수를 2배시켜 싱글의 주파수를 출력하는 주파수 더블러(22)와, 상기 주파수 더블러(22)의 싱글 주파수를 차동 주파수로 출력하는 발룬(23)과, 상기 발룬(23)으로부터의 차동 주파수를 1/2로 디바이드하여 쿼드러처 주파수를 제공하는 주파수 디바이더(24)로 이루어져 있다.
이와 같이, 도 2의 종래 쿼드러처 신호 생성기에서는, 주파수 더블러의 출력 주파수가 싱글이기 때문에 이 싱글 주파수를 다시 차동 주파수로 만들기 위해서 추가적인 발룬을 사용하여야 한다.
이러한 종래의 쿼드러처 신호 생성기를 이용하면 발진기의 출력 주파수와 쿼드러처 주파수가 동일하게 할 수 있다는 장점이 있으나, 별도의 발룬을 사용하여야 하므로 쿼드러처 신호 생성기의 복잡도가 증가하는 문제점이 있고, 또한, 특정한 주파수에 대해서는 제기능을 수행할 수 있지만, 그 외 다른 주파수에 대해서는 발룬의 특성상 주파수의 딜레이가 발생하여 완벽한 차동 주파수를 생성하기가 어렵게 되는데, 이와 같이 완벽한 차동이 이루어지지 않으면 I 및 Q의 미스매치가 발생되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 인 페이즈 신호(I 신호)와 쿼드러처 페이즈 신호(Q 신호)를 생성시키는 쿼드러처 신호 생성기에서, 피드백 제어방식을 이용하여 차동 발진 주파수와 동일한 주파수를 갖는 쿼드러처 신호를 생성하도록 구현한 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기를 제공하는데 있다.
또한, 본 발명의 다른 목적은 보다 확실한 대칭적 특성을 보장할 수 있는 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기를 제공하는데 있다.
도 1은 일반적인 쿼드러처 변조기의 예시도이다.
도 2는 종래의 쿼드러처 신호 생성기의 구성도이다.
도 3은 본 발명의 제1 실시예에 따른 쿼드러처 신호 생성기의 블록도이다.
도 4는 도 3의 믹서 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 쿼드러처 신호 생성기의 블록도이다.
도 6은 도 5의 믹서 회로도이다.
도 7은 본 발명의 적용되는 필터 회로 예시도이다.
도 8a는 본 발명에 적용되는 주파수 디바이더의 회로도이고, 도 8b는 도 8a 의 각 래치부의 내부 회로도이며, 도 8c는 도 8a 및 도 8b의 주파수 디바이더의 차동 입력신호 및 쿼드러처 신호에 대한 타이임챠트이다.
* 도면의 주요부분에 대한 부호의 설명 *
510,610 : 발진부 520,620 : 피드백타입 주파수 더블러
521,621 : 믹서 522,622 : 필터
530,630 : 주파수 디바이더
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기는
사전에 설정된 차동 발진 주파수(fin)를 생성하는 발진부;
상기 발진부의 출력에 연결된 차동 입력단, 차동 피드백단 및 차동 출력단을 포함하고, 상기 차동 입력단을 통해 입력된 차동 발진 주파수(fin)와 상기 차동 피드백단을 통해 입력되는 쿼드러처 신호(fout)와의 합 주파수(fin+fout)에 해당하는 차동 주파수(fm)를 생성하여 상기 차동 출력단을 통해 출력하는 피드백타입 주파수 더블러; 및
상기 피드백타입 주파수 더블러의 차동 출력단에 연결된 차동 입력단과, 2개의 차동 출력단으로 이루어진 쿼드러처 출력단을 포함하고, 이 차동 입력단을 통해 입력되는 차동 주파수(fm)를 "1/2"의 주파수로 디바이드하여 2개의 차동 출력 주파수(fout-I,fout-Q)를 포함하는 쿼드러처 신호(fout)를 생성하고, 이 쿼드러처 신호(fout)를 상기 쿼드러처 출력단을 통해 출력하는 주파수 디바이더
를 구비함을 특징으로 한다.
그리고, 상기 피드백타입 주파수 더블러의 차동 피드백단은 상기 주파수 디바이더의 쿼드러처 출력단중 하나의 차동 출력단에 연결될 수 있다. 이 경우, 상기 피드백타입 주파수 더블러는 상기 피드백 받은 쿼드러처 신호(fout)와 상기 발진부로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout)를 생성하는 믹서와, 상기 믹서로부터의 합 및 차 주파수(fin±fout)중 합 주파수(fm=fin+fout)를 선택하여 통과시키는 필터를 포함하는 것을 특징으로 한다.
또한, 상기 피드백타입 주파수 더블러의 차동 피드백단은 상기 주파수 디바이더의 쿼드러처 출력단의 하나의 차동 출력단에 연결된 제1 차동 피드백단과, 상기 주파수 디바이더의 쿼드러처 출력단의 다른 하나의 차동 출력단에 연결된 제2 차동 피드백단을 포함할 수 있다. 이 경우, 상기 피드백타입 주파수 더블러는 상기 피드백 받은 2개의 차동 출력 주파수(fout-I,fout-Q)를 합성하고, 이 합성된 신호(fout')와 상기 발진부로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout')를 생성하는 믹서와, 상기 믹서로부터의 주파수(fin±fout)중 합 주파수(fm=fin+fout')를 선택하여 통과시키는 필터를 포함하는 것을 특징으로 한다.
이에 더하여, 상기 주파수 디바이더에서 출력되는 쿼드러처 신호(fout)는 상기 발진부의 차동 발진 주파수(fin)와 동일한 주파수로 설정되고, 상기 믹서에서 출력되는 합 주파수(fm=fin+fout)는 상기 발진부의 차동 발진 주파수(fin)의 2배 주파수(2fin)로 설정되는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예가 첨부한 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 쿼드러처 신호 생성기의 블록도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 피드백타입 주파수 더블러를갖는 쿼드러처 신호 생성기는 발진부(510), 피드백타입 주파수 더블러(520) 및 주파수 디바이더(530)를 포함한다.
본 발명의 제1 실시예에 따른 상기 발진부(510)는 사전에 설정된 차동 발진 주파수(fin)를 생성하도록 구성되고, 상기 피드백타입 주파수 더블러(520)는 상기 발진부(510)의 출력에 연결된 차동 입력단, 차동 피드백단 및 차동 출력단을 포함하고, 상기 차동 입력단을 통해 입력된 차동 발진 주파수(fin)와 상기 차동 피드백단을 통해 입력되는 쿼드러처 신호(fout)와의 합 주파수(fin+fout)에 해당하는 차동 주파수(fm)를 생성하여 상기 차동 출력단을 통해 출력하도록 구성된다.
그리고, 상기 주파수 디바이더(530)는 상기 피드백타입 주파수 더블러(520)의 차동 출력단에 연결된 차동 입력단과, 2개의 차동 출력단으로 이루어진 쿼드러처 출력단을 포함하고, 이 차동 입력단을 통해 입력되는 차동 주파수(fm)를 "1/2"의 주파수로 디바이드하여 2개의 차동 출력 주파수(fout-I,fout-Q)를 포함하는 쿼드러처 신호(fout)를 생성하고, 이 쿼드러처 신호(fout)를 상기 쿼드러처 출력단을 통해 출력하도록 구성된다.
또한, 상기 피드백타입 주파수 더블러(520)의 차동 피드백단은 상기 주파수 디바이더(530)의 쿼드러처 출력단중 하나의 차동 출력단, 즉 하나의 차동 출력 주파수(fout-I)의 출력단 또는 다른 하나의 차동 출력 주파수(fout-Q)의 출력단에 연결된다. 그리고, 이러한 피드백타입 주파수 더블러(520)는 상기 피드백 받은 쿼드러처 신호(fout)와 상기 발진부(510)로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout)를 생성하는 믹서(521)와, 상기 믹서(521)로부터의 합 및 차 주파수(fin±fout)중 합 주파수(fm=fin+fout)를 선택하여 통과시키는 필터(522)를 포함한다.
도 4는 도 3의 믹서 회로도로서, 도 4를 참조하면, 본 발명의 제1 실시예에 적용되는 믹서는 하나의 차동 주파수를 피드백하기 위한 구조로 구현된 믹서로서, 이는 기존의 믹서를 사용가능하며, 이러한 믹서중의 하나를 예를 들면 도 4에 도시되어 있다.
도 4에 도시된 믹서는 상기 발진부(510)로부터의 차동 발진 주파수(fin)를 증폭하는 RF 증폭부(521A)와, 상기 피드백 받은 쿼드러처 신호(fout)에 따라, 예를들면, 쿼드러처 신호(fout)중 "fout-I" 또는 "fout-Q"에 따라, 상기 RF 증폭부(521A)를 통한 입력신호(fin)를 온/오프 스위칭하여 합 및 차 주파수(fin±fout)를 생성하는 스위칭부(521B)와, 상기 스위칭부(521B)에 의한 신호를 I/V 변환하여 출력하는 로드부(521C)를 포함할 수 있다.
도 3 및 도 4에서는, 상기 피드백되는 신호가 차동 출력 주파수중 "fout-I"로서 도시되어 있지만, 이는 본 발명의 하나의 실시형태로서, 상기 피드백되는 신호는 "fout-Q"가 될 수 있다. 그리고, 상기 RF 증폭부(521A)로는 쿼드러처 신호(fout)중 "fout-I" 또는 "fout-Q"가 될 수 있으며, 이 경우, 상기 스위칭부(521B)로는 차동 발진 주파수(fin)가 입력될 수 있다.
상기 주파수 디바이더(530)에서 출력되는 쿼드러처 신호(fout)는 상기 발진부(510)의 차동 발진 주파수(fin)와 동일한 주파수로 설정되고, 또한, 상기 믹서(521)에서 출력되는 합 주파수(fm=fin+fout)는 상기 발진부(510)의 차동 발진 주파수(fin)의 2배 주파수(2fin)로 설정된다.
도 5는 본 발명의 제2 실시예에 따른 쿼드러처 신호 생성기의 블록도이다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기는 발진부(610), 피드백타입 주파수 더블러(620) 및 주파수 디바이더(630)를 포함한다.
본 발명의 제2 실시예에 따른 발진부(610), 피드백타입 주파수 더블러(620) 및 주파수 디바이더(630) 각각은 본 발명의 제1 실시예의 발진부(510), 피드백타입 주파수 더블러(520) 및 주파수 디바이더(530)와의 동작과 각각 유사하다.
다만, 본 발명의 제1 실시예에 따른 쿼드러처 신호 생성기는 쿼드러처 신호중 하나의 차동 출력 주파수(fout-I 또는 fout-Q)를 피드백시켜 확실한 대칭적 특성을 보장할 수 있지만, 이러한 제1 실시예와는 달리, 본 발명의 제2 실시예에 따른 쿼드러처 신호 생성기는 제1 실시예보다 더욱 I 및 Q신호간의 대칭성 보장을 위해서 쿼드러처 신호의 2개의 차동 출력 주파수(fout-I,fout-Q) 모두를 피드백시키도록 구성된다.
상기 피드백타입 주파수 더블러(620)의 차동 피드백단은 상기 주파수 디바이더(630)의 쿼드러처 출력단의 하나의 차동 출력단에 연결된 제1 차동 피드백단과, 상기 주파수 디바이더(630)의 쿼드러처 출력단의 다른 하나의 차동 출력단에 연결된 제2 차동 피드백단을 포함한다.
상기 피드백타입 주파수 더블러(620)는 상기 피드백 받은 2개의 차동 출력 주파수(fout-I,fout-Q)를 합성하고, 이 합성된 신호(fout')와 상기 발진부(610)로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout')를 생성하는 믹서(621)와, 상기 믹서(621)로부터의 주파수(fin±fout)중 합 주파수(fm=fin+fout')를 선택하여 통과시키는 필터(622)를 포함한다.
도 6은 도 5의 믹서 회로도로서, 도 6을 참조하면, 본 발명의 제2 실시예에 적용되는 믹서는 2개의 차동 출력 주파수(fout-I,fout-Q)를 피드백하기 위한 구조로 구현된 믹서로서, 이러한 믹서의 바람직한 예를 들면 도 6에 도시되어 있다.
도 6에 도시된 믹서는 상기 발진부(510)로부터의 차동 발진 주파수(fin)를 증폭하는 RF 증폭부(621A)와, 상기 피드백 받은 2개의 차동 출력 주파수(fout-I,fout-Q)의 합성 위상을 갖는 합성 신호(fout')에 따라, 상기 증폭부(621A)를 통한 차동 발진 주파수(fin)를 온/오프 스위칭하여 합 및 차 주파수(fin±fout')를 생성하는 스위칭부(621B)와, 상기 스위칭부(621B)에 의한 신호를 I/V 변환하여 출력하는 로드부(621C)를 포함할 수 있다.
상기 믹서의 스위칭부(621B)는 상기 피드백 받은 하나의 차동 출력 주파수(fout-I 또는 fout-Q)에 따라 상기 발진부(610)로부터의 차동 발진 주파수(fin)를 온/오프 스위칭하는 제1 스위칭부(621B-1)와, 상기 제1 스위칭부(621B-1)와 병렬로 접속하고, 상기 피드백 받은 다른 하나의 차동 출력 주파수(fout-Q 또는 fout-I)에 따라 상기 발진부(610)로부터의 차동 발진 주파수(fin)를 온/오프 스위칭하는 제2 스위칭부(621B-2)를 포함한다.
상기 주파수 디바이더(630)에서 출력되는 쿼드러처 신호(fout)는 상기 발진부(610)의 차동 발진 주파수(fin)와 동일한 주파수로 설정되고, 또한, 상기 믹서(621)에서 출력되는 합 주파수(fm=fin+fout)는 상기 발진부(610)의 차동 발진 주파수(fin)의 2배 주파수(2fin)로 설정된다.
도 6에 도시된 회로도는 본 발명의 하나의 실시형태로서, 도 6의 회로도의변형예중의 일예를 보면, 상기 스위칭부(621B)로 차동 발진 주파수(fin)가 입력될 수 있고, 상기 RF 증폭부(621A)로 쿼드러처 신호(fout)가 피드백될 수 있으며, 이 경우에는 상기 RF 증폭부(621A)가 동일하게 병렬 구성된 2개의 증폭부를 포함하여 상기 쿼드러처 신호(fout)중 각 차동 출력 주파수가 상기 각 증폭부로 입력될 수 있다.
도 7은 본 발명의 적용되는 필터 회로 예시도로서, 도 7을 참조하면, 상기 필터(622)는 상기 믹서(621)로부터의 합 주파수(fm=fin+fout)보다 높은 주파수에 차단주파수(cut-off frequency)를 설정한 로우패스필터(LPF)와, 상기 믹서(621)로부터의 합 주파수(fm=fin+fout)보다 낮은 주파수에 차단주파수를 설정한 하이패스필터(HPF)를 포함한다.
도 8a는 본 발명에 적용되는 주파수 디바이더의 회로도이고, 도 8b는 도 8a 의 각 래치부의 내부 회로도이며, 도 8c는 도 8a 및 도 8b의 주파수 디바이더의 차동 입력신호 및 쿼드러처 신호에 대한 타이임챠트이다.
도 8a를 참조하면, 본 발명의 주파수 디바이더는 상기 피드백타입 주파수 더블러의 차동 출력에 따라 서로 교대로 동작하는 각 차동출력을 제공하는 제1 래치부(LA1) 및 제2 래치부(LA2)를 포함하는데, 이들 제1 및 제2 래치부(LA1,LA2)는 D형 플립플롭으로 구현될 수 있다.
상기 제1 래치부(LA1)는 상기 피드백타입 주파수 더블러의 차동출력에 연결된 차동 입력 단자에 해당하는 클럭단자(CK,CKB)와, 상기 제2 래치부(LA2)의 차동 출력에 연결된 D단자(D,DB)와, 상기 클럭단자(CK,CKB)를 통해 입력되는 신호에 따라 차동 출력을 제공하는 출력단자(Q,QB)를 포함한다. 상기 제2 래치부(LA2)는 상기 피드백타입 주파수 더블러의 차동 출력에 연결된 차동 입력단자에 해당하는 클럭단자(CK,CKB)와, 상기 제1 래치부(LA1)의 차동 출력에 연결된 D단자(D,DB)와, 상기 클럭단자(CK,CKB)를 통해 입력되는 신호에 따라 차동 출력을 제공하는 출력단자(Q,QB)를 포함한다.
도 8b를 참조하면, 상기 제1 및 제2 래치부(LA1 및 LA2) 각각은 인버터(INT), 래치부(LA1) 및 전류원(IS1)을 포함하는데, 상기 인버터(INT)는 상기 D단자중 하나(D 또는 DB)에 연결된 게이트단, 상기 출력단자중(Q,QB)중 하나(QB 또는 Q)에 연결된 드레인단을 갖는 제1 트랜지스터(TR1)와, 상기 D단자중 하나(DB 또는 D)에 연결된 게이트단, 상기 제1 트렌지스터(TR1)의 소오스단에 연결된 소오스단, 상기 출력단자중(Q,QB)중 하나(Q 또는 QB)에 연결된 드레인단을 갖는 제2 트랜지스터(TR2)와, 상기 제1,제2 트랜지스터(TR1,TR2)의 각 소오스단에 공통으로 연결된 드레인단, 상기 클럭단자(CK,CKB)중 하나(CK 또는 CKB)에 연결된 게이트단을 갖는 제3 트랜지스터(TR3)를 포함한다.
상기 래치부(LA)는 상기 인버터(INT)의 출력단자(Q,QB)중의 하나(Q 또는 QB)에 연결된 드레인단을 갖는 제4 트랜지스터(TR4)와, 상기 인버터(INT)의 출력단자(Q,QB)중의 하나(QB 또는 Q)에 연결됨과 동시에 상기 제4 트랜지스터(TR4)의 게이트단에 연결된 드레인단, 상기 제4 트랜지스터(TR4)의 드레인단에 연결된 소오스단을 갖는 제5 트랜지스터(TR5)와, 상기 제4,제5 트랜지스터(TR4,TR5)의 각 소오스단에 공통으로 연결된 드레인단, 상기 클럭단자(CK,CKB)중 하나(CBK 또는 CK)에 연결된 게이트단을 갖는 제6 트랜지스터(TR6)를 포함한다.
상기 전류원(IS1)은 상기 인버터(INT)의 제3 트랜지스터(TR3)의 소오스단과 상기 래치부(LA1)의 제6 트랜지스터(TR6)의 소오스단에 공통으로 접속되어 접지로 연결된다.
도 8c에서, ±fin는 차동 입력신호이고, ±fout-I 및 ±fout-Q는 각 차동 출력신호로서 쿼드러처 신호를 의미한다.
여기서, 도면중 미설명 부호인 도 4의 M1-M12 및 도 6의 M21-M32는 MOS 트랜지스터이고, 도 4 및 도 6의 VDD는 바이어스 전압이다.
이하, 본 발명의 작용 및 효과를 첨부한 도 3 내지 도 8에 의거하여 상세히 설명한다.
먼저, 도 3 및 도 4를 참조하여, 본 발명의 제1 실시예에 따른 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기에 대해서 설명한다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 쿼드러처 신호 생성기의 발진부(510)는 사전에 설정된 차동 발진 주파수(fin)를 생성한 후, 이 차동 발진주파수(fin)를 피드백타입 주파수 더블러(520)로 출력한다.
그 다음, 상기 피드백타입 주파수 더블러(520)는 상기 발진부(510)로부터 입력된 차동 발진 주파수(fin)와 상기 차동 피드백단을 통해 입력되는 쿼드러처 신호(fout)와의 합 주파수(fin+fout)에 해당하는 차동 주파수(fm)를 생성하여 주파수 디바이더(530)로 출력한다. 이때, 상기 차동 발진 주파수(fin)와 쿼드러처 신호(fout)가 동일하게 설정되면 상기 합주파수 'fin+fout'는 '2fin=2fout'가 된다.
상기 주파수 디바이더(530)는 상기 피드백타입 주파수 더블러(520)로부터 입력되는 차동 주파수(fm)를 "1/2"의 주파수로 디바이드하여 2개의 차동 출력 주파수(fout-I,fout-Q)를 포함하는 쿼드러처 신호(fout)를 생성하고, 이 쿼드러처 신호(fout)를 상기 쿼드러처 출력단을 통해 출력한다.
이와 같이, 주파수를 1/2로 디바이드 하는 주파수 디바이더를 사용하기 위해서는, 원하는 사용 주파수보다 두 배가 높은 주파수를 발생시키기 위해 피드백타입 주파수 더블러(frequency doubler)가 사용되고, 이때, 상기 쿼드러처 신호(fout)는 상기 차동 발진 주파수(fin)와 동일하게 설정되어, 상기 합 주파수(fm=fin+fout)는 차동 발진 주파수(fin)의 2배 주파수(2fin)와 같게 된다.
도 4를 참조하면, 상기 피드백타입 주파수 더블러(520)는 믹서(521) 및 필터(522)를 포함하고, 상기 믹서(521)의 RF 증폭부(521A)는 상기 발진부(510)로부터의 차동 발진 주파수(fin)를 증폭하고, 상기 믹서(521)의 스위칭부(521B)는 상기 피드백 받은 쿼드러처 신호(fout)에 따라, 상기 RF 증폭부(521A)를 통한 입력신호(fin)를 온/오프 스위칭하여 합 및 차 주파수(fin±fout)를 생성하며, 그리고, 상기 믹서(521)는 로드부(521C)는 상기 스위칭부(521B)에 의한 신호를 I/V 변환하여 출력한다.
이러한 믹서(521)의 동작에 의해서, 상기 믹서(521)의 스위칭부(521B)는 상기 피드백 받은 쿼드러처 신호(fout), 즉 2개의 차동 출력 주파수(fout-I, fout-Q)중 하나의 차동 출력 주파수(fout-I 또는 fout-Q)와 상기 발진부(510)로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout)를 생성하는데, 상기 믹서(522)에서 출력되는 주파수(fm)는 상기 주파수 디바이더(530)에서 출력되는 쿼드러처 신호(fout)의 2배 주파수와 같으며, 이는 하기 수학식 1과 표현될 수 있다.
상기 수학식 1을 쿼드러처 신호(fout)에 대해서 정리하면 하기 수학식 2와 같이 된다.
그 다음, 상기 필터(522)는 상기 믹서(521)로부터의 합 및 차 주파수(fin±fout)중 합 주파수(fm=fin+fout)를 선택하여 통과시키는데, 즉, 상기 수학식 2에 보인 바와 같이, 상기 믹서(521)에 의해서 출력되는 합과 차 주파수(fm=fin±fout)중에서, 본 발명의 쿼드러처 신호 생성기에서 요구되는 주파수는 차동 발진 주파수(fin)와 쿼드러처 신호(fout)의 주파수가 동일한 것이므로, 따라서 상기 믹서(521)에서 출력되는 합 주파수(fin+fout)와 차 주파수(fin-fout)중에서 합 주파수(fin+fout)를 필터(522)를 통해 통과시키고, 이를 통해 상기 피드백타입 주파수 더블러(frequency doubler)는 원하는 입력주파수(fin)의 2배 주파수를 출력할 수 있고, 이에 따라 본 발명의 제1 실시예에 따른 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기는 입력주파수와 동일한 주파수를 갖는 쿼드러처 신호를 출력할 수 있다.
그리고, 본 발명의 차동 발진 주파수(fin)가 하기 수학식 3과 같은 경우, 본 발명의 필터(522)의 주파수 대역은 하기 수학식 4와 같이 되며, 그리고, 상기 필터(522)의 통과주파수(ffilter)는 "fin+fout"에 해당되고, 이 "fin+fout=2fin=2fout"이므로, 결국 본 발명의 쿼드러처 신호 생성기에 의해서는 하기 수학식 5를 만족하게 된다.
여기서, 2fmin 및 2fmax는 상기 필터(522)의 HPF 및 LPF의 각 차단주파수로 설정될 수 있다.
이후, 도 5 및 도 6을 참조하여 본 발명의 제2 실시예에 따른 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기에 대해서 설명한다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 쿼드러처 신호 생성기의 발진부(610)는 본 발명의 제1 실시예에 따른 발진부(530)와 같이, 사전에 설정된 주파수(fin)를 생성하여 피드백타입 주파수 더블러(620)로 출력한다.
또한, 상기 피드백타입 주파수 더블러(620)는 상기 차동 피드백단을 통해 입력되는 쿼드러처 신호(fout), 즉 2개의 쿼드러처 신호의 합성신호(fout')와 상기 발진부(610)로부터 입력된 차동 발진 주파수(fin)와의 합 주파수(fin+fout')에 해당하는 차동 주파수(fm)를 생성하여 주파수 디바이더(630)로 출력한다.
상기 주파수 디바이더(630)는 상기 피드백타입 주파수 더블러(620)로부터 입력되는 차동 주파수(fm)를 "1/2"의 주파수로 디바이드하여 2개의 차동 출력 주파수(fout-I,fout-Q)를 포함하는 쿼드러처 신호(fout)를 생성하고, 이 쿼드러처 신호(fout)를 상기 쿼드러처 출력단을 통해 출력한다.
이와 같이, 주파수를 1/2로 디바이드 하는 주파수 디바이더를 사용하므로, 원하는 사용 주파수보다 두 배가 높은 주파수를 발생시기 위해 피드백타입 주파수 더블러(frequency doubler)가 사용되고, 이때, 상기 쿼드러처 신호(fout)는 상기 차동 발진 주파수(fin)와 동일하고, 상기 합 주파수(fm=fin+fout)는 차동 발진 주파수(fin)의 2배 주파수(2fin)와 같다.
도 6을 참조하면, 상기 피드백타입 주파수 더블러(620)는 믹서(621) 및 필터(622)를 포함하는데, 상기 믹서(621)의 RF 증폭부(621A)는 상기 발진부(510)로부터의 차동 발진 주파수(fin)를 증폭하고, 스위칭부(621B)는 상기 피드백 받은 2개의 차동 출력 주파수(fout-I,fout-Q)의 합성 위상을 갖는 합성 신호(fout')에 따라, 상기 증폭부(621A)를 통한 차동 발진 주파수(fin)를 온/오프 스위칭하여 합 및 차 주파수(fin±fout')를 생성하며, 로드부(621C)는 상기 스위칭부(621B)에 의한 신호를 I/V 변환하여 출력한다.
상기 믹서의 스위칭부(621B)의 제1 스위칭부(621B-1)는 상기 피드백 받은 하나의 차동 출력 주파수(fout-I 또는 fout-Q)에 따라 상기 발진부(610)로부터의 차동 발진 주파수(fin)를 온/오프 스위칭하고, 제2 스위칭부(621B-2)는 상기 제1 스위칭부(621B-1)와 병렬로 접속하고, 상기 피드백 받은 다른 하나의 차동 출력 주파수(fout-Q 또는 fout-I)에 따라 상기 발진부(610)로부터의 차동 발진 주파수(fin)를 온/오프 스위칭한다.
이러한 믹서(621)의 동작에 의해서, 상기 믹서의 스위칭부(621B)는 상기 피드백 받은 2개의 차동 출력 주파수(fout-I,fout-Q)를 합성하고, 이 합성된 신호(fout')와 상기 발진부(510)로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout')를 생성하는데, 상기 믹서(622)에서 출력되는 주파수(fm)는 상기 주파수 디바이더(630)에서 출력되는 쿼드러처 신호(fout)의 2배 주파수와 같으며, 이는 하기 수학식 6과 표현될 수 있다.
여기서, 상기 쿼드러처 신호(fout)와 합성 신호(fout')는 실제적으로 동일한 주파수이므로 상기 쿼드러처 신호(fout)에 대해서 정리하면 하기 수학식 7과 같이 된다.
전술한 본 발명의 제2 실시예에 대한 이후 동작은 전술한 본 발명의 제1 실시예에 대한 동작과 동일하므로 이후 상세한 동작 설명은 생략한다. 따라서, 본 발명의 재2 실시예에 따른 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기는 입력주파수와 동일한 주파수를 갖는 쿼드러처 신호를 출력할 수 있다.
한편, 도 7 및 도 8을 참조하면 본 발명의 실시예에 공통으로 적용되는 필터 회로 및 주파수 디바이더 회로에 대한 실제 구체적인 적용예를 설명한다.
도 7을 참조하면, 본 발명에 적용되는 필터의 로우패스필터(LPF)는 상기 믹서(621)로부터의 합 주파수(fm=fin+fout)보다 높은 주파수로 설정된 차단주파수보다 낮은 주파수대역을 통과시키고, 그리고, 상기 필터의 하이패스필터(HPF)는 상기 믹서(621)로부터의 합 주파수(fm=fin+fout)보다 낮은 주파수로 설정된 차단주파수보다 높은 주파수를 통과시킨다. 이러한 로우패스필터(LPF)와 하이패스필터(HPF)에 의해서 상기 믹서(621)로부터의 합 및 주파수(fm=fin±fout)중 합 주파수(fm=fin+fout)를 대역통과시킨다. 여기서, 상기 2fmin 및 2fmax는 상기 필터(522)의 하이패스필터(HPF) 및 로우패스필터(LPF)의 각 차단주파수로 설정될 수 있다.
도 8a에 도시된 주파수 디바이더의 제1 및 제2 래치부(LA1,LA2)는 차동 입력신호에 따라 서로 교대로 동작하게 되는데, 먼저, 도 8c에 도시된 타임챠트의 T1상태에서, 모두 임의 초기상태가 주어져 있게 되고, T2 상태에서 제1 래치부(LA1)의 인버터부가 클럭단자(CK,CKB)를 통해 입력되는 차동 입력신호(±fin) 및 D단자를 통해 입력되는 신호에 의해 동작 온상태가 되고 상기 제1 래치부(LA1)의 래치부는 동작오프 상태가 된다. 반대로 제2 래치부(LA2)의 인버터부는 클럭단자(CK,CKB)를 통해 입력되는 차동 입력신호(±fin) 및 D단자를 통해 입력되는 신호에 의해 차동 입력신호(±fin)에 의해 동작 오프상태로 되고 래치부는 동작 온상태가 된다. 이때, 제1 래치부(LA1)의 인버터부는 입력신호를 받아 그 입력신호를 반전하여 출력신호를 출력하게 된다.
그 다음, T3 상태에서는 제1 래치부(LA1)의 인버터부는 클럭단자(CK,CKB)를 통해 입력되는 차동 입력신호(±fin) 및 D단자를 통해 입력되는 신호에 의해 동작 오프상태로 되고 상기 제1 래치부(LA1)의 래치부는 동작 온상태로 되어, 상기 제1 래치부(LA1)의 래치부는 상기 제1 래치부(LA1)의 인버터부의 출력신호를 래치시키켜 결국 이전상태를 그대로 유지하게 되며, 반면, 상기 제2 래치부(LA2)의 인버터부가 클럭단자(CK,CKB)를 통해 입력되는 차동 입력신호(±fin) 및 D단자를 통해 입력되는 신호에 의해 동작 온상태이고, 상기 제2 래치부(LA2)의 래치부는 동작 오프상태로 되어, 이때 제2 래치부(LA1)의 인버터부는 반전된 입력신호를 입력받아 그 입력신호를 반전하여 다른 하나의 차동 출력신호(±fout-Q)중 하나(+fout-Q)를 출력한다.
이러한 동작과 같이, T4,T5 상태에서는 상기한 T2 및 T3상태에서의 동일한 동작이 진행되어 하나의 차동 출력신호(±fout-I)중 다른 하나(-fout-I)와 다른 하나의 차동 출력신호(±fout-Q)중 다른 하나(-fout-Q)를 출력한다. 이러한 동작과정을 계속 반복하여 결국 쿼드러처 신호를 출력하게 되며, 이 쿼드러처 신호중 두 차동 출력신호(fout-I,fout-Q)의 위상차는 도 8c에 도시한 바와 같이 90도가 된다.
전술한 바와 같은 본 발명의 실시예에서 보인 쿼드러처 신호 생성기에서는, 피드백 루프를 이용해 믹서 및 필터를 추가하여 보다 확실한 차동 특성을 갖는 쿼드러처(quadrature) 신호를 생성할 수 있다.
상술한 바와 같은 본 발명에 따르면, 본 발명은 방송 수신기의 "ZERO-IF 컨버터, 이미지-리젝션 컨버터 등에 적용되는 쿼드러처 신호 생성기에서, 인 페이즈 신호(I 신호)와 쿼드러처 페이즈 신호(Q 신호)를 생성시키는 쿼드러처 신호 생성기에서, 피드백 제어방식을 이용하여 차동 발진 주파수와 동일한 주파수를 갖는 쿼드러처 신호를 생성할 수 있는 효과가 있다.
또한, 보다 확실한 대칭적 특성을 보장할 수 있는 효과가 있다.
이상의 설명은 본 발명의 구체적인 실시 예에 대한 설명에 불과하고, 본 발명은 이러한 구체적인 실시 예에 한정되지 않으며, 또한, 본 발명에 대한 상술한구체적인 실시 예로부터 그 구성의 다양한 변경 및 개조가 가능하다는 것을 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 쉽게 알 수 있다.

Claims (10)

  1. 사전에 설정된 차동 발진 주파수(fin)를 생성하는 발진부;
    상기 발진부의 출력에 연결된 차동 입력단, 차동 피드백단 및 차동 출력단을 포함하고, 상기 차동 입력단을 통해 입력된 차동 발진 주파수(fin)와 상기 차동 피드백단을 통해 입력되는 쿼드러처 신호(fout)와의 합 주파수(fin+fout)에 해당하는 차동 주파수(fm)를 생성하여 상기 차동 출력단을 통해 출력하는 피드백타입 주파수 더블러; 및
    상기 피드백타입 주파수 더블러의 차동 출력단에 연결된 차동 입력단과, 2개의 차동 출력단으로 이루어진 쿼드러처 출력단을 포함하고, 이 차동 입력단을 통해 입력되는 차동 주파수(fm)를 "1/2"의 주파수로 디바이드하여 2개의 차동 출력 주파수(fout-I,fout-Q)를 포함하는 쿼드러처 신호(fout)를 생성하고, 이 쿼드러처 신호(fout)를 상기 쿼드러처 출력단을 통해 출력하는 주파수 디바이더
    를 구비한 쿼드러처 신호 생성기.
  2. 제1항에 있어서,
    상기 피드백타입 주파수 더블러의 차동 피드백단은
    상기 주파수 디바이더의 쿼드러처 출력단중 하나의 차동 출력단에 연결된 것을 특징으로 하는 갖는 쿼드러처 신호 생성기.
  3. 제2항에 있어서,
    상기 피드백타입 주파수 더블러는
    상기 피드백 받은 차동 출력 주파수(fout)와 상기 발진부)로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout)를 생성하는 믹서; 및
    상기 믹서로부터의 합 및 차 주파수(fin±fout)중 합 주파수(fm=fin+fout)를 선택하여 통과시키는 필터
    를 포함함을 특징으로 하는 쿼드러처 신호 생성기.
  4. 제3항에 있어서,
    상기 주파수 디바이더에서 출력되는 쿼드러처 신호(fout)는
    상기 발진부의 차동 발진 주파수(fin)와 동일한 주파수로 설정된 것을 특징으로 하는 쿼드러처 신호 생성기.
  5. 제3항에 있어서,
    상기 믹서에서 출력되는 합 주파수(fm=fin+fout)는
    상기 발진부의 차동 발진 주파수(fin)의 2배 주파수(2fin)로 설정된 것을 특징으로 하는 쿼드러처 신호 생성기.
  6. 제1항에 있어서, 상기 피드백타입 주파수 더블러의 차동 피드백단은
    상기 주파수 디바이더의 쿼드러처 출력단의 하나의 차동 출력단에 연결된 제1 차동 피드백단; 및
    상기 주파수 디바이더의 쿼드러처 출력단의 다른 하나의 차동 출력단에 연결된 제2 차동 피드백단
    을 포함하는 것을 특징으로 하는 쿼드러처 신호 생성기.
  7. 제6항에 있어서,
    상기 피드백타입 주파수 더블러는
    상기 피드백 받은 2개의 차동 출력 주파수(fout-I,fout-Q)를 합성하고, 이 합성된 신호와 상기 발진부로부터 입력되는 차동 발진 주파수(fin)를 믹싱하여 합 및 차 주파수(fin±fout)를 생성하는 믹서; 및
    상기 믹서로부터의 주파수(fin±fout)중 합 주파수(fm=fin+fout)를 선택하여 통과시키는 필터
    를 포함함을 특징으로 하는 쿼드러처 신호 생성기.
  8. 제7항에 있어서,
    상기 주파수 디바이더에서 출력되는 쿼드러처 신호(fout)는
    상기 발진부의 차동 발진 주파수(fin)와 동일한 주파수로 설정된 것을 특징으로 하는 쿼드러처 신호 생성기.
  9. 제7항에 있어서,
    상기 믹서에서 출력되는 합 주파수(fm=fin+fout)는
    상기 발진부의 차동 발진 주파수(fin)의 2배 주파수(2fin)로 설정된 것을 특징으로 하는 쿼드러처 신호 생성기.
  10. 제7항에 있어서, 상기 믹서는
    상기 피드백 받은 하나의 차동 출력 주파수에 따라 상기 발진부로부터의 차동 발진 주파수(fin)를 온/오프 스위칭하는 제1 스위칭부; 및
    상기 제1 스위칭부와 병렬로 접속하고, 상기 피드백 받은 다른 하나의 차동 출력 주파수에 따라 상기 발진부로부터의 차동 발진 주파수를 온/오프 스위칭하는 제2 스위칭부
    를 포함하는 것을 특징으로 하는 쿼드러처 신호 생성기.
KR10-2003-0020349A 2003-04-01 2003-04-01 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 KR100533626B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0020349A KR100533626B1 (ko) 2003-04-01 2003-04-01 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기
US10/464,780 US7010287B2 (en) 2003-04-01 2003-06-19 Quadrature signal generator with feedback type frequency doubler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0020349A KR100533626B1 (ko) 2003-04-01 2003-04-01 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기

Publications (2)

Publication Number Publication Date
KR20040085603A true KR20040085603A (ko) 2004-10-08
KR100533626B1 KR100533626B1 (ko) 2005-12-06

Family

ID=33095596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0020349A KR100533626B1 (ko) 2003-04-01 2003-04-01 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기

Country Status (2)

Country Link
US (1) US7010287B2 (ko)
KR (1) KR100533626B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661848B1 (ko) 2015-03-25 2016-09-30 강원대학교산학협력단 컴플리먼터리 ｃｍｏｓ 패러럴 푸시 풀을 이용한 저전력 쿼드러처 신호 발생 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274922B2 (en) * 2002-06-18 2007-09-25 A.D.C. Automotive Distance Control Systems Gmbh Circuit arrangement for generating an IQ-signal
US7444365B2 (en) * 2002-06-18 2008-10-28 A.D.C. Automotive Distance Control Systems Gmbh Non-linear digital rank filtering of input signal values
AU2003250754A1 (en) * 2002-06-18 2003-12-31 Automotive Distance Control Systems Gmbh Digital filtering method
US7379723B2 (en) * 2004-07-29 2008-05-27 Silicon Laboratories Inc. Local oscillator and mixer for transceiver
US20060045202A1 (en) * 2004-08-31 2006-03-02 Aslam Rafi Matching I and Q portions of a device
FR2879374B1 (fr) * 2004-12-15 2007-03-02 Commissariat Energie Atomique Dispositif doubleur de frequence
US8369782B1 (en) 2007-08-13 2013-02-05 Marvell International Ltd. Bluetooth wideband scan mode
US8140039B2 (en) * 2007-09-10 2012-03-20 The Hong Kong University Of Science And Technology Quadrature-input quadrature-output divider and phase locked loop frequency synthesizer or single side band mixer
US8577305B1 (en) * 2007-09-21 2013-11-05 Marvell International Ltd. Circuits and methods for generating oscillating signals
US8588705B1 (en) 2007-12-11 2013-11-19 Marvell International Ltd. System and method of determining Power over Ethernet impairment
US8077803B2 (en) * 2008-03-27 2011-12-13 Freescale Semiconductor, Inc. Quarter duty cycle pulse generator for interleaved switching mixer
EP2289274B1 (en) 2008-06-16 2016-11-23 Marvell World Trade Ltd. Short-range wireless communication
US8600324B1 (en) 2008-06-27 2013-12-03 Marvell International Ltd Circuit and method for adjusting a digitally controlled oscillator
US8472968B1 (en) 2008-08-11 2013-06-25 Marvell International Ltd. Location-based detection of interference in cellular communications systems
US9288764B1 (en) 2008-12-31 2016-03-15 Marvell International Ltd. Discovery-phase power conservation
US8472427B1 (en) 2009-04-06 2013-06-25 Marvell International Ltd. Packet exchange arbitration for coexisting radios
US9066369B1 (en) 2009-09-16 2015-06-23 Marvell International Ltd. Coexisting radio communication
US8767771B1 (en) 2010-05-11 2014-07-01 Marvell International Ltd. Wakeup beacons for mesh networks
JP2012049899A (ja) * 2010-08-27 2012-03-08 Toshiba Corp 周波数変換装置、受信装置およびテレビジョン装置
WO2012050761A2 (en) * 2010-09-30 2012-04-19 Dow Corning Corporation Process for preparing an acryloyloxysilane
US8817662B2 (en) 2010-10-20 2014-08-26 Marvell World Trade Ltd. Pre-association discovery
DE102011002448B4 (de) * 2011-01-04 2014-05-22 Intel Mobile Communications GmbH Frequenzteileranordnung und Verfahren zum Bereitstellen eines Quadraturausgangssignals
US8750278B1 (en) 2011-05-26 2014-06-10 Marvell International Ltd. Method and apparatus for off-channel device invitation
US8983557B1 (en) 2011-06-30 2015-03-17 Marvell International Ltd. Reducing power consumption of a multi-antenna transceiver
US9125216B1 (en) 2011-09-28 2015-09-01 Marvell International Ltd. Method and apparatus for avoiding interference among multiple radios
WO2013119810A1 (en) 2012-02-07 2013-08-15 Marvell World Trade Ltd. Method and apparatus for multi-network communication
US9450649B2 (en) 2012-07-02 2016-09-20 Marvell World Trade Ltd. Shaping near-field transmission signals
CN103955256B (zh) * 2014-04-24 2017-04-12 华为技术有限公司 时钟频率调制的方法和时钟频率调制装置
TWI632776B (zh) * 2016-08-18 2018-08-11 瑞昱半導體股份有限公司 相位內插器
KR101837978B1 (ko) * 2016-08-19 2018-03-13 금오공과대학교 산학협력단 다층신호를 위한 클럭신호 복원기를 구비한 수신회로
CN107786185B (zh) * 2016-08-26 2021-08-20 瑞昱半导体股份有限公司 相位内插器
US10476660B1 (en) * 2018-10-09 2019-11-12 Micron Technology, Inc. Quadrature signal generation
US11239797B1 (en) * 2021-01-25 2022-02-01 Qualcomm Incorporated Regenerative frequency doubler
US11581877B1 (en) 2021-11-02 2023-02-14 Nxp B.V. Negative-feedback four-phase generator with twenty-five percent duty cycle output

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4596954A (en) * 1984-02-29 1986-06-24 American Microsystems, Inc. Frequency doubler with fifty percent duty cycle output signal
US4641101A (en) 1984-10-25 1987-02-03 Ifr, Inc. Wideband, microwave regenerative divider with varactor tuning
GB9308944D0 (en) * 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US5983082A (en) 1997-10-31 1999-11-09 Motorola, Inc. Phase quadrature signal generator having a variable phase shift network
US6538520B1 (en) * 2001-10-18 2003-03-25 Applied Micro Circuits Corporation Methods and apparatus for producing a reference frequency signal with use of a reference frequency quadrupler having frequency selection controls
US6720806B1 (en) * 2002-04-25 2004-04-13 Applied Micro Circuits Corporation Method and circuit for producing a reference frequency signal using a reference frequency doubler having frequency selection controls

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661848B1 (ko) 2015-03-25 2016-09-30 강원대학교산학협력단 컴플리먼터리 ｃｍｏｓ 패러럴 푸시 풀을 이용한 저전력 쿼드러처 신호 발생 장치

Also Published As

Publication number Publication date
US20040198297A1 (en) 2004-10-07
KR100533626B1 (ko) 2005-12-06
US7010287B2 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
KR100533626B1 (ko) 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기
KR101066054B1 (ko) 주파수 변환을 위한 시스템, 방법 및 장치
US6810242B2 (en) Subharmonic mixer
US8140044B2 (en) Mixer circuit and method of operation
US7471939B2 (en) Multiplier and radio communication apparatus using the same
US6933766B2 (en) Apparatus and method for improved chopping mixer
JP4021541B2 (ja) 高周波変換回路
EP1647097B1 (en) Transceiver architecture with reduced VCO-pulling sensitivity
Magoon et al. RF local oscillator path for GSM direct conversion transceiver with true 50% duty cycle divide by three and active third harmonic cancellation
JP2007306573A (ja) 周波数アップコンバータ及び周波数ダウンコンバータ
US6640091B1 (en) Dual-band output switching high-frequency transmission circuit with a transmission mixer having two outputs
EP2054999B1 (en) Signal processor comprising a frequency converter
WO1992001337A1 (en) Radio receivers
US6907236B2 (en) Mixer for dual conversion receiver
US8344818B1 (en) Single side band (SSB) mixer
JP3412399B2 (ja) 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、２重平衡形ミクサ、受信装置、送信装置および位相同期発振器
KR100911431B1 (ko) 저조파 혼합기
TW201448450A (zh) 具低轉換損耗之奇數多倍頻裝置
JPWO2004019482A1 (ja) ミクサ回路
US20020142747A1 (en) CMOS frequency conversion using dual mixers for sideband suppression
JPH1117456A (ja) 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器
US20040029544A1 (en) Direct conversion circuit capable of eliminating distortion of base band signals
KR20200082625A (ko) 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기
JP2005051594A (ja) 周波数変換器並びに受信機及び送信機
JPH09289417A (ja) 周波数変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee