KR20040083657A - 액정표시장치 및 이의 제조 방법 - Google Patents

액정표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20040083657A
KR20040083657A KR1020030018206A KR20030018206A KR20040083657A KR 20040083657 A KR20040083657 A KR 20040083657A KR 1020030018206 A KR1020030018206 A KR 1020030018206A KR 20030018206 A KR20030018206 A KR 20030018206A KR 20040083657 A KR20040083657 A KR 20040083657A
Authority
KR
South Korea
Prior art keywords
liquid crystal
lower substrate
region
upper substrate
coupling member
Prior art date
Application number
KR1020030018206A
Other languages
English (en)
Other versions
KR100911464B1 (ko
Inventor
추교섭
송준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030018206A priority Critical patent/KR100911464B1/ko
Publication of KR20040083657A publication Critical patent/KR20040083657A/ko
Application granted granted Critical
Publication of KR100911464B1 publication Critical patent/KR100911464B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/46—Fixing elements
    • G02F2201/465—Snap -fit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

표시 특성을 향상시킬 수 있는 액정표시장치 및 이의 제조 방법이 개시된다. 액정표시장치는 하부 기판, 상부 기판, 제1 결합부재, 제2 결합부재 및 액정층으로 완성된다. 하부 기판은 제1 영역과 제2 영역을 갖고, 제1 결합부재는 제1 영역과 제2 영역을 구분하고, 하부 기판과 상부 기판과의 사이에서 하부 기판과 상부 기판을 결합시킨다. 제2 결합부재는 제2 영역을 구동부와 표시부로 구분하고, 액정층은 표시부에 대응하여 개재된다.

Description

액정표시장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR THE SAME}
본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 표시 특성을 향상시킬 수 있는 액정표시장치 및 이의 제조 방법에 관한 것이다.
도 1은 일반적인 액정표시장치를 나타낸 단면도이고, 도 2는 도 1에 도시된 게이트 구동부의 출력 파형도이다. 단, 도 2에 도시된 그래프에서 x축은 시간을 나타내고, y축은 전압을 나타낸다.
도 1을 참조하면, 일반적인 액정표시장치(40)는 하부 기판(10), 상부 기판(20) 및 상기 상부 기판(20)과 상기 하부 기판(10)과의 사이에 개재된 액정층(30)으로 이루어진다. 상기 액정표시장치(40)는 외부로부터의 신호에 의하여 상기 상부 기판(20) 및 상기 하부 기판(10)과의 사이에 형성된 전계에 의해서 상기 액정층(30)의 배열각을 변화시키면서 영상을 표시한다.
상기 하부 기판(10)은 표시영역(DA)과 상기 표시영역(DA)에 인접한 주변영역(PA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인, 데이터 라인, 상기 게이트 라인 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(11) 및 상기 TFT(11)에 결합된 화소전극(12)으로 이루어진다.
상기 주변영역(PA)에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로(16)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(16)를 상기 하부 기판(10) 상에 집적시킴으로써, 상기 액정표시장치(40)의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.
한편, 상기 상부 기판(20)에는 상기 액정층(30)을 사이에 두고 상기 화소전극(20)과 마주보는 공통전극(24)이 구비된다. 상기 표시영역(DA)에 대응하여 상기 공통전극(24) 상에는 상기 액정표시장치(40)의 셀갭을 유지시키기 위한 셀갭유지부재(25)가 구비된다.
상기 공통전극(24)은 상기 게이트 구동회로(16)와도 상기 액정층(30)을 사이에 두고 마주보기 때문에, 상기 게이트 구동회로(16)와 상기 공통전극(24)과의 사이에서는 기생 커패시턴스(C)가 생성된다.
도 2에서, 실선은 정상 파형(A1)을 나타낸 것이고 점선은 상기 기생 커패시턴스(C)에 의해서 왜곡된 파형(A2)을 나타낸 것이다. 도 2에 도시된 바와 같이, 상기 왜곡된 파형(A2)에서의 최고 전압은 상기 정상 파형(A1)에서의 최고 전압보다 약 5V 이상 낮게 나타났다.
결국, 상기 기생 커패시턴스(C)는 상기 게이트 구동회로(16)로부터 출력되는 신호를 왜곡 또는 지연시키고, 그로 인해서 상기 액정표시장치(40)의 표시특성을 저하시킨다.
따라서, 본 발명의 목적은 표시 특성을 향상시키기 위한 액정표시장치를 제공함에 있다.
또한, 상기 액정표시장치의 제조 방법을 제공함에 있다.
도 1은 일반적인 액정표시장치를 나타낸 단면도이다.
도 2는 도 1에 도시된 게이트 구동부의 출력 파형도이다.
도 3은 게이트 구동부에 액정이 없을 경우의 출력 파형도이다.
도 4는 본 발명의 제1 실시예에 따른 투과형 액정표시장치를 나타낸 단면도이다.
도 5는 도 4에 도시된 하부 기판을 나타낸 평면도이다.
도 6a 내지 도 6d는 도 4에 도시된 액정표시장치를 제조하는 방법을 도시한 도면이다.
도 7은 도 6b에서 도시한 하부 기판을 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 하부 기판 120 : 투명전극
130 : 유기 절연막 160 : 게이트 구동회로
190 : 반사전극 200 : 상부 기판
300 : 액정층 350, 360: 실런트
600 : 투과형 액정표시장치 DRA : 구동영역
DA : 표시영역 PA : 주변영역
SLA : 실라인 영역
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 하부 기판, 상부 기판, 제1 결합부재, 제2 결합부재 및 액정층을 포함한다.
하부 기판은 제1 영역과 제2 영역을 갖고, 상부 기판은 컬러필터 및 상기 컬러필터 상에 구비된 공통전극으로 이루어 진다.
제1 결합부재는 상기 제1 영역과 상기 제2 영역을 구분하고, 상기 하부 기판과 상기 상부 기판과의 사이에서 상기 하부 기판과 상기 상부 기판을 결합시키고, 제2 결합부재는 상기 제1 결합부재와 함께 상기 제1 영역을 표시부와 구동부로 구분하며, 상기 액정층은 상기 표시부에 대응하여 하부 기판과 상기 상부 기판과의 사이에 개재된다.
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조 방법은 하부 기판을 구비하는 단계, 상부 기판을 구비하는 단계, 제1 결합부재를 형성하는 단계, 제2 결합부재를 형성하는 단계 및 상기 하부 기판과 상기 상부 기판사이에 액정층을 개재하는 단계를 포함한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 게이트 구동부에 액정이 없을 경우의 출력 파형도이다.
도 3에서, B1은 정상 파형을 나타낸 것이고 B2는 게이트 구동부에 액정이 없을 경우의 출력 파형도이다. 도 3에 도시된 바와 같이, 상기 파형 B2는 정상 파형 B1과 거의 오차가 없는 이상적인 형태로 나타나는 것을 볼 수 있다.
결국, 상기 게이트 구동부에 액정이 있는 경우에 비해 액정이 없는 경우 기생 커패시턴스가 감소되어 게이트 구동회로로부터 출력되는 신호를 왜곡 또는 지연시키는 일이 발생하지 않게 되어, 액정표시장치의 표시특성이 저하되지 않는다.
도 4는 본 발명의 제1 실시예에 따른 투과형 액정표시장치를 나타낸 단면도이고, 도 5는 도 4에 도시된 하부 기판을 도시한 평면도이다.
도 4 및 도 5를 참조하면, 본 발명의 제1 실시예에 따른 투과형 액정표시장치(600)는 하부 기판(100), 상기 하부 기판(100)과 마주보는 상부 기판(200) 및 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.
상기 하부 기판(100)은 표시영역(DA)과 상기 표시영역(DA)에 인접한 주변영역(PA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인(GL), 데이터 라인(DL), 상기 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(110) 및 상기 TFT(110)에 결합된 화소전극(120)으로 이루어진다.
상기 주변영역(PA)에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로(160)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(160)를 상기 하부 기판(100) 상에 집적시킴으로써, 상기 액정표시장치(600)의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.
상기 TFT(110)의 드레인 전극만을 상기 화소전극(120)에 연결시키기 위하여 상기 TFT(110) 및 화소전극(120)과의 사이에는 유기 절연막(130)이 개재된다. 상기 유기 절연막(130)에는 상기 드레인 전극을 노출시키기 위한 콘택홀(131)이 구비된다. 따라서, 상기 화소전극(120)은 상기 콘택홀(131)을 통해 상기 드레인 전극과 전기적으로 연결된다.
상기 하부 기판(100)에서 상기 TFT(110), 데이터 라인(DL) 및 게이트 라인(GL)이 구비된 영역은 비유효 디스플레이 영역으로써 영상이 표시되지 않는 영역으로 정의된다. 또한, 상기 화소전극(120)이 구비된 영역은 유효 디스플레이 영역으로 영상이 표시되는 영역으로 정의된다.
여기서, 상기 하부 기판(100)을 평면적으로 보았을 때, 상기 제1 영역(Ⅰ)과 제2 영역(Ⅱ) 및 실라인 영역(SLA)으로 나눌 수 있다. 상기 제1 영역(Ⅰ)은 소오스 구동회로(미도시)를 제어하는 부분이고, 상기 제2 영역(Ⅱ)은 표시영역(DA)과 구동영역(DRA)으로 이루어진다. 표시영역(DA)은 영상을 표시하고, 구동영역(DRA)은 표시영역(DA)을 구동하되 바람직하게는 게이트 라인(GL)의 일단에 연결되어 게이트 라인(GL)으로 구동신호를 순차적으로 인가한다.
실라인 영역(SLA)은 상기 제1 영역(Ⅰ)과 제2 영역(Ⅱ)을 나눔과 동시에 제2 영역(Ⅱ)을 표시영역(DA)과 구동영역(DRA)으로 나눈다.
상기 구동영역(DRA)에 대응하여 상기 하부 기판(100)에는 게이트 구동회로(160)가 구비된다. 상기 게이트 구동회로(160)는 연결 배선(165)을 통해 상기 표시영역(DA)에 배치되는 상기 게이트 라인(GL)의 일단에 연결된다. 따라서,상기 게이트 구동회로(160)는 상기 게이트 라인(GL)으로 게이트 구동신호를 제공한다. 상기 게이트 구동회로(160)는 상기 표시영역(DA)에 구비되는 상기 TFT(110)와 동일한 공정을 통해서 형성되어 상기 하부 기판(100) 상에 집적된다.
한편, 도면에 도시하지는 않았지만 제1 영역에는 데이터 구동회로(미도시)가 구비되고 상기 데이터 라인(DL)의 일단에 연결되어 상기 데이터 라인(DL)으로 영상신호를 제공한다. 상기 데이터 구동회로는 칩 형태로 구비되어 상기 하부 기판(100)이 완성되면, 이후에 상기 하부 기판(100) 상에 조립된다.
상기 상부 기판(200)은 상기 하부 기판(100)과 전체적으로 대응하도록 구비된다. 상기 상부 기판(200)은 상기 하부 기판(100)의 비유효 디스플레이 영역 및 주변영역(PA)에 대응하여 구비되는 차광막(210) 및 상기 하부 기판(200)의 유효 디스플레이 영역에 대응하여 구비되고, R.G.B 색화소로 이루어진 컬러필터(220)를 포함한다.
상기 차광막(210)은 상기 TFT(110), 데이터 라인(DL) 및 게이트 라인(GL)이 상기 투과형 액정표시장치(400)의 화면에 투영되는 것을 방지한다. 또한, 상기 차광막(210)은 상기 하부 기판(100)의 구동영역 및 실라인 영역(DRA, SLA)에 대응하도록 구비되어 상기 게이트 구동회로(160) 및 연결 배선(165)이 상기 투과형 액정표시장치(400)의 화면에 투영되는 것을 방지한다.
상기 컬러필터(220)는 상기 R.G.B 색화소 각각이 상기 하부 기판(100)에 구비된 상기 다수의 화소 각각에 대응하도록 상기 상부 기판(200) 상에 구비된다. 또한, 상기 R.G.B 색화소 각각은 상기 차광막(210)과는 중첩된다.
상기 컬러필터(220) 및 차광막(210) 상에는 상기 컬러필터(220) 및 차광막(210)을 보호하고, 상기 차광막(210)과 컬러필터(220)와의 사이에서 발생되는 단차를 감소시키기 위한 평탄화막(230)이 구비된다. 상기 평탄화막(230) 상에는 투명성 도전 물질로 이루어진 공통전극(240)이 균일한 두께로 적층된다. 여기서, 상기 공통전극은 상기 표시영역(DA) 뿐만 아니라, 상기 실라인 영역(SLA) 및 구동영역(DRA)에까지 형성된다.
상기 공통전극(240) 상에는 셀갭유지부재(250)가 구비되어 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이를 이격시킨다. 구체적으로, 상기 셀갭유지부재(250)는 상기 표시영역(DA) 내에 구비되어 상기 투과형 액정표시장치(600)의 셀갭을 자신의 높이만큼 유지시킨다.
한편, 상기 투과형 액정표시장치(600)는 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이에 개재되어 상기 두 기판(100, 200)을 결합시키기 위한 실런트(350, 360)를 구비한다. 상기 실런트(350, 360)는 상기 실라인 영역(SLA)에 대응하도록 배치되는데, 특히 제1 실런트(350)는 상기 제1 영역(Ⅰ) 및 제2 영역(Ⅱ)과의 사이에 구비되고 제2 실런트(360)는 상기 제2 영역(Ⅱ)을 표시영역(DA) 및 구동영역(DRA)으로 구분하기 위해 두 영역(DA, DRA) 사이에 구비된다.
상기 하부 기판(100)과 상기 상부 기판(200)이 각각 완성되면, 상기 하부 기판(100)과 상기 상부 기판(200)은 상기 실런트(350, 360)에 의해서 견고하게 결합된다. 상기 하부 기판(100)과 상기 상부 기판(200)이 결합되면, 상기 공통전극(240)은 상기 표시영역(DA)에서 상기 화소전극(120)과 서로 마주볼 뿐만아니라, 상기 게이트 구동회로(160)와도 상기 주변영역(PA)에서 서로 마주보게 된다.
그러므로, 상기 구동영역(DRA)과 상기 표시영역(DRA)사이에 구비된 상기 제2 실런트(360)는 상기 액정층(300)이 구동영역(DRA)에 개재되지 못하도록 밀봉되므로, 상기 게이트 구동회로(160)에는 액정이 차단될 수 있다.
따라서, 상기 구동영역(DRA)에 대응하여 형성되는 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에는 상기 액정층(300)이 개재되지 못한다.
상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 발생되는 기생 커패시턴스는 둘 사이에 개재된 유전체의 유전율에 비례한다. 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에는 상기 액정층(300)보다 현저하게 낮은 유전율을 갖는 대기가 개재됨으로서 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다.
뿐만 아니라, 상기 게이트 구동회로(160)는 위와 같이 외부에 바로 노출되는 것이 아니라 상기 제1 실런트(350)에 의해 외부로부터 보호되므로 이물에 오염되는 것을 방지하는 등 손상을 방지할 수 있다.
도 5에서는 상기 상부 기판(200)이 상기 하부 기판(100)과 전체적으로 대응하도록 구비된다. 그러나, 상기 상부 기판(200)은 상기 하부 기판(100)과 부분적으로 대응하도록 구비될 수 있다.
도 6a내지 도 6d는 도 4에 도시된 액정표시장치를 제조하는 방법을 도시한 도면이고, 도 7은 도 6b에서 도시한 하부 기판을 나타낸 평면도이다.
도 6a를 참조하면, 본 발명에 따른 액정표시장치를 제조하기 위하여 먼저 하부 기판(100)과 상부 기판(200)을 구비한다.
상기 하부 기판은 제1 영역(Ⅰ)과 제2 영역(Ⅱ)으로 나뉘며, 제2 영역(Ⅱ)은 표시영역과 표시영역(DA)에 인접한 구동영역(DRA)으로 이루어진다.
한편, 상기 상부 기판(200)에는 상기 화소전극과 마주보는 공통전극(240)이 구비된다.
도 6b 및 도 7을 참조하면, 하부 기판(100)의 제1 영역(Ⅰ) 및 제2 영역(Ⅱ)을 구분하고 상기 하부 기판(100)과 상기 상부 기판(200)을 결합시키는 제1 실런트(370)가 형성된다.
제1 실런트(370)의 측벽에 상기 게이트 구동회로와 외부를 연결하는 틈(390)을 형성한다.
상기 하부 기판은 제1 영역(Ⅰ)과 제2 영역(Ⅱ)으로 나뉘며, 제2 영역(Ⅱ)은 표시영역과 표시영역(DA)에 인접한 구동영역(DRA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인(GL), 데이터 라인(DL), 상기 게이트 라인 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(110) 및 상기 TFT(110)에 결합된 화소전극(120)으로 이루어진다.
상기 구동영역(DRA)에는 상기 게이트 라인(GL)에 구동전압을 인가하기 위한 게이트 구동회로(160)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(160)를 상기 하부 기판상에 집적시킴으로써, 상기 액정표시장치의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.
상기 틈(390)을 형성하는 이유는, 후에 하부 기판(100)과 상기 상부 기판(200)이 합착되는 단계에서 게이트 구동회로가 구비된 영역상에 발생될 염려가 있는 기포등이 빠져나가게 하기 위함이다. 따라서, 게이트 구동회로(미도시)와 공통 전극(240)사이에 유전체로 작용할 수 있는 물질을 최소한으로 한정시켜 게이트 구동회로와 공통 전극사이의 기생 커패시턴스를 감소시킬 수 있다.
상기 제1 실런트(370)의 측벽에 게이트 구동회로와 외부를 연결하는 틈(미도시)을 형성하는 것은 제1 실런트(370)를 일종의 패턴으로 형성하는 것으로서 일반적인 실크 스크린(silk screen)방법으로 가능하며, 이는 일반적으로 알려진 방법이므로 그 상세한 설명은 생략한다.
상기 틈(390)은 후에 상기 하부 기판(100)과 상기 상부 기판(200)이 합착되는 단계에서 완전히 메워져야 하므로 합착시 실런트가 퍼지는 평균폭인 0.5내지 1mm보다 작게 형성하는 것이 바람직하다.
도 6c를 참조하면, 제2 영역(Ⅱ)을 구동영역(DRA)과 표시영역(DA)으로 구분하는 제2 실런트(380)를 형성한다.
상기 제2 실런트(380)는 상기 제1 실런트(370)와 연결되고 제1 실런트(370)와 동일한 높이를 갖도록 하여 후에 개재될 액정이 상기 구동영역(DRA)에는 개재되지 못하도록 밀봉된다.
도 6d를 참조하면, 상기 하부 기판(100)과 상기 상부 기판(200)을 합착한다.
두 개의 기판(100, 200)이 합착되면서 주위의 고온으로 인해 생길 염려가 있는 상기 구동영역상의 기포등이 빠져나가며, 그 후에 상기 실런트(370)는 아직 경화되지 않은 상태이므로 상기 도 6b 및 도 6c에서의 틈은 실런트(370)가 퍼지면서 메워진다.
구동영역상의 이물질들을 두 개의 기판(100, 200) 합착과정에서 제거함으로써 게이트 구동회로(미도시)와 공통전극(240)사이의 기생 커패시턴스를 감소시킬 수 있다.
이와 같은 액정표시장치 및 이의 제조 방법에 따르면, 하부 기판은 액정층을 게이트 구동회로와 공통전극사이에 개재되지 않도록 하는 결합부재가 더 구비되기 때문에 액정층은 표시영역 내에서만 상기 하부 기판과 상기 상부 기판과의 사이에 개재된다.
따라서, 하부 기판의 게이트 구동회로와 상부 기판의 공통전극과의 사이에 액정층이 개재되지 않음으로써 상기 게이트 구동회로와 상기 공통전극과의 사이에 기생 커패시턴스가 생성되는 것을 감소시킬 수 있다.
또한, 상기 기생 커패시턴스의 생성을 억제함으로써 상기 게이트 구동회로의 오동작을 방지할 수 있고, 그로 인해서 액정표시장치의 표시 특성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 제1 영역과 제2 영역을 갖는 하부 기판;
    컬러필터 및 상기 컬러필터 상에 구비된 공통전극으로 이루어진 상부 기판;
    상기 제1 영역과 상기 제2 영역을 구분하고, 상기 하부 기판과 상기 상부 기판과의 사이에서 상기 하부 기판과 상기 상부 기판을 결합시키기 위한 제1 결합부재;
    상기 제1 결합부재와 함께 상기 제2 영역을 표시부와 구동부로 구분하는 제2 결합부재; 및
    상기 표시부에 대응하여 하부 기판과 상기 상부 기판과의 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 제2 결합부재의 높이는 제1 결합부재의 높이와 동일한 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 제2 결합부재는 상기 액정층이 상기 표시부와 대응되는 영역에만 개재되도록 밀봉된 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 하부 기판은,
    게이트 라인;
    상기 게이트 라인과 교차되는 데이터 라인;
    상기 게이트 라인과 데이터 라인에 연결된 스위칭 소자; 및
    상기 스위칭 소자에 결합된 화소전극을 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서, 상기 구동부는 상기 게이트 라인의 일단에 연결되어 상기 게이트 라인으로 상기 구동신호를 순차적으로 인가하는 것을 특징으로 하는 액정표시장치.
  6. 하부 기판을 구비하는 단계;
    컬러필터 및 상기 컬러필터 상에 구비된 공통전극으로 이루어진 상부 기판을 구비하는 단계;
    상기 하부 기판을 제1 영역과 상기 제2 영역을 구분하고, 상기 하부 기판과 상기 상부 기판과의 사이에서 상기 하부 기판과 상기 상부 기판을 결합시키기 위한 제1 결합부재를 형성하는 단계;
    상기 제1 결합부재와 함께 상기 제2 영역을 표시부와 구동부로 구분하기 위한 제2 결합부재를 형성하는 단계;
    상기 하부 기판과 상기 상부 기판을 합착시키는 단계; 및
    상기 표시부에 대응하여 하부 기판과 상기 상부 기판과의 사이에 액정층을 개재하는 단계를 포함한 액정표시장치의 제조 방법.
  7. 제6항에 있어서, 제1 결합부재에 상기 구동부와 외부를 연결하는 틈을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  8. 제7항에 있어서, 상기 틈의 폭은 1mm보다 작은 것을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제7항에 있어서, 상기 틈은 상기 하부 기판과 상기 상부 기판을 합착하면서 메워지는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020030018206A 2003-03-24 2003-03-24 액정표시장치 및 이의 제조 방법 KR100911464B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030018206A KR100911464B1 (ko) 2003-03-24 2003-03-24 액정표시장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030018206A KR100911464B1 (ko) 2003-03-24 2003-03-24 액정표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040083657A true KR20040083657A (ko) 2004-10-06
KR100911464B1 KR100911464B1 (ko) 2009-08-11

Family

ID=37367341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018206A KR100911464B1 (ko) 2003-03-24 2003-03-24 액정표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100911464B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180531B2 (ja) 1993-09-20 2001-06-25 株式会社半導体エネルギー研究所 液晶表示装置
JPH0980449A (ja) * 1995-07-10 1997-03-28 Sanyo Electric Co Ltd 表示装置及び液晶表示装置の製造方法
TW430859B (en) 1997-05-22 2001-04-21 Semiconductor Energy Lab Electro-optical device
JP4396031B2 (ja) 2000-12-26 2010-01-13 カシオ計算機株式会社 表示パネル及び基板結合方法

Also Published As

Publication number Publication date
KR100911464B1 (ko) 2009-08-11

Similar Documents

Publication Publication Date Title
JP5208259B2 (ja) 液晶表示装置
US6573957B1 (en) Liquid crystal display device
US8125601B2 (en) Upper substrate and liquid crystal display device having the same
JP4386862B2 (ja) 液晶表示装置及びその製造方法
JP4477552B2 (ja) 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法
US8743330B2 (en) Liquid crystal display device
US7298356B2 (en) Electro-optic device and electronic equipment
US7446826B2 (en) Display panel and method of manufacture
KR20070122145A (ko) 전기 광학 장치 및 전자 기기
JP2007024963A (ja) 液晶表示装置
KR20050068855A (ko) 액정표시장치용 어레이 기판
JP2004101674A (ja) 液晶表示装置
JP2007233349A (ja) 表示装置
JP2012208178A (ja) 電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JP5776305B2 (ja) 電気光学装置、及び電子機器
KR100911464B1 (ko) 액정표시장치 및 이의 제조 방법
KR20050049656A (ko) 액정표시패널 및 그 제조방법
KR101232337B1 (ko) 액정표시장치
KR100931587B1 (ko) 액정표시장치 및 이의 제조 방법
KR20030095904A (ko) 라인 온 글래스형 액정패널 및 그 제조방법
KR100937711B1 (ko) 액정표시장치
KR100894044B1 (ko) 액정표시장치
KR101012493B1 (ko) 액정표시장치
KR20040083684A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee