KR20040080602A - Method for fabricating wafer level package - Google Patents
Method for fabricating wafer level package Download PDFInfo
- Publication number
- KR20040080602A KR20040080602A KR1020030015460A KR20030015460A KR20040080602A KR 20040080602 A KR20040080602 A KR 20040080602A KR 1020030015460 A KR1020030015460 A KR 1020030015460A KR 20030015460 A KR20030015460 A KR 20030015460A KR 20040080602 A KR20040080602 A KR 20040080602A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- stress buffer
- ball
- ball land
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
본 발명은 웨이퍼 레벨 패키지 제조방법에 관한 것으로, 보다 상세하게는, 솔더 볼의 신뢰성(solderability)을 개선시키기 위한 방법에 관한 것이다.The present invention relates to a wafer level package manufacturing method, and more particularly, to a method for improving solderability of solder balls.
기존의 패키지는 반도체 제조 공정이 완료된 웨이퍼를 그의 스크라이브 라인을 따라 절단하여 개개의 반도체 칩들로 분리한 후, 각 반도체 칩별로 패키징 공정을 실시하는 것에 의해 제조되었다.Existing packages are manufactured by cutting a wafer having a semiconductor manufacturing process along its scribe line, separating the wafer into individual semiconductor chips, and then performing a packaging process for each semiconductor chip.
그러나, 상기 패키징 공정은 자체적으로 많은 단위 공정들, 예를들어, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 반도체 칩별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징에 소요되는 시간이 너무 많다는 문제점을 안고 있다.However, the packaging process itself includes many unit processes, for example, chip attaching, wire bonding, molding, trim / forming, and the like, and each packaging process must be performed for each semiconductor chip. The method for manufacturing a package has a problem that the time required for packaging for all the semiconductor chips is too long in view of the number of semiconductor chips obtained from one wafer.
이에, 최근에는 웨이퍼 레벨에서 패키징을 실시한 후, 웨이퍼 레벨로 패키징된 각 칩들을 절단하여 개개의 패키지들로 분리시키는 방법이 제시되었으며, 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지(Wafer Level Package)라 칭한다.Recently, after packaging at the wafer level, a method of cutting each chip packaged at the wafer level and separating them into individual packages has been proposed. The package manufactured in this manner is a wafer level package. It is called.
이러한 웨이퍼 레벨 패키지는 칩 싸이즈로 제작이 가능하며, 따라서, 생산성을 향상시킬 수 있다는 잇점 이외에 기존의 칩 싸이즈 패키지와 마찬가지로 패키지의 실장 면적을 줄여 고용량의 전기/전자 제품을 구현할 수 있다는 잇점 또한 갖는다. 이에, 웨이퍼 레벨 패키지는 웨이퍼 레벨 칩 싸이즈 패키지로도 불리운다.Such wafer-level packages can be manufactured in chip size, and thus, in addition to improving productivity, the wafer-level package has the advantage of enabling high-capacity electric / electronic products by reducing the mounting area of the package as in the conventional chip size package. Thus, wafer level packages are also referred to as wafer level chip size packages.
한편, 상기 웨이퍼 레벨 패키지는 필수적으로 패드 재배열이 이루어져야 한다. 상기 패드 재배열 공정은 반도체 칩의 본딩패드를 소망하는 위치로 옮기는 것을 말하며, 이를 위해, 통상의 웨이퍼 레벨 패키지 제조 공정에서는 금속배선을 형성하고 있다. 여기서, 금속배선 물질로서는 구리(Cu)가 주로 이용된다.On the other hand, the wafer level package is essentially pad rearrangement. The pad rearrangement process refers to moving a bonding pad of a semiconductor chip to a desired position. For this purpose, a metal wiring is formed in a conventional wafer level package manufacturing process. Here, copper (Cu) is mainly used as the metal wiring material.
이하에서는 도 1을 참조해서 종래의 웨이퍼 레벨 패키지를 설명하도록 한다.Hereinafter, a conventional wafer level package will be described with reference to FIG. 1.
도 1은 종래의 웨이퍼 레벨 칩 싸이즈 패키지를 도시한 단면도이다. 도시된 바와 같이, 반도체 칩(1) 상에 그의 본딩 패드들(1a)을 노출시키도록 스트레스 버퍼층(stress bufer layer : 3)이 형성되어 있고, 스트레스 버퍼층(3) 상에는 반도체 칩(1)의 각 본딩 패드(도시안됨)와 연결되게 구리 배선(5)이 형성되어 있다. 그리고, 스트레스 버퍼층(3) 및 런너 메탈(5) 상에는 런너 메탈(5)의 볼 랜드(6)를 노출시키도록 솔더 마스크(7)가 형성되어 있으며, 노출된 볼 랜드(6) 상에는 솔더 볼(9)이 부착되어 있다.1 is a cross-sectional view illustrating a conventional wafer level chip size package. As shown, a stress buffer layer 3 is formed on the semiconductor chip 1 to expose its bonding pads 1a, and on the stress buffer layer 3 each of the semiconductor chip 1 is formed. Copper wirings 5 are formed to be connected to the bonding pads (not shown). The solder mask 7 is formed on the stress buffer layer 3 and the runner metal 5 to expose the ball lands 6 of the runner metal 5, and the solder balls 7 are exposed on the exposed ball lands 6. 9) is attached.
그러나, 종래의 웨이퍼 레벨 패키지는 솔더 조인트의 신뢰성(solderability)이 취약하다는 단점이 있다.However, conventional wafer level packages have a disadvantage in that solder joint reliability is weak.
자세하게, 본원 발명자는 산화막이 존재하는 상황에서의 솔더 볼의 젖음성 (wettability)을 확인하기 위해, 도 2에 도시된 바와 같이, 2㎝×3㎝ 크기의 베어 실리콘(bare Si) 기판(11) 상에 Ti막(12), NiV막(13) 및 Cu막(14)를 1㎛ 두께로 순차 증착하고, 그리고, UBM 마스크(15)를 이용하여 솔더 볼 랜드를 형성한 후, 이를 핫 플레이트(hot plate)와 컨벡션 오븐(convection oven)에서 각각 24시간 산화시키고, 그런다음, 솔더 볼(16)의 마운팅(mounting)을 실시한 조건하에서 각 솔더 볼의 볼 전단 강도(ball shear strength)를 측정하였다. 이때, 상기 솔더 볼은 0.5㎜ 직경의 Pb/Sn/2Ag 유테틱 솔더를 이용하고, 플럭스(flux)는 RMA 타입을 사용하였다.In detail, the inventors of the present invention, on the bare silicon substrate 11 of 2cm x 3cm size, as shown in Figure 2, in order to confirm the wettability of the solder ball in the presence of the oxide film The Ti film 12, the NiV film 13, and the Cu film 14 were sequentially deposited to a thickness of 1 탆, and solder ball lands were formed using the UBM mask 15, and then hot plates (hot) After 24 hours of oxidation in a plate and a convection oven, the ball shear strength of each solder ball was measured under the conditions in which the solder balls 16 were mounted. In this case, the solder ball used a Pb / Sn / 2Ag eutectic solder having a diameter of 0.5mm, and the flux used an RMA type.
하기의 표 1은 산화시키지 않은 경우와 핫 플레이트에서의 24시간 산화시킨 경우 및 컨벡션 오븐에서의 24시간 산화시킨 경우에서의 볼 전단 강도를 측정한 결과를 나타낸 것이다.Table 1 below shows the results of measuring the ball shear strength when not oxidized, when oxidized for 24 hours in a hot plate, and when oxidized for 24 hours in a convection oven.
(표 1)Table 1
상기 표 1로부터, 핫 플레이트 또는 컨벡션 오븐에서 산화시키면, 비록, 700gf 이상의 높은 볼 전단 강도를 나타내기는 하지만, 전혀 산화시키지 않은 경우 보다 대략 100gf 정도 낮은 볼 전단 강도를 나타냄을 알 수 있다.Table 1 shows that when oxidized in a hot plate or convection oven, although it shows a high ball shear strength of 700 gf or more, it shows a ball shear strength of about 100 gf lower than that of no oxidation at all.
아울러, 핫 플레이트 또는 컨벡션 오븐에서 산화시킨 경우, 높은 강도와 더불어 파괴도 솔더 볼 자체 파괴로 나타나므로 바람직하다고 볼 수도 있지만, 도 3에서 보여지는 바와 같이, 산화로 인해 볼 랜드 "A"에서 볼 랜드 외곽의 일부분이 솔더 젖지 못했음을 볼 수 있다. 볼 랜드 "B"에서는 전면적이 솔더로 젖어 있다.In addition, in the case of oxidizing in a hot plate or convection oven, it may be considered preferable that the fracture together with the high strength results in solder ball self-destruction, but as shown in FIG. You can see that a part of the exterior is not wetted with solder. In the ball land "B", the entire surface is wet with solder.
결국, 상기 표 1 및 도 3으로부터, 볼 랜드가 솔더로 완전히 젖지 못하면, 상대적으로 낮은 볼 전단 강도를 나타냄을 알 수 있는 바, 종래의 웨이퍼 레벨 패키지는 볼 랜드, 즉, 구리 배선의 산화를 억제시키지 않는 한, 솔더 볼의 신뢰성이 취약해진다는 것을 유추할 수 있다.As a result, it can be seen from Table 1 and FIG. 3 that when the ball lands are not completely wetted with solder, they exhibit relatively low ball shear strength, and the conventional wafer level package suppresses oxidation of the ball lands, that is, copper wiring. It can be inferred that the reliability of the solder ball becomes weak unless it is made.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 솔더 볼의 신뢰성을 개선시킬 수 있는 웨이퍼 레벨 패키지 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a wafer level package manufacturing method capable of improving the reliability of solder balls, which is devised to solve the above problems.
도 1은 종래의 웨이퍼 레벨 패키지를 도시한 단면도.1 is a cross-sectional view of a conventional wafer level package.
도 2는 종래 볼 랜드의 확대 단면도.2 is an enlarged cross-sectional view of a conventional ball land.
도 3은 볼 랜드의 젖음 상태를 보여주는 사진.3 is a photograph showing the wet state of the ball land.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 설명하기 위한 공정별 단면도.4A to 4F are cross-sectional views illustrating processes for manufacturing a wafer level package according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
41 : 반도체 칩 41a : 본딩패드41: semiconductor chip 41a: bonding pad
42 : 스트레스 버퍼층 43 : 감광막 패턴42: stress buffer layer 43: photosensitive film pattern
44 : 구리 배선 45 : 솔더 마스크44 copper wiring 45 solder mask
46 : 볼 랜드 47 : 산화방지막46: Borland 47: antioxidant film
48 : 솔더 볼 50 : 포토 마스크48: solder ball 50: photo mask
상기와 같은 목적을 달성하기 위하여, 본 발명은, 표면에 본딩패드를 구비한 다수개의 반도체 칩으로 구성된 웨이퍼 상에 스트레스 버퍼층을 도포하는 단계; 상기 스트레스 버퍼층 상에 각 칩의 본딩패드 상의 스트레스 버퍼층 부분은 노출시키면서 볼 랜드가 형성될 스트레스 버퍼층 부분 상에서는 상대적으로 얇은 두께를 갖는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용해서 스트레스 버퍼층을 식각하여 본딩패드를 노출시킴과 동시에 볼 랜드가 형성될 영역에 오목 홈을 형성하는 단계; 상기 노출된 본딩패드 및 스트레스 버퍼층 상에 오목렌즈 구조의 볼 랜드를 갖는 구리 배선을 형성하는 단계; 상기 구리 배선을 포함한 스트레스 버퍼층 상에 구리 배선의 볼 랜드를 노출시키는 솔더 마스크를 형성하는 단계; 상기 노출된 볼 랜드 표면에 산화방지막을 형성하는 단계; 상기 산화방지막이 형성된 볼 랜드 상에 솔더 볼을 부착하는 단계; 및 상기 웨이퍼 레벨의 결과물을 칩 레벨로 분리시키는 단계를 포함하는 웨이퍼 레벨 패키지 제조방법을 제공한다.In order to achieve the above object, the present invention, the step of applying a stress buffer layer on a wafer consisting of a plurality of semiconductor chips having a bonding pad on the surface; Forming a photoresist pattern having a relatively thin thickness on the stress buffer layer portion where a ball land is to be formed while exposing a stress buffer layer portion on a bonding pad of each chip on the stress buffer layer; Etching the stress buffer layer using the photoresist pattern to expose a bonding pad and to form a concave groove in a region where a ball land is to be formed; Forming a copper wiring having a concave lens structure ball land on the exposed bonding pad and the stress buffer layer; Forming a solder mask on the stress buffer layer including the copper wiring to expose the ball lands of the copper wiring; Forming an anti-oxidation film on the exposed ball land surface; Attaching solder balls onto the ball lands on which the antioxidant film is formed; And separating the wafer-level product into chip-level products.
여기서, 상기 감광막 패턴을 형성하는 단계는, 상기 스트레스 버퍼층 상에 감광막을 도포하는 단계; 본딩패드에 대응하여 광 투과 영역을 갖고, 볼 랜드가 형성될 영역에 대응하여 광 반투과 영역을 가지며, 그 이외 영역에 대응하여 광 차단 영역을 갖는 포토 마스크를 이용해서 감광막을 노광하는 단계; 및 상기 노광된 감광막을 현상하는 단계로 구성된다.The forming of the photoresist pattern may include applying a photoresist on the stress buffer layer; Exposing the photosensitive film using a photomask having a light transmitting region corresponding to the bonding pad, a light semitransmissive region corresponding to the region where the ball land is to be formed, and a light blocking region corresponding to the other regions; And developing the exposed photosensitive film.
또한, 상기 산화방지막은 Ni 또는 Au로 이루어진다.In addition, the antioxidant film is made of Ni or Au.
본 발명에 따르면, 볼 랜드 상에 산화방지막을 형성하면서 상기 볼 랜드가오목렌즈 구조를 갖도록 함으로써 볼 전단 강도를 높일 수 있으며, 이에 따라, 솔더 볼의 신뢰성을 개선시킬 수 있다.According to the present invention, the ball land strength can be increased by forming the anti-oxidation film on the ball land so as to have the concave lens structure, thereby improving the reliability of the solder ball.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 설명하기 위한 공정별 단면도이다. 여기서, 각 도면은 단위 칩에 대해서만 도시한다.4A through 4F are cross-sectional views illustrating processes for manufacturing a wafer level package according to an exemplary embodiment of the present invention. Here, each drawing is shown only for a unit chip.
도 4a를 참조하면, 소자 제조 공정이 완료된 다수개의 반도체 칩(41)으로 구성되고 표면에 보호층이 도포된 웨이퍼 상에 폴리이미드와 같은 물질로 이루어진 스트레스 버퍼층(42)을 도포한다.Referring to FIG. 4A, a stress buffer layer 42 made of a material such as polyimide is coated on a wafer composed of a plurality of semiconductor chips 41 having a device manufacturing process completed and a protective layer coated on a surface thereof.
도 4b를 참조하면, 스트레스트 버퍼층(42) 상에 감광막을 도포한다. 그런다음, 상기 감광막(43)을 광 투과 영역(A)과 광 반투과 영역(B) 및 광 차단 영역(C)을 갖는 포토 마스크(50)를 이용해서 노광한다. 여기서, 상기 포토 마스크(50)에서의 광 투과 영역(A)은 반도체 칩의 본딩패드(41a)에 대응하는 영역이고, 광 반투과 영역(C)은 후속에서 형성될 볼 랜드에 대응하는 영역이다.Referring to FIG. 4B, a photosensitive film is coated on the stress buffer layer 42. Then, the photosensitive film 43 is exposed using a photo mask 50 having a light transmitting region A, a light semitransmissive region B, and a light blocking region C. FIG. Here, the light transmitting region A of the photomask 50 is a region corresponding to the bonding pad 41a of the semiconductor chip, and the light semitransmissive region C is a region corresponding to the ball land to be formed subsequently. .
다음으로, 노광된 감광막(43)을 현상하여 영역 별로 상이한 두께를 감광막 패턴(43)을 형성한다. 이때, 상기 광 투과 영역(A)에 해당하는 감광막 부분은 완전히 현상되는 반면, 상기 광 반투과 영역(B)에 해당하는 감광막 부분은 하프(half)로 현상된다. 따라서, 상기 감광막 패턴(43)은 본딩패드(41a) 상의 스트레스 버퍼층 부분은 노출시키면서 볼 랜드가 형성될 스트레스 버퍼층 부분 상에서는 상대적으로 얇은 두께를 갖는 형태가 된다.Next, the exposed photosensitive film 43 is developed to form the photosensitive film pattern 43 having a different thickness for each region. In this case, the photoresist portion corresponding to the light transmissive region A is completely developed, while the photoresist portion corresponding to the light semitransmissive region B is developed in half. Accordingly, the photoresist pattern 43 has a relatively thin thickness on the stress buffer layer portion where the ball land is to be formed while exposing the stress buffer layer portion on the bonding pad 41a.
도 4c를 참조하면, 반도체 칩(41)의 본딩패드(41a)가 노출되도록 감광막 패턴(43)을 식각 마스크로 이용해서 스트레스 버퍼층(42)을 식각한다. 이때, 본딩패드(41a) 상의 스트레스 버퍼층 부분은 완전 식각되는 반면, 볼 랜드가 형성될 영역에 대응하는 스트레스 버퍼층 부분은 일부 두께만 식각되어 오목 홈(H)이 형성된다.Referring to FIG. 4C, the stress buffer layer 42 is etched using the photoresist pattern 43 as an etching mask so that the bonding pads 41a of the semiconductor chip 41 are exposed. At this time, the portion of the stress buffer layer on the bonding pad 41a is completely etched, while the portion of the stress buffer layer corresponding to the region where the ball land is to be formed is etched only to form a recessed groove H.
도 4d를 참조하면, 감광막 패턴을 제거한 후, 노출된 본딩패드(41a) 및 스트레스 버퍼층(42) 상에 스퍼터링 공정으로 Al막과 Ni막 및 Cu막을 차례로 증착한다. 그런다음, 공지의 공정에 따라 상기 적층 금속막을 패터닝하여 구리 배선(44)을 형성한다.Referring to FIG. 4D, after the photoresist pattern is removed, an Al film, a Ni film, and a Cu film are sequentially deposited on the exposed bonding pad 41a and the stress buffer layer 42 by a sputtering process. Then, the laminated metal film is patterned according to a known process to form a copper wiring 44.
도 4e를 참조하면, 결과물 상에 BCB(Benzo Cyclo Butyne)와 같은 폴리머로 이루어진 솔더 마스크(45)를 도포한다. 그런다음, 상기 솔더 마스크(45)를 식각하여 후속에서 솔더 볼이 부착될 구리 배선 부분, 즉, 볼 랜드(46)를 형성한다. 이때, 상기 볼 랜드(46)는 오목 홈 상에 형성된 것과 관련해서 오목렌즈 구조를 갖게 된다.Referring to FIG. 4E, a solder mask 45 made of a polymer such as Benzo Cyclo Butyne (BCB) is coated on the resultant. Then, the solder mask 45 is etched to form a copper wiring portion, that is, a ball land 46, to which solder balls are subsequently attached. At this time, the ball land 46 has a concave lens structure in relation to that formed on the concave groove.
이어서, 상기 볼 랜드(46) 상에, 즉, 솔더 볼과 부착될 구리 배선 부분 상에, Cu 산화로 인해 솔더 볼의 젖음(wetting)성 저하가 야기되고, 그래서, 볼 전단 강도가 낮아지는 현상을 방지하기 위해, 전해 또는 무전해 도금을 이용하여 Ni 또는 Au로 이루어진 산화방지막(47)을 형성한다. 여기서, 상기 산화막방지막(47)을형성하기 위한 다른 방법으로서 마스크를 이용한 스퍼터링 공정으로 부분적으로 Ni 또는 Au로 이루어진 산화막방지막을 형성할 수도 있다.Subsequently, on the ball land 46, that is, on the copper wiring portion to be attached to the solder ball, the oxidation of Cu causes a decrease in the wetting property of the solder ball, so that the ball shear strength is lowered. In order to prevent this, an anti-oxidation film 47 made of Ni or Au is formed using electrolytic or electroless plating. Here, as another method for forming the oxide film 47, an oxide film of Ni or Au may be partially formed by a sputtering process using a mask.
도 4f를 참조하면, 표면에 Ni 또는 Au로 이루어진 산화방지막(47)이 형성된 볼 랜드 상에 솔더 볼(48)을 부착한 후, 이를 리플로우시킨다.Referring to FIG. 4F, after the solder balls 48 are attached to the ball lands on which the antioxidant film 47 made of Ni or Au is formed, the solder balls 48 are reflowed.
그런다음, 웨이퍼 레벨로 제조된 다수개의 패키지를 칩 레벨로 절단하여 웨이퍼 레벨 패키지를 완성한다.Then, a plurality of packages manufactured at the wafer level are cut at the chip level to complete the wafer level package.
전술한 바와 같은 본 발명의 방법에 따르면, 볼 랜드, 즉, 솔더 볼이 부착될 구리 배선 상에 Ni 또는 Au로 이루어진 산화방지막을 형성해 주기 때문에 상기 볼 랜드가 산화되는 것을 방지할 수 있으며, 이에 따라, 볼 전단 강도의 저하를 방지할 수 있는 바, 솔더 볼의 신뢰성을 확보할 수 있게 된다.According to the method of the present invention as described above, since the anti-oxidation film made of Ni or Au is formed on the ball land, that is, the copper wiring to which the solder ball is attached, the ball land can be prevented from being oxidized. Since the fall of the ball shear strength can be prevented, the reliability of the solder ball can be ensured.
아울러, 본 발명의 방법에 따르면, 볼 랜드는 오목렌즈 구조를 갖기 때문에 구조적으로 볼 때 볼 전단 강도 및 자기-정렬(self-align)이 우수하며, 그래서, 이 또한 솔더 볼의 신뢰성을 확보하는데 기여한다.In addition, according to the method of the present invention, since the ball land has a concave lens structure, it is excellent in ball shear strength and self-alignment when viewed structurally, and thus, also contributes to ensuring the reliability of the solder ball. do.
결국, 본 발명의 방법은 볼 랜드의 산화를 방지하면서 볼 랜드가 오목렌즈 구조를 갖도록 함으로써 볼 전단 강도의 증가를 통해 솔더 볼의 신뢰성, 즉, 솔더 조인트(solder joint)의 신뢰성을 종래의 그것에 비해 크게 개선시킬 수 있다.As a result, the method of the present invention allows the ball land to have a concave lens structure while preventing the oxidation of the ball land, thereby increasing the ball shear strength, that is, the reliability of the solder joint, that is, the reliability of the solder joint. It can be greatly improved.
이상에서와 같이, 본 발명은 볼 랜드 상에 산화방지막을 형성하면서 상기 볼 랜드가 오목렌즈 구조를 갖도록 함으로써, 볼 랜드의 산화를 방지하면서 볼 랜드가 구조적으로 볼 전단 강도가 우수하도록 만들 수 있으며, 이에 따라, 볼 전단 강도를 높일 수 있는 바, 솔더 조인트의 신뢰성을 개선시킬 수 있고, 나아가, 패키지의 신뢰성을 향상시킬 수 있다.As described above, according to the present invention, the ball land has a concave lens structure while forming an anti-oxidation film on the ball land, thereby preventing the ball land from being oxidized and making the ball land structurally excellent in ball shear strength, As a result, the ball shear strength can be increased, so that the reliability of the solder joint can be improved, and further, the reliability of the package can be improved.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030015460A KR20040080602A (en) | 2003-03-12 | 2003-03-12 | Method for fabricating wafer level package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030015460A KR20040080602A (en) | 2003-03-12 | 2003-03-12 | Method for fabricating wafer level package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040080602A true KR20040080602A (en) | 2004-09-20 |
Family
ID=37365230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030015460A KR20040080602A (en) | 2003-03-12 | 2003-03-12 | Method for fabricating wafer level package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040080602A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101027892B1 (en) * | 2007-11-14 | 2011-04-07 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | Wafer level sensing package and manufacturing process thereof |
| CN116759321A (en) * | 2023-08-21 | 2023-09-15 | 广州市艾佛光通科技有限公司 | Semiconductor chip bonding pad, manufacturing method thereof and chip packaging method |
-
2003
- 2003-03-12 KR KR1020030015460A patent/KR20040080602A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101027892B1 (en) * | 2007-11-14 | 2011-04-07 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | Wafer level sensing package and manufacturing process thereof |
| CN116759321A (en) * | 2023-08-21 | 2023-09-15 | 广州市艾佛光通科技有限公司 | Semiconductor chip bonding pad, manufacturing method thereof and chip packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
| KR100306842B1 (en) | Redistributed Wafer Level Chip Size Package Having Concave Pattern In Bump Pad And Method For Manufacturing The Same | |
| KR940008327B1 (en) | Semiconductor package and mounting method thereof | |
| KR100266698B1 (en) | Semiconductor chip package and fabrication method thereof | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| US8399348B2 (en) | Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor | |
| TW200945462A (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
| TW588440B (en) | Pad-rerouting for integrated circuit chips | |
| US6596611B2 (en) | Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed | |
| JP2006511085A (en) | Electronic device and manufacturing method thereof | |
| JP2836027B2 (en) | Method of forming solder bumps | |
| KR20040080602A (en) | Method for fabricating wafer level package | |
| US7105920B2 (en) | Substrate design to improve chip package reliability | |
| KR100376878B1 (en) | Method for fabricating wafer level package | |
| KR100691000B1 (en) | Method for fabricating wafer level package | |
| KR101490799B1 (en) | Wafer level package structure, LED module using the same and method for manufacturing thereof | |
| KR20030088249A (en) | Method of Fabricating Package of semiconductor laser devices | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| KR100343454B1 (en) | Wafer level package | |
| JP2005038932A (en) | Semiconductor device, and method for manufacturing the same | |
| KR20160032524A (en) | Printed circuit board and manufacturing method thereof | |
| KR100321161B1 (en) | Method of fabricating wafer level package | |
| KR100349374B1 (en) | Wafer level package and method of fabricating the same | |
| TW419764B (en) | Manufacturing method and structure of wafer size packaging | |
| KR100527989B1 (en) | Mounting method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |