KR100321161B1 - Method of fabricating wafer level package - Google Patents
Method of fabricating wafer level package Download PDFInfo
- Publication number
- KR100321161B1 KR100321161B1 KR1019990064341A KR19990064341A KR100321161B1 KR 100321161 B1 KR100321161 B1 KR 100321161B1 KR 1019990064341 A KR1019990064341 A KR 1019990064341A KR 19990064341 A KR19990064341 A KR 19990064341A KR 100321161 B1 KR100321161 B1 KR 100321161B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- insulating layer
- pattern
- metal film
- metal
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 웨이퍼 레벨 패키지의 제조 방법을 개시한다. 개시된 본 발명은, 웨이퍼에 구성된 복수개의 반도체 칩의 본드 패드는 웨이퍼 표면에 배치되어 있다. 웨이퍼 표면에 절연층을 형성한 다음 이를 식각하여, 본드 패드를 노출시킨다. 절연층 표면에 최소한 1층 이상의 금속막을 증착한다. 금속막 표면에 솔더 박판을 열압착하여 접착시킨다. 그런 다음, 금속막과 솔더 박판을 패터닝하여, 일단이 본드 패드에 연결되고 타단에는 볼 랜드가 형성된 금속 패턴과 솔더 패턴을 형성한다. 이어서, 솔더가 용해되는 온도 이상에서 적외선을 이용한 가열 공정인 리플로우 공정을 전체 결과물에 대해 실시한다. 그러면, 용해된 액상 솔더는 표면 장력에 의해 금속 패턴의 볼 랜드 표면으로 이동하게 되어, 구형으로 형성되고, 경화 공정을 통해 구형의 솔더 볼을 형성한다. 마지막으로, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리한다.The present invention discloses a method of manufacturing a wafer level package. In the disclosed invention, bond pads of a plurality of semiconductor chips constructed on a wafer are disposed on the wafer surface. An insulating layer is formed on the wafer surface and then etched to expose the bond pads. At least one metal film is deposited on the surface of the insulating layer. The solder thin plate is bonded to the surface of the metal film by thermocompression bonding. Then, the metal film and the thin solder plate are patterned to form a metal pattern and a solder pattern, one end of which is connected to the bond pad and the other end of which a ball land is formed. Subsequently, the reflow process which is a heating process using infrared rays above the temperature at which the solder is dissolved is performed on the whole resultant. Then, the dissolved liquid solder is moved to the ball land surface of the metal pattern by the surface tension, and is formed into a spherical shape, thereby forming a spherical solder ball through the hardening process. Finally, the wafer is cut along the scribe line and separated into individual semiconductor chips.
Description
본 발명은 웨이퍼 레벨 패키지의 제조 방법에 관한 것으로서, 보다 구체적으로는 웨이퍼 상태에서 패키징 공정이 이루어지는 패키지를 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a wafer level package, and more particularly, to a method of manufacturing a package in which a packaging step is performed in a wafer state.
기존의 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후, 개개의 반도체 칩별로 여러 가지 패키징 공정을 실시하는것에 의해 제조되었다.Existing packages are manufactured by first cutting a wafer along a scribe line, separating the wafer into individual semiconductor chips, and then performing various packaging processes for each semiconductor chip.
그러나, 상기된 기존의 패키지는 개개의 반도체 칩별로 많은 단위 공정이 실시되어야 하기 때문에, 하나의 웨이퍼에서 제조되는 반도체 칩들을 고려하게 되면, 공정수가 너무 많다는 문제점을 안고 있다.However, since the conventional package described above requires many unit processes to be performed for each semiconductor chip, considering the semiconductor chips manufactured from one wafer, there is a problem that the number of processes is too large.
그래서, 최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 상기된 패키징 공정을 우선적으로 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되었다. 이러한 방법으로 제조된 패키지를 웨이퍼 레벨 패키지라 하는데, 이러한 패키지를 제조하는 방법을 개략적으로 설명하면 다음과 같다.Therefore, in recent years, a method of manufacturing a package by first performing the above-described packaging process in a wafer state without cutting the wafer first and finally cutting along the scribe line has been proposed. A package manufactured in this manner is referred to as a wafer level package. A method of manufacturing such a package is briefly described as follows.
웨이퍼 표면에는 실리콘 질화막인 보호막이 도포되어 있다. 웨이퍼에 구성된 반도체 칩의 본드 패드는 식각에 의해 보호막에 형성된 홈을 통해 노출되어 있다.The protective film which is a silicon nitride film is apply | coated on the wafer surface. The bond pads of the semiconductor chip constructed in the wafer are exposed through the grooves formed in the protective film by etching.
이러한 상태에서, 보호막 전체 표면에 하부 절연층을 도포한다. 본드 패드 상부에 위치한 하부 절연층 부분을 식각하여 본드 패드를 노출시킨다. 구리 재질의 금속층을 하부 절연층상에 진공 증착한 후, 금속층을 식각하여 일단은 본드 패드에 전기적으로 연결된 금속 패턴을 형성한다.In this state, the lower insulating layer is applied to the entire surface of the protective film. A portion of the lower insulating layer located above the bond pad is etched to expose the bond pad. After vacuum depositing a metal layer made of copper on the lower insulating layer, the metal layer is etched to form a metal pattern, one end of which is electrically connected to the bond pad.
하부 절연층 표면에 상부 절연층을 도포하고, 금속 패턴의 타단 상부에 위치한 상부 절연층 부분을 식각하여 금속 패턴의 타단을 노출시킨다. 노출된 금속 패턴의 타단이 솔더 볼이 마운트되는 볼 랜드가 된다. 볼 랜드에 접합 보조층을 형성하고, 솔더 볼을 접합 보조층에 마운트한다. 마지막으로, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하면, 웨이퍼 레벨 패키지가 완성된다.The upper insulating layer is coated on the lower insulating layer surface, and the upper insulating layer portion located on the other end of the metal pattern is etched to expose the other end of the metal pattern. The other end of the exposed metal pattern becomes a ball land on which solder balls are mounted. A bonding auxiliary layer is formed on the ball land, and the solder ball is mounted on the bonding auxiliary layer. Finally, the wafer is cut along the scribe line and separated into individual semiconductor chips to complete the wafer level package.
그런데, 종래에는 금속 패턴과 접합 보조층을 패터닝하기 위해서, 여러 개의 마스크를 사용하는 스퍼터링 방법과 노광 및 현상 공정이 실시되어야 하므로, 공정이 매우 복잡하고 비용도 많이 소요된다는 문제점이 있었다. 또한, 종래에는 솔더 볼을 리플로우하는 별도의 공정을 통해서 형성해야만 하는 문제점도 있었다.However, in the related art, in order to pattern the metal pattern and the bonding auxiliary layer, a sputtering method using several masks and an exposure and development process have to be performed. In addition, conventionally, there has been a problem of forming through a separate process of reflowing the solder ball.
따라서, 본 발명은 종래의 웨이퍼 레벨 패키지의 제조 방법이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 금속 패턴과 접합 보조층을 형성하기 위한 마스크의 수를 줄임과 아울러 솔더 볼을 별도의 공정으로 형성하지 않도록 하므로써, 패키징 공정을 단순화시킬 수 있는 웨이퍼 레벨 패키지의 제조 방법을 제공하는데 목적이 있다.Accordingly, the present invention has been made to solve the problems of the conventional method for manufacturing a wafer-level package, reducing the number of masks for forming the metal pattern and the bonding auxiliary layer, and forming a solder ball in a separate process. It is an object of the present invention to provide a method for manufacturing a wafer level package that can simplify the packaging process.
도 1 내지 도 7은 본 발명에 따른 웨이퍼 레벨 패키지를 제조 방법 순서대로 나타낸 단면도.1 through 7 are cross-sectional views sequentially showing a wafer level package according to the present invention.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 ; 웨이퍼 11 ; 본드 패드10; Wafer 11; Bond pad
20 ; 절연층 30 ; 제 1 금속막20; Insulating layer 30; First metal film
31 ; 제 2 금속막 40 ; 솔더 박판31; Second metal film 40; Solder lamination
41 ; 솔더 볼41; Solder ball
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 레벨 패키지를 제조하는 방법은 다음과 같다.In order to achieve the above object, a method of manufacturing a wafer level package according to the present invention is as follows.
웨이퍼에 구성된 복수개의 반도체 칩의 본드 패드는 웨이퍼 표면에 배치되어 있다. 웨이퍼 표면에 절연층을 형성한 다음 이를 식각하여, 본드 패드를 노출시킨다. 절연층 표면에 최소한 1층 이상의 금속막을 증착한다. 금속막 표면에 솔더 박판을 열압착하여 접착시킨다. 그런 다음, 금속막과 솔더 박판을 패터닝하여, 일단이 본드 패드에 연결되고 타단에는 볼 랜드가 형성된 금속 패턴과 솔더 패턴을 형성한다. 이어서, 솔더가 용해되는 온도 이상에서 적외선을 이용한 가열 공정인 리플로우 공정을 전체 결과물에 대해 실시한다. 그러면, 용해된 액상 솔더는 표면 장력에 의해 금속 패턴의 볼 랜드 표면으로 이동하게 되어, 구형으로 형성되고, 경화 공정을 통해 구형의 솔더 볼을 형성한다. 마지막으로, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리한다.Bond pads of a plurality of semiconductor chips formed in the wafer are arranged on the wafer surface. An insulating layer is formed on the wafer surface and then etched to expose the bond pads. At least one metal film is deposited on the surface of the insulating layer. The solder thin plate is bonded to the surface of the metal film by thermocompression bonding. Then, the metal film and the thin solder plate are patterned to form a metal pattern and a solder pattern, one end of which is connected to the bond pad and the other end of which a ball land is formed. Subsequently, the reflow process which is a heating process using infrared rays above the temperature at which the solder is dissolved is performed on the whole resultant. Then, the dissolved liquid solder is moved to the ball land surface of the metal pattern by the surface tension, and is formed into a spherical shape, thereby forming a spherical solder ball through the hardening process. Finally, the wafer is cut along the scribe line and separated into individual semiconductor chips.
상기된 본 발명의 구성에 의하면, 금속막과 솔더 박판에 대해서 한 번의 패터닝 공정을 실시하게 되므로써, 복잡하고 비용이 높은 패터닝 공정수를 줄일 수가 있다. 특히, 솔더 볼을 별도의 공정을 통해서 형성하지 않고, 금속막상에 접착된 솔더 박판에 직접 리플로우 공정을 실시하는 것에 의해 형성하게 되므로써, 공정 하나를 줄일 수가 있다.According to the configuration of the present invention described above, by performing one patterning step on the metal film and the thin solder plate, the number of complicated and expensive patterning steps can be reduced. In particular, the solder ball is not formed through a separate process, but is formed by performing a reflow process directly on the thin solder plate bonded on the metal film, thereby reducing one process.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described based on the accompanying drawings.
도 1 내지 도 7은 본 발명에 따른 웨이퍼 레벨 패키지의 제조 방법을 순차적으로 나타낸 도면이다.1 to 7 are views sequentially showing a method of manufacturing a wafer level package according to the present invention.
먼저, 도 1에 도시된 바와 같이, 웨이퍼(10)에는 복수개의 반도체 칩이 구성되어 있고, 각 반도체 칩의 본드 패드(11)는 웨이퍼(10) 표면에 형성되어 있다. 이러한 상태에서, 절연층(20)을 웨이퍼(10) 표면에 도포한 후 이를 식각하여, 본드 패드(11)를 절연층(20)으로부터 노출시킨다.First, as shown in FIG. 1, a plurality of semiconductor chips are formed on the wafer 10, and bond pads 11 of each semiconductor chip are formed on the surface of the wafer 10. In this state, the insulating layer 20 is applied to the surface of the wafer 10 and then etched to expose the bond pad 11 from the insulating layer 20.
이어서, 도 2와 같이, 제 1 및 제 2 금속막(30,31)을 스퍼터링 방법을 이용해서 절연층(20) 표면에 순차적으로 증착한다. 본 실시예에서, 제 1 금속막(30)으로는 알루미늄이 사용되었고, 제 2 금속막(31)으로는 구리가 사용되었는데, 이에 국한되는 것은 아니고 다른 금속이 사용될 수 있다. 또한, 본 실시예에서는 금속막을 2층으로 구성한 것을 예로 들었으나, 이 역시 1층 또는 3층 이상으로 형성할 수 있음은 물론이다.Next, as shown in FIG. 2, the first and second metal films 30 and 31 are sequentially deposited on the surface of the insulating layer 20 using a sputtering method. In the present embodiment, aluminum is used as the first metal film 30 and copper is used as the second metal film 31, but is not limited thereto, and other metals may be used. In addition, in the present embodiment, the metal film is composed of two layers as an example, but this can also be formed in one or three or more layers.
계속해서, 도 3 및 도 4에 도시된 바와 같이, 솔더 박판(40)을 제 2 금속막(31) 표면에 열압착하여 접합시킨다. 이때, 약간의 압력을 가하면서 150 내지 180℃ 정도의 온도의 열을 가하면서, 고체 확산 원리에 의해 열압착한다. 또한, 이러한 열압착 공정을 질소 분위기 조건에서 실시하게 되면, 질소에 의해 접합 작용이 촉진되고 아울러 솔더 박판(40)의 표면이 산화되는 현상도 방지할 수 있는 잇점이 있다.Subsequently, as shown in FIG. 3 and FIG. 4, the solder thin plate 40 is thermocompression-bonded to the surface of the second metal film 31. At this time, the thermocompression bonding is performed by the solid diffusion principle while applying heat at a temperature of about 150 to 180 ° C. while applying a slight pressure. In addition, when the thermocompression bonding step is performed under nitrogen atmosphere, the bonding action is promoted by nitrogen, and the surface of the solder thin plate 40 can be prevented from being oxidized.
이어서, 각 금속막(30,31)과 솔더 박판(40)에 대해 노광 및 현상 그리고 식각 공정을 실시하여, 도 5와 같이 패터닝한다. 패터닝된 금속막(30,31)과 솔더 박판(40)은 그의 일단이 본드 패드(11)에 연결되고 타단은 원형의 볼 랜드(41)를 갖게 된다.Subsequently, exposure, development, and etching processes are performed on the metal films 30 and 31 and the solder thin plate 40, and patterned as shown in FIG. 5. The patterned metal films 30 and 31 and the thin solder plate 40 have one end connected to the bond pad 11 and the other end having a circular ball land 41.
그런 다음, 전체 결과물에 대해 리플로우 공정을 실시한다. 리플로우 공정은 주지된 사실대로, 적외선 가열로에 웨이퍼를 통과시켜서 솔더 볼을 볼 랜드에 견고히 접합하는 공정이다. 그런데, 본 발명에서는 종래와 같이 볼 랜드(41)에 별도의 솔더를 올려놓지 않고, 도 5에 도시된 구조의 결과물에 대해 직접 리플로우 공정을 실시한다. 이때의 가열 온도는 솔더가 녹는 183℃ 이상이다. 따라서, 용해된 액상의 솔더중 일부는 표면 장력 현상에 의해 볼 랜드(41) 방향으로 이동하게 되어, 도 6에 화살표 방향으로 도시한 바와 같이, 점차 구형으로 형성되어진다.Then, the reflow process is performed on the entire result. The reflow process is a process in which a solder ball is firmly bonded to a ball land by passing a wafer through an infrared heating furnace, as is well known. However, in the present invention, a reflow process is directly performed on the resultant of the structure shown in FIG. 5 without placing a separate solder on the ball land 41 as in the related art. The heating temperature at this time is 183 degreeC or more in which a solder melts. Therefore, some of the dissolved liquid solder moves in the direction of the ball land 41 due to the surface tension phenomenon, and gradually becomes spherical as shown in the arrow direction in FIG. 6.
마지막으로, 도 7과 같이 스크라이브 라인을 따라 웨이퍼(10)를 절단하여 개개의 반도체 칩으로 분리하면, 본 발명에 따른 웨이퍼 레벨 패키지가 완성된다. 도 7에 도시된 바와 같이, 박판이었던 솔더(41)가 리플로우 공정을 통해서 실장 가능한 형상인 구형으로 형성되어 있다.Finally, the wafer 10 is cut along the scribe line and separated into individual semiconductor chips as shown in FIG. 7, thereby completing the wafer level package according to the present invention. As shown in Fig. 7, the solder 41, which was a thin plate, is formed into a spherical shape that can be mounted through a reflow process.
한편, 금속막(30,31)과 솔더 박판(40)의 형성과 이들의 패터닝하는데는 전술된 방법 이외에도 다음과 같은 3가지 방법이 더 있다.On the other hand, in addition to the above-described method for forming and patterning the metal films 30 and 31 and the thin solder plate 40, there are three more methods as follows.
첫 번째로, 전해 및 무전해 도금법을 이용하는 것이다. 즉, 무전해 도금법을 이용해서 제 1 및 제 2 금속막(30,31)을 절연층(20) 표면에 순차적으로 도금한다. 이어서, 전해 도금법을 이용해서 솔더층을 제 2 금속막(31) 표면에 도금한다. 이러한 도금법을 이용하게 되면, 솔더 박판(40)을 열압착하는 공정을 생략할 수 있는 잇점이 있다. 다른 공정은 상기된 공정과 동일하다.First, electrolytic and electroless plating methods are used. That is, the first and second metal films 30 and 31 are sequentially plated on the surface of the insulating layer 20 using the electroless plating method. Subsequently, a solder layer is plated on the surface of the second metal film 31 using the electrolytic plating method. The use of such a plating method has the advantage of eliminating the process of thermocompressing the solder thin plate 40. The other process is the same as the process mentioned above.
두 번째 방법은 금속막(30,31)을 먼저 패터닝하는 것이다. 즉, 솔더 박판(40) 또는 솔더 도금층을 제 2 금속막(31) 표면에 형성하기 전에 미리 제 1 및 제 2 금속막(30,31)을 패터닝한다. 그런 다음, 패터닝된 제 1 및 제 2 금속막(30,31)에 전해 도금법을 이용해서 솔더층을 도금한다. 이러한 방법의 잇점은 미리 패터닝된 금속막에 솔더층을 도금하게 되므로, 도금조를 교체하는 것만으로도 여러 가지 솔더 합금을 사용할 수가 있다는 것이다. 즉, 현재의 Sn-Pb 합금 뿐만 아니라 Sn-95Pb 고온용 합금, 또는 Sn-Ag, Sn-Bi와 같은 무연 합금의 적용이 매우 수월해지는 잇점이 있다.The second method is to pattern the metal films 30 and 31 first. That is, before forming the solder thin plate 40 or the solder plating layer on the surface of the second metal film 31, the first and second metal films 30 and 31 are patterned in advance. Then, the solder layer is plated on the patterned first and second metal films 30 and 31 by electrolytic plating. The advantage of this method is that the solder layer is plated on the pre-patterned metal film, so that various solder alloys can be used simply by replacing the plating bath. That is, there is an advantage that it is very easy to apply not only Sn-Pb alloys but also Sn-95Pb high-temperature alloys or lead-free alloys such as Sn-Ag and Sn-Bi.
세 번째 방법은 금속막 증착을 완전히 배제하는 것이다. 이를 위해서는, 금속/솔더로 구성된 박판이 준비되어야 한다. 이러한 구조의 박판을 절연층(20) 표면에 직접 접착한 후, 전술된 패터닝 공정을 실시하면 된다. 상기된 구조의 박판이 준비된다면, 증착 공정 및 도금 공정을 1단계씩 생략할 수 있는 잇점이 있다.The third method is to completely exclude metal film deposition. For this purpose, a thin sheet of metal / solder must be prepared. The thin plate having such a structure may be directly adhered to the surface of the insulating layer 20, and then the aforementioned patterning process may be performed. If the thin plate of the structure described above is prepared, there is an advantage that the deposition process and the plating process can be omitted step by step.
이상에서 설명한 바와 같이 본 발명에 의하면, 패터닝 공정은 1회만 실시하면 되므로, 패키징 공정의 단순화가 실현된다. 특히, 솔더 볼 형성 공정을 별도로 실시하지 않고, 솔더 박판에 대해 직접 리플로우 공정을 실시하는 것에 의해 솔더 볼을 형성하게 되므로, 이에 의해서도 패키징 공정이 단순해진다.As described above, according to the present invention, since the patterning step only needs to be performed once, the packaging step is simplified. In particular, the solder balls are formed by performing a reflow process directly on the solder thin plate without performing the solder ball forming step separately, thereby simplifying the packaging process.
특히, 금속막과 솔더 박판에 대해서 일괄적으로 한 번의 패터닝이 실시되므로써, 금속 패턴의 쇼트와 같은 불량이 방지된다.Particularly, since a single patterning is performed on the metal film and the solder thin plate at once, defects such as shorting of the metal pattern are prevented.
아울러, 본 발명에서는 솔더 볼이 금속막의 볼 랜드에만 형성되는 것이 아니라, 금속 패턴 전체에 걸쳐서 배치되면서 볼 랜드 위치에서만 구형으로 형성되므로써, 솔더 볼의 접합 강도가 대폭 강화될 수가 있다.In addition, in the present invention, the solder balls are not formed only on the ball lands of the metal film, but are spherically formed only at the ball land positions while being disposed throughout the metal pattern, so that the bonding strength of the solder balls can be greatly enhanced.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the above-described embodiments, and the present invention is not limited to the above-described claims, and the present invention is not limited to the scope of the present invention. Anyone with knowledge will be able to make various changes.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064341A KR100321161B1 (en) | 1999-12-29 | 1999-12-29 | Method of fabricating wafer level package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064341A KR100321161B1 (en) | 1999-12-29 | 1999-12-29 | Method of fabricating wafer level package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061799A KR20010061799A (en) | 2001-07-07 |
| KR100321161B1 true KR100321161B1 (en) | 2002-03-18 |
Family
ID=19631640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064341A KR100321161B1 (en) | 1999-12-29 | 1999-12-29 | Method of fabricating wafer level package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321161B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403352B1 (en) * | 2001-12-21 | 2003-10-30 | 주식회사 하이닉스반도체 | Solder paste wafer level package and fabrication method thereof |
-
1999
- 1999-12-29 KR KR1019990064341A patent/KR100321161B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061799A (en) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329222B1 (en) | Interconnect for packaging semiconductor dice and fabricating BGA packages | |
| US6459150B1 (en) | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer | |
| US6455408B1 (en) | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area | |
| US6476494B1 (en) | Silver-tin alloy solder bumps | |
| JP3300839B2 (en) | Semiconductor device and method of manufacturing and using same | |
| KR100482721B1 (en) | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus | |
| JPH04326534A (en) | Chip bonding method of semiconductor device | |
| JPH02246335A (en) | Bump structure for reflow bonding of ic device | |
| KR20010068233A (en) | method of forming solder bumps with reduced UBM undercut | |
| US6849534B2 (en) | Process of forming bonding columns | |
| US7067350B1 (en) | Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer | |
| WO2020238914A1 (en) | High-density embedded line transfer fan-out packaging structure and fabrication method therefor | |
| EP0908951A2 (en) | Improved air isolated crossovers | |
| US6596611B2 (en) | Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed | |
| US6774026B1 (en) | Structure and method for low-stress concentration solder bumps | |
| JP2015533260A (en) | Carrier plate, device equipped with carrier plate, and method of manufacturing carrier plate | |
| KR100321161B1 (en) | Method of fabricating wafer level package | |
| JP3407839B2 (en) | Method of forming solder bump for semiconductor device | |
| JPH11145174A (en) | Semiconductor and manufacture of the same | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| TWM589366U (en) | Chip package assembly with enhanced interconnects | |
| US20050275097A1 (en) | Method of forming a solder bump and the structure thereof | |
| JPS6112047A (en) | Manufacture of semiconductor device | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| KR100691000B1 (en) | Method for fabricating wafer level package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |