KR20030088249A - Method of Fabricating Package of semiconductor laser devices - Google Patents
Method of Fabricating Package of semiconductor laser devices Download PDFInfo
- Publication number
- KR20030088249A KR20030088249A KR1020020026309A KR20020026309A KR20030088249A KR 20030088249 A KR20030088249 A KR 20030088249A KR 1020020026309 A KR1020020026309 A KR 1020020026309A KR 20020026309 A KR20020026309 A KR 20020026309A KR 20030088249 A KR20030088249 A KR 20030088249A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- silicon substrate
- optical device
- solder
- device package
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/38—Mechanical coupling means having fibre to fibre mating means
- G02B6/3801—Permanent connections, i.e. wherein fibres are kept aligned by mechanical means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4251—Sealed packages
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
Description
본 발명은 표면에 광송신용 도파로 또는 광수신용 활성영역을 갖는 광소자의 패키지에 있어서, 플립칩 본딩(Flip chip bonding)과 실리콘 홀(Hole)을 이용한 반도체 광소자 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical device package using flip chip bonding and silicon holes in a package of an optical device having an optical waveguide or an optical receiving active region on a surface thereof, and a method of manufacturing the same.
일반적으로, 반도체 광소자 패키지에 있어서 광소자의 광도파로가 측면에 존재하기 때문에 광섬유를 정렬하기 위한 종래의 기술은 실리콘 V-홈과 플립칩 본딩을 이용하는 수동 정렬 방식의 광 결합 형태이다.In general, in the semiconductor optical device package, since the optical waveguide of the optical device is on the side, the conventional technique for aligning the optical fiber is a passive alignment type optical coupling using silicon V-groove and flip chip bonding.
플립칩 본딩과 실리콘 V-홈을 이용한 수동 정렬 방식의 정렬 기술은 기존의 와이어 본딩을 사용한 능동 정렬 방식의 티오갠 패키지에 비해 광소자 패키지의 크기를 줄이고 제조단가를 낮출 수 있는 유망한 기술로 알려져 있다.The passive alignment method using flip chip bonding and silicon V-groove is known as a promising technology that can reduce the size of the optical device package and reduce the manufacturing cost, compared to the conventional thiogan package using the active wire bonding method. .
또한, 플립칩 본딩 방식을 사용한 광소자 패키지는 플립칩 접합 시 용융된솔더의 표면장력에 의한 자기정렬(Self-alignment) 성질에 의해 광소자와 광섬유를 수동 정렬할 수 있다는 것이다.In addition, the optical device package using the flip chip bonding method can manually align the optical device and the optical fiber by the self-alignment property by the surface tension of the molten solder during flip chip bonding.
종래의 플립칩 본딩과 실리콘 V-홈을 이용한 광 결합장치를 살펴보면, 도 1a는 실리콘 V-홈(2)이 형성된 실리콘 기판(1)을 이용하여 반도체 레이저와 광섬유(5)와의 수동 결합을 나타낸 광 결합장치의 평면도이고, 도 1b 는 도 1a 의 A-A'선을 절단한 단면도이며, 도 1c 는 도 1b 의 B-B'선을 절단한 단면도이다.Referring to a conventional optical coupling device using flip chip bonding and a silicon V-groove, FIG. 1A illustrates a passive coupling between a semiconductor laser and an optical fiber 5 using a silicon substrate 1 having a silicon V-groove 2 formed therein. 1B is a cross-sectional view taken along line AA ′ of FIG. 1A, and FIG. 1C is a cross-sectional view taken along line B-B ′ of FIG. 1B.
도 1 에 도시된 바와 같이, 종래의 광소자 패키지는 비등방성 식각에 의해 실리콘 V-홈(2)이 형성된 실리콘 기판(1) 상에, 측면에 도파로(4)를 갖는 광소자(3)를 플립칩 본딩하고, 실리콘 기판(1) 상의 실리콘 V-홈(2)에 광섬유(5)를 정렬하는 방식이다.As shown in FIG. 1, a conventional optical device package includes an optical device 3 having a waveguide 4 on a side thereof on a silicon substrate 1 having a silicon V-groove 2 formed by anisotropic etching. It is a method of flip chip bonding and aligning the optical fiber 5 to the silicon V-groove 2 on the silicon substrate 1.
상기에서와 같이 종래의 플립칩 본딩과 실리콘 V-홈(2)을 이용한 광소자(3) 패키지는 측면에 도파로(4)를 갖는 광소자(3)에 한해서만 적용될 수 있는 방식이다. 그러므로 표면의 중앙부에서 광을 발생시키는 광 발신용 소자 또는 표면의 중앙부에서 광을 검출하는 광 수신용 소자에 대해서는 적용하기가 아주 어렵다.As described above, the optical device package 3 using the conventional flip chip bonding and the silicon V-groove 2 may be applied only to the optical device 3 having the waveguide 4 on the side. Therefore, it is very difficult to apply to a light transmitting element that generates light at the center of the surface or a light receiving element that detects light at the center of the surface.
설령, 적용 가능하다고 하더라도 하나 이상의 공정을 추가하여 광소자 표면의 도파로에서 발생된 레이저가 측면의 광섬유 방향으로 90도 반사시켜주는 구조가 더 필요하다.Even if applicable, there is a need for a structure in which a laser generated in a waveguide on the surface of an optical device reflects 90 degrees toward the optical fiber on the side by adding one or more processes.
이와 같은 구조를 적용할 경우 반사로 인한 레이저의 광 손실이 발생할 수 있으며 또한, 반사 구조가 아닌 기존 기판 구조에서도 발생 가능한 광소자와 광섬유간 정렬 오차가 레이저가 반사되는 기판 구조에서 커질 수 있다.When such a structure is applied, optical loss of the laser due to reflection may occur, and the alignment error between the optical device and the optical fiber, which may occur in the existing substrate structure instead of the reflective structure, may increase in the substrate structure in which the laser is reflected.
따라서 실리콘 V-홈(2)을 이용한 상기와 같은 종래의 정렬 방식은 실리콘 기판의 표면에 도파로 또는 수신용 활성영역을 갖는 광소자와 광섬유의 정렬에는 적용되기 어려운 기술이다.Therefore, the conventional alignment method using the silicon V-groove 2 is a technique that is difficult to apply to the alignment of the optical element and the optical fiber having a waveguide or receiving active region on the surface of the silicon substrate.
본 발명은 광소자의 크기가 작아서 광소자를 취급하기 어려운 경우에도 상기 실리콘 기판을 이용하여 취급하기 좋은 일반/표준 크기로 패키지를 구현할 수 있고 아울러, 플립칩 본딩과 실리콘 홀을 이용하여 광소자 패키지 소형화에 기여할 수 있으며, 표면에 도파로 또는 수광영역을 갖고 있는 광소자에 동시 적용 가능한 범용적인 광소자 패키지를 제공하는데 있다.According to the present invention, even when the optical device is difficult to handle due to the small size of the optical device, the package can be implemented in a general / standard size that is easy to handle using the silicon substrate. The present invention provides a general-purpose optical device package which can contribute to optical devices having a waveguide or a light receiving area on a surface thereof.
또한, 본 발명은 플립칩 본딩의 자기 정렬성(Self alignment)과 실리콘 기판에 형성된 실리콘 홀을 통해 광소자와 광섬유간 수동 정렬에 의한 공정 단순화로 제조 가격을 낮출 수 있는 것이다.In addition, the present invention can reduce the manufacturing cost by simplifying the process by the manual alignment between the optical device and the optical fiber through the self alignment of flip chip bonding and the silicon hole formed in the silicon substrate.
아울러, 본 발명은 플립칩 본딩이 사용된 광소자 패키지 구조에서, 솔더 범프를 통해 전기 및 열이 전달되기 때문에 10GPbs 급 이상의 고속 광소자에 대한 패키지의 전기적 특성을 만족하며, 열 방출이 잘되도록 하는 반도체 광소자 패키지 제조방법을 제공하는데 그 목적이 있다.In addition, the present invention satisfies the electrical characteristics of the package for high-speed optical devices of 10GPbs or more because the heat and heat transfer through the solder bumps in the optical device package structure using flip chip bonding, so that the heat emission is good It is an object of the present invention to provide a method for manufacturing a semiconductor optical device package.
도 1 은 종래의 기술로서, V-홈이 형성된 실리콘 기판을 사용한 광소자 패키지를 개략적으로 도시한 설명도1 is a diagram illustrating an optical device package using a silicon substrate having a V-groove, which is a conventional technology.
도 2 는 본 발명에 따른 표면에 도파로 또는 수광영역을 갖는 광소자에 솔더 범프를 형성하는 공정 나타낸 공정도Figure 2 is a process diagram showing a process for forming a solder bump on the optical device having a waveguide or light receiving region on the surface according to the present invention
도 3 은 본 발명에 따른 재배치 금속층 및 실리콘 홀을 갖는 실리콘 기판을 제작하는 과정을 나타낸 공정도Figure 3 is a process diagram showing the process of manufacturing a silicon substrate having a repositioning metal layer and silicon holes in accordance with the present invention
도 4 는 본 발명에 따른 솔더 범프가 형성된 광소자를 실리콘 기판에 플립칩 본딩하고 광섬유를 정렬하여 광소자 패키지를 완성하는 공정도4 is a process chart of completing an optical device package by flip-chip bonding an optical device on which a solder bump is formed on a silicon substrate and aligning optical fibers according to the present invention.
도 5 는 본 발명의 다른 실시예를 보인 것으로서, 광섬유의 조정공간이 포함된 실리콘 홀을 갖는 실리콘 기판과 광소자와 광섬유를 정렬하여 광소자 패키지를 형성하는 공정도5 is a view showing another embodiment of the present invention, a process diagram for forming an optical device package by aligning an optical element and an optical fiber with a silicon substrate having a silicon hole including a control space of the optical fiber
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 실리콘 기판 2 : 실리콘 V-홈1: Silicon Substrate 2: Silicon V-groove
3 : 광소자 4 : 도파로3: optical element 4: waveguide
5 : 광섬유 11 : 광소자5: optical fiber 11: optical element
12 : 도파로 또는 수광영역 13 : 전극패드12 waveguide or light receiving region 13 electrode pad
14 : 솔더 범프 15 : 실리콘 기판14 solder bump 15 silicon substrate
16 : 금속 배선층 17 : 보호막16 metal wiring layer 17 protective film
18 : 플립칩 본명 패드 19 : 기판 금속 패드18 flip chip real name pad 19 substrate metal pad
20 : 실리콘 홀(Hole) 21 : 솔더 볼20 silicon hole 21 solder ball
22 : 광섬유 23 : 접착제22: optical fiber 23: adhesive
24 : 조정공간 100 : 광소자 패키지24: control space 100: optical device package
상기와 같은 목적을 달성하기 위한 본 발명의 광소자 패키지를 제조하는 방법은,Method for manufacturing an optical device package of the present invention for achieving the above object,
표면에 도파로 또는 수광영역(12)과, 하나 이상의 전극 패드(13)를 구비하는광소자(11)의 전극 패드(13) 상에 솔더 범프(14)를 형성하는 공정과;Forming a solder bump (14) on the electrode pad (13) of the optical element (11) having a waveguide or light receiving region (12) on the surface and at least one electrode pad (13);
실리콘 기판(15)의 표면에 금속 박막을 증착하고 패터닝하여 금속 배선층(16)을 형성하는 공정과;Depositing and patterning a metal thin film on the surface of the silicon substrate 15 to form a metal wiring layer 16;
상기 실리콘 기판 상에 형성된 금속 배선층의 표면에 보호막(17)을 도포하고, 보호막을 선택적으로 패터닝하여 플립칩 본딩 패드(18) 및 기판 금속 패드(19)가 노출되도록 형성하는 공정과;Applying a protective film (17) to the surface of the metal wiring layer formed on the silicon substrate, and selectively patterning the protective film to form a flip chip bonding pad (18) and a substrate metal pad (19);
상기 실리콘 기판(15) 상에 실리콘 홀(20)을 형성하는 공정과;Forming a silicon hole (20) on the silicon substrate (15);
상기 광소자(11) 상에 형성된 솔더 범프(14)를 상기 실리콘 기판(15) 상에 형성된 플립칩 본딩 패드(18)와 정렬하여 광소자를 실리콘 기판 상에 플립칩 본딩하는 공정과;Aligning solder bumps (14) formed on the optical device (11) with flip chip bonding pads (18) formed on the silicon substrate (15) to flip-chip bonding the optical devices on the silicon substrate;
상기 실리콘 기판(15) 상에, 외부의 광통신 시스템과 전기적 연결을 위해 형성된 기판 금속 패드(19)에 전기적 매개체인 솔더 볼(21)을 부착하는 공정; 및Attaching a solder ball (21), which is an electrical medium, to the substrate metal pad (19) formed for electrical connection with an external optical communication system on the silicon substrate (15); And
상기 광소자(11)와 광섬유(22)를 실리콘 기판(15) 상에 형성된 실리콘 홀(20)을 통해 정렬한 후, 접착제(23)로 광섬유(22)를 실리콘 기판(15) 상에 고정시켜서 본 발명의 광소자 패키지(100)를 제조하는 단계를 포함한다.After aligning the optical element 11 and the optical fiber 22 through the silicon hole 20 formed on the silicon substrate 15, the optical fiber 22 is fixed on the silicon substrate 15 with an adhesive 23 It includes the step of manufacturing the optical device package 100 of the present invention.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2a 에 도시한 바와 같이, 표면에 도파로 또는 수광영역(12) 및 하나 이상의 전극 패드(13)를 갖는 광소자(11)에 있어서 상기 전극 패드(13) 위에 도 2b 와 같이 솔더 범프(14)를 형성한다.As shown in FIG. 2A, in an optical element 11 having a waveguide or light receiving region 12 and one or more electrode pads 13 on a surface, solder bumps 14 are formed on the electrode pads 13 as shown in FIG. 2B. To form.
상기 솔더 범프(14)에 사용된 재료는 공융점(Eutectic solder : 63Sn/37Pb),고융점(High Lead solder : 90~95Pb/Sn), 납이 없는 솔더(Lead free solder : Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Ag/Cu or Sn/Ag/Bi ) 중에서 선택된 어느 하나의 재료가 사용될 수 있다.The materials used for the solder bumps 14 are eutectic solder (63Sn / 37Pb), high lead solder (90-95Pb / Sn), lead free solder (Sn / Ag, Sn). / Cu, Sn / Zn, Sn / Zn / Bi, Sn / Ag / Cu or Sn / Ag / Bi) may be used any one material.
한편, 상기 솔더 범프(14)를 형성하는 공정은, 후막 감광성 재료를 사용하여 솔더 도금액 내에서 전기 도금(electroplating)하거나 또는 솔더페이스트(solder paste)를 사용하여 스크린 프린팅(screen printing) 방법으로 솔더 범프(14)를 형성한다.On the other hand, the process of forming the solder bumps 14, electroplating in a solder plating solution using a thick film photosensitive material or solder bumps by screen printing method using solder paste (solder paste) (14) is formed.
도 3a 는 상기 광소자(11)와 외부 광통신 시스템간에 전기적으로 연결되도록, 실리콘 기판(15)의 상면에 금속 박막을 증착한 후, 선택적으로 식각하여 금속 배선층(16)을 형성하는 공정을 보여준다.FIG. 3A illustrates a process of depositing a metal thin film on the upper surface of the silicon substrate 15 to be electrically connected between the optical device 11 and an external optical communication system, and then selectively etching to form the metal wiring layer 16.
상기 금속 박막 증착공정으로는, 스퍼터 증착(Sputterred deposition)이 주로 사용되며, 금속 막의 두께를 증가시키기 위해 전해 또는 무전해 도금 증착(Electro-plating deposition, Electroless-plating deposition)이 추가적으로 적용될 수 있다.Sputtered deposition is mainly used as the metal thin film deposition process, and electrolytic or electroless-plating deposition (electroless-plating deposition) may be additionally applied to increase the thickness of the metal film.
이때 적용된 금속 배선층(16)은 적어도 하나 이상의 층으로 이루어지며, 사용되는 금속은 알루미늄 또는 알루미늄합금, 티타늄 또는 티타늄합금, 니켈 또는 니켈합금, 구리 또는 구리합금, 크롬 또는 크롬합금, 금 또는 금합금 등이 주로 사용된다.In this case, the applied metal wiring layer 16 is formed of at least one or more layers, and the metal used is aluminum or aluminum alloy, titanium or titanium alloy, nickel or nickel alloy, copper or copper alloy, chromium or chromium alloy, gold or gold alloy, or the like. Mainly used.
다음과 같은 재질들이 사용될 수 있다. 처음을 맨 아래층으로 보고 순차적으로 증착되는 것으로서, Al 또는 Al합금/Ni 또는 Ni합금, Al 또는 Al합금/Ni 또는Ni합금/Cu 또는 Cu합금, Al 또는 Al합금/Ti 또는 Ti합금/Ni 또는 Ni합금/Cu 또는 Cu합금, Ti 또는 Ti합금/Ni 또는 Ni합금, Ti 또는 Ti합금/Ni 또는 Ni합금/Cu 또는 Cu합금, Ti 또는 Ti합금/Cu 또는 Cu합금 등이 사용될 수 있다.The following materials can be used. Deposition sequentially looking at the bottom layer first, Al or Al alloy / Ni or Ni alloy, Al or Al alloy / Ni or Ni alloy / Cu or Cu alloy, Al or Al alloy / Ti or Ti alloy / Ni or Ni Alloy / Cu or Cu alloy, Ti or Ti alloy / Ni or Ni alloy, Ti or Ti alloy / Ni or Ni alloy / Cu or Cu alloy, Ti or Ti alloy / Cu or Cu alloy and the like can be used.
도 3b 에서는 상기 형성된 금속 배선층(16)을 보호하고 외부의 광통신 시스템간 전기적 연결을 위해, 상기 금속 배선층(16) 위에 보호막(17) 층을 피복하고, 선택적으로 식각하여 상기 금속 배선층(16)의 임의 위치의 상면을 노출시켜 플립칩 본딩 패드(18) 및 외부 광통신과 전기적 연결을 위한 기판 금속 패드(19)를 형성하는 공정을 보여준다.In FIG. 3B, a protective film 17 layer is coated on the metal wiring layer 16 and selectively etched to protect the formed metal wiring layer 16 and to make an electrical connection between an external optical communication system, and selectively etch the metal wiring layer 16. A process of forming a flip chip bonding pad 18 and a substrate metal pad 19 for electrical connection with external optical communication is exposed by exposing an upper surface of an arbitrary position.
상기 보호막(17) 층의 재료로는 폴리이미드(Polyimide : PI), 벤조사이클로뷰텐(Benzo cyclo butene : BCB), 에폭시 수지(Epoxy resin), 실리콘 수지(Siloxane or Silicone resin) 또는 실리콘 질화물 등이 사용된다.As the material of the protective layer 17 layer, polyimide (PI), benzocyclobutene (BCB), epoxy resin, silicon resin (Siloxane or Silicone resin), or silicon nitride is used. do.
상기 금속 배선층(16) 위에 피복된 보호막(17) 층을 선택적으로 식각하는 공정은 감광성 재료(Photoresist)를 이용하거나 보호막(17) 재료 자체를 감광성(Photosensitive) 재료를 사용할 수도 있다.In the process of selectively etching the passivation layer 17 coated on the metal wiring layer 16, a photoresist may be used or the passivation layer 17 itself may be made of a photosensitive material.
한편, 상기 보호막(17) 재료층을 도포하는 공정은, 코팅 장비를 사용하여 스핀 코팅(spin coating)을 하거나 프린팅(printing) 또는 라미네이팅(Laminating)으로 도포하여 상기 보호막(17) 재료층을 형성하거나 증착하여 제조할 수 있다.In the process of applying the protective layer 17 material layer, spin coating may be performed by using a coating equipment, or printing or laminating may be used to form the protective layer 17 material layer. It can be prepared by deposition.
도 3c 에서는 광섬유(22)를 상기 광소자(11) 상의 도파로 또는 수광영역(12)과 정렬하기 위하여 상기 실리콘 기판(15) 상에 실리콘 홀(20)을 형성하는 공정을 보여준다.3C illustrates a process of forming a silicon hole 20 on the silicon substrate 15 to align the optical fiber 22 with the waveguide or the light receiving region 12 on the optical device 11.
상기 실리콘 기판(15) 상에 실리콘 홀(20)을 형성하는 공정은 감광성 재료를 선택적 식각 마스크로 사용하여 실리콘 홀(20)을 건식 식각 또는 습식 식각하거나, 때에 따라서는 건식과 습식을 혼용하는 건·습식 혼용 식각방식으로 만들 수도 있다. 이로서 상부 표면에 플립칩 본딩 패드(18) 및 기판 금속 패드(19)와 실리콘 홀(20)이 형성된 실리콘 기판(15)이 완성된다.In the process of forming the silicon hole 20 on the silicon substrate 15, the silicon hole 20 may be dry or wet etched using a photosensitive material as a selective etching mask, or sometimes mixed with dry and wet. Can also be used as a wet mixed etch method. This completes the silicon substrate 15 having the flip chip bonding pad 18, the substrate metal pad 19, and the silicon hole 20 formed on the upper surface thereof.
도 4a 는 상기와 같이 제작된 실리콘 기판(15) 상에 형성된 플립칩 본딩 패드(18)와 상기 광소자(11)에 형성된 솔더 범프(14)를 정렬하여 플립칩 본딩을 하고, 실리콘 기판(15) 상에 형성된 기판 금속 패드(19)에 솔더 볼(21)을 부착하는 공정을 보여준다.4A illustrates flip chip bonding by aligning the flip chip bonding pads 18 formed on the silicon substrate 15 manufactured as described above and the solder bumps 14 formed on the optical device 11, and then performing the silicon chip 15. And attaching the solder ball 21 to the substrate metal pad 19 formed on the substrate.
상기 광소자(11)를 실리콘 기판(15) 상에 플립칩 본딩하는 공정은, 플립칩 본딩 패드(18)에 플럭스(Flux)라는 산화막 제거 재료를 적당량 바르고, 광소자(11)의 전극패드(13)에 형성된 솔더 범프(14)와 실리콘 기판(15)의 상부 표면에 형성된 플립칩 본딩 패드(18)를 정렬하여 광소자(11)를 실리콘 기판(15)에 올려놓는다.In the step of flip chip bonding the optical device 11 on the silicon substrate 15, an appropriate amount of an oxide film removing material called flux is applied to the flip chip bonding pad 18, and the electrode pad of the optical device 11 ( The solder bumps 14 formed on the 13 and the flip chip bonding pads 18 formed on the upper surface of the silicon substrate 15 are aligned to place the optical device 11 on the silicon substrate 15.
이때, 플립칩 본딩 패드(18) 상에 도포된 플럭스라는 재료가 갖는 점착성으로 솔더 범프(14)가 융착되기 전까지 광소자(11)를 플럭스가 잡아주어 움직이지 않게 된다.At this time, the flux of the material applied on the flip chip bonding pad 18 is tacked so that the flux does not move until the solder bumps 14 are fused.
그리고, 리플로우(Reflow) 공정을 사용하여 온도를 올려서 광소자(11) 상의 솔더 범프(14)가 플립칩 본딩 패드(18)와 융착될 때 솔더가 갖는 표면장력에 의해 자기 정렬(Self alignment)이 된다.Then, the temperature is increased by using a reflow process, and the solder bumps 14 on the optical device 11 are self-aligned due to the surface tension of the solder when the solder bumps 14 are fused with the flip chip bonding pads 18. Becomes
상기 실리콘 기판(15) 상의 기판 금속 패드(19)에 솔더 볼(21)을 부착하는공정은, 기판 금속 패드(19)에 산화막 제거 재료인 플럭스(Flux)를 바르고, 솔더 볼(21)을 리플로우(Reflow) 공정을 사용하여 융착시킨다.In the step of attaching the solder balls 21 to the substrate metal pads 19 on the silicon substrate 15, flux, which is an oxide film removing material, is applied to the substrate metal pads 19, and the solder balls 21 are rippled. Weld using a reflow process.
상기 솔더 볼(21)에 사용되는 재료는 공융점(Eutectic solder : 63Sn/37Pb), 고융점(High Lead solder : 90~95Pb/Sn), 납이 없는 솔더(Lead free solder : Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Ag/Cu 또는 Sn/Ag/Bi ) 중에서 선택된 어느 하나의 재료가 사용될 수 있다.Materials used for the solder balls 21 are eutectic solder (63Sn / 37Pb), high melting solder (90-95Pb / Sn), lead free solder (Sn / Ag, Sn). / Cu, Sn / Zn, Sn / Zn / Bi, Sn / Ag / Cu or Sn / Ag / Bi) may be used.
도 4b 에서는 광섬유(22)를 상기 실리콘 기판(15) 상에 형성된 실리콘 홀(20)에 삽입하여서 광소자(11)의 표면에 형성된 도파로 또는 수광영역(12)과 광섬유(22)를 정렬하고 접착제(23)를 사용하여 고정하는 공정을 보여준다.In FIG. 4B, the optical wave 22 is inserted into the silicon hole 20 formed on the silicon substrate 15 to align the waveguide or the light receiving region 12 and the optical fiber 22 formed on the surface of the optical element 11 and the adhesive agent. The process of fixing using (23) is shown.
이때 광섬유(22)가 광소자(11) 상의 도파로 또는 수광영역(12)과 접촉되지 않도록 광섬유(22)가 실리콘 기판(15)의 상부 표면을 벗어나지 않도록 한다.At this time, the optical fiber 22 does not leave the upper surface of the silicon substrate 15 so that the optical fiber 22 does not contact the waveguide or the light receiving region 12 on the optical element 11.
상기 실리콘 기판(15)의 금속 배선층(16) 상부면을 보호막(17)으로 패터닝하는 단계에서 실리콘 홀(20)이 열리는 곳의 보호막(17) 패턴 크기를 실리콘 홀(20)의 직경보다 작게 즉, 광섬유(22) 직경보다 작게 형성하여 광섬유(22)가 실리콘 기판(15) 상부면을 벗어나지 않도록 하여서 광섬유(22) 정렬 작업이 간편해지도록 해준다.In the step of patterning the upper surface of the metal wiring layer 16 of the silicon substrate 15 with the protective layer 17, the pattern size of the protective layer 17 where the silicon hole 20 is opened is smaller than the diameter of the silicon hole 20. Forming smaller than the diameter of the optical fiber 22 so that the optical fiber 22 does not leave the upper surface of the silicon substrate 15 to facilitate the alignment of the optical fiber 22.
이렇게 광섬유(22)와 광소자(11)의 도파로 또는 수광영역(12)이 정렬되면, 광섬유(22)를 실리콘 기판(15) 상의 실리콘 홀(20)에 접착제(23)로 고정시켜 주어 표면에 도파로 또는 수광영역(12)을 갖는 광소자 패키지(100)가 완성되게 된다.When the waveguides or the light receiving regions 12 of the optical fiber 22 and the optical element 11 are aligned, the optical fiber 22 is fixed to the silicon hole 20 on the silicon substrate 15 with an adhesive 23 to the surface. The optical device package 100 having the waveguide or the light receiving region 12 is completed.
상기 광섬유(22)를 실리콘 홀(20)에 고정하는 접착제(23)의 재료는, 감광성또는 비감광성의 고분자 수지(polymer resin) 접착제이거나 접착성분이 포함된 세라믹 접착제 중 어느 하나를 사용하여 제조된다.The material of the adhesive 23 which fixes the optical fiber 22 to the silicon hole 20 is manufactured using either a photosensitive or non-photosensitive polymer resin adhesive or a ceramic adhesive containing an adhesive component. .
도 5 는, 상기 본 발명의 광소자 패키지(100)에 있어 구조가 다른 실시예를 보여준다.5 shows another embodiment of the structure of the optical device package 100 of the present invention.
도 5a 는 광소자(11)와 광섬유(22)의 정밀한 정렬이 요구되는 경우에 광섬유(22)를 실리콘 홀(20)에 삽입한 후, 광소자(11)를 동작시키면서 능동 정렬이 이루어질 수 있도록, 상단 개구부에 조정공간(24)이 있는 실리콘 홀(20)이 형성된 구조가 다른 실시예의 실리콘 기판(15)을 보여준다. 즉, 광소자(11)와 광섬유(22)와의 광결합 효율이 최대가 되는 위치를 찾아줄 수 있는 기능을 추가한 것이다.FIG. 5A illustrates that the optical element 11 and the optical fiber 22 are required to be precisely aligned, and then the optical fiber 22 is inserted into the silicon hole 20 so that the active element may be activated while the optical element 11 is operated. The structure of the silicon hole 20 having the adjusting space 24 formed in the upper opening thereof shows another embodiment of the silicon substrate 15. That is, a function of finding a position where the optical coupling efficiency between the optical element 11 and the optical fiber 22 is maximized is added.
제작 공정은 상기 실리콘 기판(15) 상의 금속 배선층(16)이 형성되는 공정까지는 동일하고 실리콘 홀(20) 제작 공정에서 금속 배선층(16)이 있는 쪽의 실리콘 홀(20)에 V-홈 형태의 원뿔형이 형성 되도록 비등방성 습식 식각을 적용하여 지렛대와 같은 형식을 갖는 광섬유 조정공간(24)이 형성된 실리콘 홀(20)을 제작한다.The manufacturing process is the same until the process of forming the metal wiring layer 16 on the silicon substrate 15, and in the silicon hole 20 manufacturing process, the V-groove shape is formed in the silicon hole 20 on the side where the metal wiring layer 16 is located. Anisotropic wet etching is applied to form a conical shape to fabricate a silicon hole 20 in which an optical fiber control space 24 having a form similar to a lever is formed.
도 5b 는 광소자(11)를 플립칩 본딩하고 솔더 볼(21)을 부착한 후, 광섬유(22)를 조정공간(24)이 형성된 실리콘 홀(20)에 정렬하고 고정시켜 정밀하게 정렬된 광소자 패키지(100)가 완성된 것을 보여준다.5B shows that the optical element 11 is flip-chip bonded and the solder balls 21 are attached, and then the optical fiber 22 is aligned and fixed in the silicon hole 20 in which the adjustment space 24 is formed. It shows that the device package 100 is completed.
이 경우 광섬유(22)의 정렬은, 광섬유(22)를 실리콘 홀(20)에 삽입한다. 광소자(11)는 전류를 인가하여 도파로(12)를 갖는 광소자(11)일 경우는 광소자(11)로부터 빛을 방출시키면서 광효율을 측정하거나, 수광영역(12)을 갖는 광소자(11)일경우는 광섬유(22)에 빛을 주어 광소자(11)와의 광효율을 측정하면서, 광섬유(22)의 끝단을 조정공간(24)에서 X축이나 Y축 방향으로 움직이며 광결합 효율이 최적이 되는 위치를 찾아 광섬유(22)를 실리콘 기판(15)에 고정시켜 광소자 패키지(100)를 완성한다.In this case, the alignment of the optical fiber 22 inserts the optical fiber 22 into the silicon hole 20. In the case of the optical device 11 having the waveguide 12 by applying a current, the optical device 11 measures light efficiency while emitting light from the optical device 11, or the optical device 11 having the light receiving region 12. ), The optical fiber 22 is lighted to measure the optical efficiency with the optical element 11, and the end of the optical fiber 22 is moved in the X-axis or Y-axis direction in the adjusting space 24 to optimize the optical coupling efficiency. The optical device 22 is fixed to the silicon substrate 15 to find the position to be the optical device package 100.
이상과 같이 본 발명에 따른 반도체 광소자 패키지 및 그 제조방법을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 이에 한정되지 않으며, 본 발명의 기술사상 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.As described above, the semiconductor optical device package and the method of manufacturing the same according to the present invention have been described with reference to the illustrated drawings. However, the present invention is not limited thereto by the embodiments and drawings disclosed herein, and the scope of the technical spirit of the present invention. Of course, various modifications can be made by those skilled in the art.
이상과 같은 본 발명의 광소자 패키지(100)는 플립칩 본딩과 실리콘 홀을 이용하여 광소자 패키지 소형화에 기여할 수 있으며, 표면에 도파로 또는 수광영역을 갖고 있는 광소자에 동시 적용 가능한 범용적인 광소자 패키지 제조방법이 될 수 있다.The optical device package 100 of the present invention as described above may contribute to the miniaturization of the optical device package by using flip chip bonding and silicon holes, and is a general-purpose optical device that can be simultaneously applied to an optical device having a waveguide or a light receiving area on its surface. Package manufacturing method can be.
아울러, 본 발명에서는 플립칩 본딩의 자기 정렬성(Self alignment)과 실리콘 기판에 형성된 실리콘 홀을 통해 광소자와 광섬유간 수동 정렬에 의한 공정 단순화로 제조 가격을 낮출 수 있는 효과가 있다.In addition, the present invention has the effect of lowering the manufacturing cost by simplifying the process by manual alignment between the optical device and the optical fiber through the self alignment of the flip chip bonding and the silicon hole formed in the silicon substrate.
또한, 본 발명에서는 플립칩 본딩이 사용된 광소자 패키지 구조에서 솔더 범프를 통해 전기 및 열이 전달되기 때문에 10GPbs 급 이상의 고속 광소자에 대한 패키지의 전기적 특성을 만족시켜 주며, 실리콘 기판의 방열 특성이 우수하여 따로 열 방출 시스템을 사용하지 않아도 열 방출 문제가 해결될 수 있는 장점이 있다.In addition, the present invention satisfies the electrical characteristics of the package for high-speed optical devices of 10GPbs or more because the heat and heat is transferred through the solder bump in the optical device package structure using flip chip bonding, and the heat radiation characteristics of the silicon substrate The advantage is that the heat dissipation problem can be solved without using a heat dissipation system.
또한, 본 발명은 광소자의 크기가 작아서 광소자를 취급하기 어려운 경우에도 상기 실리콘 기판을 이용하여 취급하기 좋은 일반/표준 크기로 패키지를 구현할 수 있고 아울러, 광소자 패키지의 제작 방법을 제공할 수 있는 등의 제반 특, 장점을 지니고 있다.In addition, the present invention can implement a package in a general / standard size that is easy to handle using the silicon substrate even when the size of the optical device is difficult to handle the optical device, and also can provide a method of manufacturing the optical device package, etc. It has all the special features and advantages.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020026309A KR20030088249A (en) | 2002-05-13 | 2002-05-13 | Method of Fabricating Package of semiconductor laser devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020026309A KR20030088249A (en) | 2002-05-13 | 2002-05-13 | Method of Fabricating Package of semiconductor laser devices |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030088249A true KR20030088249A (en) | 2003-11-19 |
Family
ID=32382629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020026309A KR20030088249A (en) | 2002-05-13 | 2002-05-13 | Method of Fabricating Package of semiconductor laser devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030088249A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7438481B2 (en) | 2004-08-10 | 2008-10-21 | Kabushiki Kaisha Toshiba | Optical semiconductor module and semiconductor device including the same |
WO2010038966A2 (en) * | 2008-09-30 | 2010-04-08 | 주식회사 와이텔포토닉스 | Optical interconnection apparatus and method |
KR101144557B1 (en) * | 2006-03-27 | 2012-05-11 | 엘지이노텍 주식회사 | Lighting Device with Light Emitting Diodes and manufacture method thereof |
WO2013115805A1 (en) * | 2012-01-31 | 2013-08-08 | Hewlett-Packard Development Company, L.P. | Apparatus for use in optoelectronics |
WO2013115782A1 (en) * | 2012-01-31 | 2013-08-08 | Hewlett-Packard Development Company, L.P. | Monolithically integrated, self-aligning, optical-fiber ferrule |
CN104422987A (en) * | 2013-09-03 | 2015-03-18 | 中国科学院微电子研究所 | Interconnection structure |
US9151917B2 (en) | 2008-09-30 | 2015-10-06 | Ytel Photonics Inc. | Optical interconnection apparatus and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120225A (en) * | 1992-09-30 | 1994-04-28 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of optical module |
JPH06168982A (en) * | 1992-11-30 | 1994-06-14 | Toshiba Corp | Flip chip packaging structure |
JPH07106334A (en) * | 1993-07-06 | 1995-04-21 | Motorola Inc | Method for bonding optical semiconductor device to optical substrate |
KR20010066845A (en) * | 1999-06-16 | 2001-07-11 | 구사마 사부로 | Optical module and method of manufacturing the same, semiconductor device, and optical transfer device |
KR20030044255A (en) * | 2001-11-29 | 2003-06-09 | 한국전자통신연구원 | Optical module package of flip chip bonding and packaging method thereof |
-
2002
- 2002-05-13 KR KR1020020026309A patent/KR20030088249A/en not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120225A (en) * | 1992-09-30 | 1994-04-28 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of optical module |
JPH06168982A (en) * | 1992-11-30 | 1994-06-14 | Toshiba Corp | Flip chip packaging structure |
JPH07106334A (en) * | 1993-07-06 | 1995-04-21 | Motorola Inc | Method for bonding optical semiconductor device to optical substrate |
KR20010066845A (en) * | 1999-06-16 | 2001-07-11 | 구사마 사부로 | Optical module and method of manufacturing the same, semiconductor device, and optical transfer device |
KR20030044255A (en) * | 2001-11-29 | 2003-06-09 | 한국전자통신연구원 | Optical module package of flip chip bonding and packaging method thereof |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7438481B2 (en) | 2004-08-10 | 2008-10-21 | Kabushiki Kaisha Toshiba | Optical semiconductor module and semiconductor device including the same |
KR101144557B1 (en) * | 2006-03-27 | 2012-05-11 | 엘지이노텍 주식회사 | Lighting Device with Light Emitting Diodes and manufacture method thereof |
WO2010038966A2 (en) * | 2008-09-30 | 2010-04-08 | 주식회사 와이텔포토닉스 | Optical interconnection apparatus and method |
WO2010038966A3 (en) * | 2008-09-30 | 2010-07-22 | 주식회사 와이텔포토닉스 | Optical interconnection apparatus and method |
KR100975051B1 (en) * | 2008-09-30 | 2010-08-11 | 주식회사 와이텔포토닉스 | Apparatus and method for optical connection |
US9151917B2 (en) | 2008-09-30 | 2015-10-06 | Ytel Photonics Inc. | Optical interconnection apparatus and method |
WO2013115805A1 (en) * | 2012-01-31 | 2013-08-08 | Hewlett-Packard Development Company, L.P. | Apparatus for use in optoelectronics |
WO2013115782A1 (en) * | 2012-01-31 | 2013-08-08 | Hewlett-Packard Development Company, L.P. | Monolithically integrated, self-aligning, optical-fiber ferrule |
US9354410B2 (en) | 2012-01-31 | 2016-05-31 | Hewlett Packard Enterprise Development Lp | Monolithically integrated, self-aligning, optical-fiber ferrule |
CN104422987A (en) * | 2013-09-03 | 2015-03-18 | 中国科学院微电子研究所 | Interconnection structure |
CN104422987B (en) * | 2013-09-03 | 2018-06-22 | 中国科学院微电子研究所 | Interconnection structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3923368B2 (en) | Manufacturing method of semiconductor device | |
US10515942B2 (en) | Semiconductor device and method of manufacturing | |
KR100676493B1 (en) | method for manufacturing wafer level chip scale package using redistribution substrate | |
US6291264B1 (en) | Flip-chip package structure and method of fabricating the same | |
JP2629435B2 (en) | Manufacturing method of sub-substrate for arrayed optical element | |
JPH02246335A (en) | Bump structure for reflow bonding of ic device | |
JPH08220385A (en) | Manufacture of self-aligned optical fiber-optical element coupling device | |
US6762119B2 (en) | Method of preventing solder wetting in an optical device using diffusion of Cr | |
KR20030072001A (en) | Structure of flip chip bonding and method for bonding | |
KR20030088249A (en) | Method of Fabricating Package of semiconductor laser devices | |
JP2019134111A (en) | Semiconductor device | |
US20210126425A1 (en) | Optoelectronic package and manufacturing method thereof | |
KR100790527B1 (en) | Wafer level package and fabrication method thereof | |
KR100927762B1 (en) | Semiconductor device and manufacturing method thereof | |
TWI223425B (en) | Method for mounting passive component on wafer | |
Wale et al. | Flip-chip bonding optimizes opto-ICs | |
GB2364172A (en) | Flip Chip Bonding Arrangement | |
JP2001298199A (en) | Connection structure for optical semiconductor device | |
KR100494023B1 (en) | Fabrication and assembly method of image sensor using by flip chip packaging process | |
KR101291382B1 (en) | Semiconductor device and fabricating method thereof | |
US20180124913A1 (en) | Rf interconnect | |
CN217085332U (en) | Photoelectric packaging structure | |
US20220310540A1 (en) | Silicon photonic interposer with two metal redistribution layers | |
CN217467261U (en) | Package member | |
JP2005311109A (en) | Packaging method of optical device and optical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |