KR20040078416A - 칼라 포맷 변환기 - Google Patents

칼라 포맷 변환기 Download PDF

Info

Publication number
KR20040078416A
KR20040078416A KR1020030013356A KR20030013356A KR20040078416A KR 20040078416 A KR20040078416 A KR 20040078416A KR 1020030013356 A KR1020030013356 A KR 1020030013356A KR 20030013356 A KR20030013356 A KR 20030013356A KR 20040078416 A KR20040078416 A KR 20040078416A
Authority
KR
South Korea
Prior art keywords
output data
registers
signal
color difference
storing
Prior art date
Application number
KR1020030013356A
Other languages
English (en)
Other versions
KR100520640B1 (ko
Inventor
김상철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0013356A priority Critical patent/KR100520640B1/ko
Publication of KR20040078416A publication Critical patent/KR20040078416A/ko
Application granted granted Critical
Publication of KR100520640B1 publication Critical patent/KR100520640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/67—Circuits for processing colour signals for matrixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 칼라 포맷 변환기에 관한 것으로, 특히 MPEG 그룹의 TM5(Test Model 5)에서 제공되는 크로미넌스 신호의 변환시 변환기의 면적을 최소화시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 크로미넌스(Chrominance) 신호의 칼라 포맷을 4:2:2에서 4:4:4로 변환하기 위하여 TM5에서 제공하는 유한 임펄스 응답 필터(FIR;Finite Impulse Response Filter)의 색차계수 및 탭 수를 이용하여 하드웨어를 구현할 경우, 리소스 쉐어링(Resource Sharing)을 최적화하여 변환기의 면적을 최소화시킬 수 있도록 한다.

Description

칼라 포맷 변환기{Color format converter}
본 발명은 칼라 포맷 변환기에 관한 것으로, 특히 MPEG그룹의 TM5(Test Mode 5)에 최적화된 NTSC(National Television System Committee)/PAL(Phase Alternation by Line) 인코더에서 유한 임펄스 응답 필터를 사용하여 컬러신호(예로써, CCIR601/656신호)의 칼라 포맷을 4:2:2에서 4:4:4 포맷으로 변환하기 위한 기술이다.
일반적으로, 칼라 포맷 변환기는 입력되는 CCIR601/656 권고에 따른 컬러신호의 칼라 포맷 4:2:2를 NTSC(National Television System Committee)/PAL(Phase Alternation by Line) 인코더를 사용하여 칼라 포맷 4:4:4로 변환할 경우 사용된다.
여기서, CCIR601/656와 같은 컬러신호는 휘도신호 Y와 색차신호 Cb,Cr이다. 이때, 칼라 포맷을 4:2:2에서 4:4:4 포맷으로 변환할 경우 휘도신호 Y는 변하지 않고 색차신호 Cb,Cr만 변화시키면 된다. 따라서, 색차신호 Cb 및 색차신호 Cr에 대해서 각각의 칼라 포맷 변환기를 사용하게 된다.
[표 1]은 일반적인 MPEG그룹의 TM5(Test Mode 5)에서 제시하는 4:2:2 대 4:4:4의 칼라 포맷 변환기의 색차계수를 나타낸다.
여기서, Cop3,Cop2,Cop1,Co,Com1,Com2는 기수(Odd) 색차신호를 발생하기 위해 사용되는 색차계수를 나타내고, Cep2,Cep1,Ce,Cem1,Cem2,Cem3,Cem3는 우수(Even) 색차신호를 발생하기 위해 사용되는 색차계수를 나타낸다.
[표 1]
색차계수 MPEG2_Flag
0 1
Cop3 5 21
Cop2 -21 -51
Cop1 70 159
Co 228 159
Com1 -37 -52
Com2 11 21
Cep2 11 0
Cep1 -37 0
Ce 228 256
Cem1 70 0
Cem2 -21 0
Cem3 5 0
Offset 128 0
[표 1]에서, 플래그 신호 MPEG2_Flag는 그 값이 "0"과 "1"로 구분되며, "0"은 입력되는 데이타 스트림이 MPEG1임을 나타내고, "1"은 입력되는 데이타 스트림이 MPEG2임을 나타낸다.
도 1은 상술된 [표 1]의 각 색차계수가 유한 임펄스 응답 필터(FIR 필터;Finite Impulse Response Filter)에 적용되는 식을 나타낸다.
종래의 칼라 포맷 변환기는 색차신호를 각각 저장하기 위한 복수개의 레지스터 (1~7)와, 기수 제어부(10) 및 우수 제어부(20)를 구비한다.
여기서, 색차신호의 칼라 포맷을 4:2:2에서 4:4:4로 변환할 경우, 하나의 색차신호 Cb,Cr에 대한 데이타량이 각각 2배가 된다. 이때, 기수 데이타 계산을 위한 데이타 경로 부분이 기수 제어부(10)이다. 그리고, 우수 데이타 계산을 위한 데이타 경로 부분이 우수 제어부(20)이다.
기수 제어부(10)는 레지스터(1~7)에 각각 저장된 색차신호와 기수에 대한 색차계수를 각각 곱셈하는 곱셈기(11~16)를 구비한다. 그리고, 기수 제어부(10)는 곱셈기(11~16)의 출력과 오프셋 계수를 가산하는 가산기(17)를 구비한다. 기수 연산부(18)는 가산기(17)의 출력데이타를 클리핑(Cliping)하여 기수 색차신호를 출력한다.
또한, 우수 제어부(20)는 레지스터(1~7)에 각각 저장된 색차신호와 우수에 대한 색차계수를 각각 곱셈하는 곱셈기(21~26)와, 오프셋 계수를 선택하는 멀티플렉서(27)를 구비한다. 그리고, 우수 제어부(20)는 곱셈기(21~26)의 출력데이타와 멀티플렉서(27)의 오프셋 계수를 가산하는 가산기(28)를 구비한다. 우수 연산부(29)는 가산기(28)의 출력데이타를 클리핑(Cliping)하여 우수 색차신호를 출력한다.
그런데, 이러한 종래의 칼라 포맷 변환기는 색차신호의 포맷 변환시 색차신호 Cb,Cr에 대하여 곱셈기를 각각 따로 사용하기 때문에 전체적인 면적이 증가하게 되는 문제점이 있다. 또한, 유한 임펄스 응답 전달 필터에서 사용되는 리소스(Resource)를 모두 사용하지 못하게 되어 전체 클럭신호의 쉐어링을 효과적으로 활용할 수 없게 되는 문제점이 있다.
그리고, 포맷 변환을 위해 곱셈기 대신 LUT(Look-up Table)을 이용한 DA(Distributed Arithmetic) 알고리즘을 사용할 경우에는 LUT의 입력 비트 수가 커서, 곱셈기를 사용하는 경우보다 면적이 더 커지게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 칼라 포맷 변환기의 유한 임펄스 응답 전달 필터에서 곱셈기를 공유하여 사용하고, 곱셈기를 효율적으로 분할하여 변환기의 면적을 최소화 하는데 그 목적이 있다.
도 1은 종래의 칼라 포맷 변환기에 대한 구성도.
도 2는 본 발명에 따른 칼라 포맷 변환기에 관한 구성도.
도 3은 본 발명에 따른 칼라 포맷 변환기의 다른 실시예.
도 4는 본 발명에 따른 제어신호들의 동작 타이밍도.
상기한 목적을 달성하기 위한 본 발명의 칼라 포맷 변환기는, 쉬프트 인에이블 신호의 인에이블시 입력되는 컬러신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 1레지스터와; 기수/우수 선택신호의 상태에 따라 복수개의 제 1레지스터로부터 각각 인가되는 출력데이타를 선택적으로 출력하고, n개의 그룹으로 구분되는 복수개의 제 1멀티플렉서와; 공유 제어신호의 인에이블시 n개의 그룹과 각각 대응되는 출력데이타를 선택적으로 출력하는 n개의 제 2멀티플렉서와; 데이타 포맷을 위한 색차계수들을 저장하고, 공유 제어신호의 인에이블시 기수/우수 선택신호의 상태에 따라 n개의 제 2멀티플렉서로부터 각각 출력되는 출력데이타와 해당하는 색차계수를 곱셈하는 n개의 곱셈기와; 레지스터 제어신호의 인에이블시 n개의 곱셈기로부터 각각 인가되는 출력데이타를 중간 저장하는 n개의 제 2레지스터와; n개의 제 2레지스터로부터 각각 인가되는 출력데이타를 덧셈하는 제 1가산기와; 누산 선택신호에 따라 입력되는 오프셋 계수를 선택하거나 제 1가산기의 출력데이타를 선택하여 누산하는 누산부; 및 누산부의 출력데이타를 클리핑 연산하여 저장하는 연산수단을 구비함을 특징으로 한다.
본 발명의 다른 실시예는, 제 1쉬프트 인에이블 신호의 인에이블시 입력되는 제 1색차신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 1레지스터와; 제 2쉬프트 인에이블 신호의 인에이블시 입력되는 제 2색차신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 2레지스터와; 기수/우수 선택신호의 상태에 따라 복수개의 제 1레지스터 및 복수개의 제 2레지스터로부터 각각 인가되는 출력데이타를 선택적으로 출력하고, n개의 그룹으로 구분되는 복수개의 제 1멀티플렉서와; 공유 제어신호의 인에이블시 n개의 그룹과 각각 대응되는 출력데이타를 선택적으로 출력하는 n개의 제 2멀티플렉서와; 데이타 포맷을 위한 색차계수들을 저장하고, 공유 제어신호의 인에이블시 기수/우수 선택신호의 상태에 따라 n개의 제 2멀티플렉서로부터 각각 출력되는 출력데이타와 해당하는 색차계수를 곱셈하는 n개의 곱셈기와; 레지스터 제어신호의 인에이블시 n개의 곱셈기로부터 각각 인가되는 출력데이타를 중간 저장하는 복수개의 제 3레지스터와; 복수개의 제 3레지스터로부터 각각 인가되는 출력데이타를 덧셈하는 복수개의 가산기; 및 복수개의 가산기로부터 인가되는 출력데이타를 연산하여 제 1색차신호 및 제 2색차신호에 대하여 포맷 변환된 색차신호를 출력하는 복수개의 누산기를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 칼라 포맷 변환기의 구성도이다.
본 발명은 복수개의 레지스터(30~36)와, 복수개의 멀티플렉서(37~44)와, 곱셈기(45,46)와, 레지스터(47,48)와, 가산기(49)와, 누산부(50)와, 연산부(55) 및 레지스터(56)를 구비한다.
여기서, 누산부(50)는 멀티플렉서(51,52)와, 가산기(53) 및 레지스터(54)를 구비한다.
복수개의 레지스터(30~36)는 쉬프트 인에이블 신호 INLD에 따라 입력되는 컬러신호 IN를 쉬프팅한다. 멀티플렉서(37~42)는 기수/우수 선택신호 ODDEVEN에 따라 레지스터(30~36)의 출력데이타를 각각 선택한다. 즉, 기수/우수 선택신호 ODDEVEN가 "0"일 때 입력포트 "0"의 데이타를 선택하고, 기수/우수 선택신호 ODDEVEN가 "1"일 때 입력포트 "1"의 데이타를 선택한다.
멀티플렉서(43)는 공유 제어신호 COEFFSEL에 따라 제 1그룹인 멀티플렉서(37~39)의 출력데이타를 선택한다. 그리고, 멀티플렉서(44)는 공유 제어신호 COEFFSEL에 따라 제 2그룹인 멀티플렉서(40~42)의 출력데이타를 선택한다.
곱셈기(45,46)는 그 내부에 [표 1]과 같은 색차계수들의 값을 저장한다. 따라서, 곱셈기(45)는 기수/우수 선택신호 ODDEVEN 및 공유 제어신호 COEFFSEL에 따라 선택된 색차계수와 멀티플렉서(43)의 출력데이타를 곱셈한다. 또한,곱셈기(46)는 기수/우수 선택신호 ODDEVEN 및 공유 제어신호 COEFFSEL에 따라 선택된 색차계수와 멀티플렉서(44)의 출력데이타를 곱셈한다.
예를 들어, [표 1]에서 플래그 신호 MPEG2_Flag가 "0"일 경우 데이타 스트림이 MPEG1에 해당하는 색차계수가 선택된다. 그리고, 기수/우수 선택신호 ODDEVEN에 따라 기수 데이타가 선택되었을 경우에, 곱셈기(45)는 공유 제어신호 COEFFSEL에 따라 선택된 색차계수 5,-21,70와 멀티플렉서(43)의 출력데이타를 곱셈한다. 또한, 곱셈기(46)는 공유 제어신호 COEFFSEL에 따라 선택된 색차계수 228,-37,11와 멀티플렉서(44)의 출력데이타를 곱셈한다.
레지스터(47)는 레지스터 제어신호 MULLD에 따라 일종의 파이프라인을 위해 곱셈기(45)의 출력데이타를 저장한다. 그리고, 레지스터(48)는 레지스터 제어신호 MULLD에 따라 일종의 파이프라인을 위해 곱셈기(46)의 출력데이타를 저장한다. 또한, 가산기(49)는 레지스터(47,48)의 출력데이타를 덧셈한다.
멀티플렉서(51)는 오프셋 선택신호 OFFSETS에 따라 오프셋 계수 128 또는 0을 선택한다. 여기서, 오프셋 선택신호 OFFSETS는 [표 1]에 나타난 바와 같이, 데이타 형태가 기수/우수 및 MPEG1/MPEG2일때 각각 그 색차계수의 값이 상이하므로, 해당 색차계수의 값에 따라 오프셋을 제어하기 위한 신호이다.
멀티플렉서(52)는 누산 선택신호 ACCMX에 따라 멀티플렉서(51)의 출력데이타 또는 레지스터(54)의 출력데이타를 선택한다. 즉, 누산을 시작하는 초기 동작시에는 멀티플렉서(51)의 출력 데이타를 선택하여 가산기(53)로 출력하고, 누산 계산 중에는 레지스터(54)에 저장된 데이타를 선택하여 가산기(53)로 출력한다.
가산기(53)는 가산기(49)의 출력데이타와 멀티플렉서(52)의 출력데이타를 덧셈한다. 레지스터(54)는 누산 제어신호 ADDLD에 따라 가산기(53)의 출력데이타를 저장한다. 연산부(55)는 레지스터(54)의 출력데이타를 클리핑(Cliping) 연산한다. 레지스터(56)는 출력 제어신호 OUTLD에 따라 연산된 데이타를 출력한다.
이러한 구성을 갖는 본 발명은 색차신호 Cb/Cr 각각에 대하여 포맷 변환시 곱셈기를 공유하여 사용함으로써 전체적인 면적을 감소시킬 수 있도록 한다.
한편, 본 발명의 칼라 포맷 변환기는 CCIR601/656와 같은 컬러신호의 입력이 색차신호 Cb/Cr 각각에 대해서 6.5MHz이고, 시스템의 클럭 주파수가 54MHz이라고 가정한다. 이때, 레지스터(30~36)에서 데이타 쉬프트 및 변환에 사용되는 총 클럭수가 8사이클이 된다.
하지만, 곱셈기(45,46)는 사용할 수 있는 총 가용 클럭 8사이클 중 6사이클만 사용하고 있다. 따라서, 본 발명의 다른 실시예는 색차신호 Cb/Cr 각각에 대하여 변환기의 곱셈기들을 공유하여 사용함으로써 회로에서 가장 큰 부분을 차지하는 곱셈기의 개수를 감소시킬 수 있다.
도 3은 이러한 본 발명의 칼라 포맷 변환기의 다른 실시예이다.
본 발명은 색차신호 Cb를 저장하는 제 1레지스터부(60~66)와, 색차신호 Cr를 저장하는 제 2레지스터부(67~73)와, 복수개의 멀티플렉서(74~85)와, 복수개의 멀티플렉서(86~88)와, 곱셈기(89~91)와, 레지스터(92~95)와, 가산기(96,97)와, Cb누산기(98) 및 Cr누산기(99)를 구비한다.
제 1레지스터부(60~66)는 쉬프트 인에이블 신호 INLDCb에 따라 색차신호 Cb에 대한 컬러신호 IN(Cb)를 저장 및 쉬프팅한다. 제 2레지스터부(67~73)는 쉬프트 인에이블 신호 INLDCr에 따라 색차신호 Cr에 대한 컬러신호 IN(Cr)를 저장 및 쉬프팅한다.
멀티플렉서(74~79)는 기수/우수 선택신호 ODDEVEN에 따라 제 1레지스터부(60~66)의 출력데이타를 각각 선택한다. 그리고, 멀티플렉서(80~85)는 기수/우수 선택신호 ODDEVEN에 따라 제 2레지스터부(67~73)의 출력데이타를 각각 선택한다. 즉, 기수/우수 선택신호 ODDEVEN가 "0"일때 입력포트 "0"의 데이타를 선택하고, 기수/우수 선택신호 ODDEVEN가 "1"일때 입력포트 "1"의 데이타를 선택한다.
멀티플렉서(86)는 공유 제어신호 COEFFSEL에 따라 제 1그룹인 멀티플렉서(74~77)의 출력데이타를 선택한다. 그리고, 멀티플렉서(87)는 공유 제어신호 COEFFSEL에 따라 제 2그룹인 멀티플렉서(78~81)의 출력데이타를 선택한다. 또한, 멀티플렉서(88)는 공유 제어신호 COEFFSEL에 따라 제 3그룹인 멀티플렉서(82~85)의 출력데이타를 선택한다.
여기서, 제 2그룹의 멀티플렉서(78~81)는 색차신호 Cb를 저장하는 레지스터(65,66) 및 색차신호 Cr를 저장하는 레지스터(67,68)로부터 인가되는 출력데이타를 선택적으로 출력한다.
곱셈기(89~91)는 그 내부에 [표 1]과 같은 색차계수들의 값을 저장한다. 따라서, 곱셈기(89)는 기수/우수 선택신호 ODDEVEN 및 공유 제어신호 COEFFSEL에 따라 선택된 색차계수와 멀티플렉서(86)의 출력데이타를 곱셈한다. 그리고,곱셈기(90)는 기수/우수 선택신호 ODDEVEN 및 공유 제어신호 COEFFSEL에 따라 선택된 게수와 멀티플렉서(87)의 출력데이타를 곱셈한다. 또한, 곱셈기(91)는 기수/우수 선택신호 ODDEVEN 및 공유 제어신호 COEFFSEL에 따라 선택된 색차계수와 멀티플렉서(88)의 출력데이타를 곱셈한다.
예를 들어, [표 1]에서 플래그 신호 MPEG2_Flag가 "0"일 경우 데이타 스트림이 MPEG1에 해당하는 색차계수가 선택된다. 그리고, 기수/우수 선택신호 ODDEVEN에 따라 기수 데이타가 선택되었을 경우에, 곱셈기(89)는 공유 제어신호 COEFFSEL에 따라 선택된 색차계수 5,-21,70,228와 멀티플렉서(86)의 출력데이타를 곱셈한다. 또한, 곱셈기(90)는 공유 제어신호 COEFFSEL에 따라 선택된 색차계수 -37,11와 멀티플렉서(87)의 출력데이타를 곱셈한다.
레지스터(92)는 레지스터 제어신호 MULLD에 따라 일종의 파이프라인을 위해 곱셈기(89)의 출력데이타를 저장한다. 그리고, 레지스터(93,94)는 레지스터 제어신호 MULLD에 따라 일종의 파이프라인을 위해 곱셈기(90)의 출력데이타를 각각 저장한다. 레지스터(95)는 레지스터 제어신호 MULLD에 따라 일종의 파이프라인을 위해 곱셈기(91)의 출력데이타를 저장한다.
가산기(96)는 레지스터(92,93)의 출력데이타를 덧셈한다. 그리고, 가산기(97)는 레지스터(94,95)의 출력데이타를 덧셈한다.
Cb누산기(98)는 가산기(96)의 출력데이타를 누산하여 포맷 변환된 데이타를 출력한다. 그리고, Cr누산기(99)는 가산기(97)의 출력데이타를 누산하여 포맷 변환된 데이타를 출력한다.
이러한 구성을 갖는 본 발명의 동작 과정을 도 4를 참조하여 설명하면 다음과 같다.
본 발명의 시스템에서 사용되는 클럭은 54MHz이고 포지티브 클럭 에지에서 동작한다. 또한, 쉬프트 인에이블 신호 INLDCb 및 쉬프트 인에이블 신호 INLDCr는 6.75MHz로 서로 50%의 위상차를 갖는다.
또한, 기수 색차신호 및 우수 색차신호를 곱셈하는데 필요한 곱셈기의 숫자는 동일하다. 따라서, 기수/우수 선택신호 ODDEVEN의 하이 펄스 구간과 로우 펄스 구간의 길이가 같다.
그리고, 공유 제어신호 COEFFSEL의 주기는 27MHz 사이클로 반복된다. 따라서, 색차신호 Cb 및 색차신호 Cr의 데이타 경로에서 별도의 처리없이 바로 곱셈기의 공유가 가능하다.
기수/우수 선택신호 ODDEVEN는 색차신호 Cb 및 색차신호 Cr에서 반대 위상을 갖는다. 색차신호 Cb 및 색차신호 Cr는 모두 50%의 위상차를 가지는 쉬프트 인에이블 신호 INLDCb/INLDCr가 모두 인에이블 된 이후에 기수 색차신호의 출력이 먼저 계산이 되어야 한다. 따라서, 기수/우수 선택신호 ODDEVEN는 멀티플렉서(74~79)의 데이타 경로와, 멀티플렉서(80~85)의 데이타 경로에서 서로 역상을 가진다.
또한, 곱셈기(89) 및 곱셈기(91)는 공유 제어신호 COEFFSEL의 값에 관계없이 곱셈을 수행한다. 즉, 곱셈기(89) 및 곱셈기(91)는 모든 클럭에 대해서 기수/우수 선택신호 ODDEVEN가 0일때 기수 색차신호 계산을 위한 곱셈을 수행한다. 그리고, 기수/우수 선택신호 ODDEVEN가 1일때 우수 색차신호 계산을 위한 곱셈을 수행한다.
여기서, 고려되어야 할 것은 곱셈기(90)가 어떻게 색차신호 Cb의 데이타 경로와 색차신호 Cr의 데이타 경로에서 공유되어 사용되는가이다. 곱셈기(90)는 기수/우수 색차신호에 대하여 각각 2번씩의 계산 과정이 필요하다.
즉, 공유 제어신호 COEFFSEL에 따라 멀티플렉서(87)의 입력포트 "0"과 "1"이 선택될 경우에는 곱셈기(90)의 출력데이타가 색차신호 Cb의 데이타 경로로 출력되고, 색차신호 Cr의 데이타 경로로는 0의 값을 출력한다. 반면에, 공유 제어신호 COEFFSEL에 따라 멀티플렉서(87)의 입력포트 "2"와 "3"이 선택될 경우에는 곱셈기(90)의 출력데이타가 색차신호 Cr의 데이타 경로로 출력되고, 색차신호 Cb의 데이타 경로로는 0의 값을 출력한다. 따라서, 색차신호 Cb/Cr에 대한 각각의 기수/우수 색차신호를 계산하기 위해 모두 6번의 곱셈을 수행한다.
결국, 본 발명은 사용할 수 있는 총 가용 클럭 8사이클을 모두 사용함과 동시에 색차신호 Cb/Cr 각각에 대하여 곱셈기들을 공유하여 사용함으로써 회로에서 가장 큰 부분을 차지하는 곱셈기의 갯수를 감소시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명은 칼라 포맷 변환기의 구현시 곱셈기의 리소스 쉐어링을 최적화 함으로써 면적을 최소화할 수 있도록 하는 효과를 제공한다.

Claims (15)

  1. 쉬프트 인에이블 신호의 인에이블시 입력되는 컬러신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 1레지스터;
    기수/우수 선택신호의 상태에 따라 상기 복수개의 제 1레지스터로부터 각각 인가되는 출력데이타를 선택적으로 출력하고, n개의 그룹으로 구분되는 복수개의 제 1멀티플렉서;
    공유 제어신호의 인에이블시 상기 n개의 그룹과 각각 대응되는 출력데이타를 선택적으로 출력하는 n개의 제 2멀티플렉서;
    데이타 포맷을 위한 색차계수들을 저장하고, 상기 공유 제어신호의 인에이블시 상기 기수/우수 선택신호의 상태에 따라 상기 n개의 제 2멀티플렉서로부터 각각 출력되는 출력데이타와 해당하는 상기 색차계수를 곱셈하는 n개의 곱셈기;
    레지스터 제어신호의 인에이블시 상기 n개의 곱셈기로부터 각각 인가되는 출력데이타를 중간 저장하는 n개의 제 2레지스터;
    상기 n개의 제 2레지스터로부터 각각 인가되는 출력데이타를 덧셈하는 제 1가산기;
    누산 선택신호에 따라 입력되는 오프셋 계수를 선택하거나 상기 제 1가산기의 출력데이타를 선택하여 누산하는 누산부; 및
    상기 누산부의 출력데이타를 클리핑 연산하여 저장하는 연산수단을 구비함을 특징으로 하는 칼라 포맷 변환기.
  2. 제 1 항에 있어서, 상기 누산부는
    오프셋 선택신호에 따라 상기 오프셋 계수를 선택적으로 출력하는 제 3멀티플렉서;
    상기 누산 선택신호에 따라 상기 제 3멀티플렉서의 출력데이타 또는 상기 제 1가산기의 출력데이타를 선택적으로 출력하는 제 4멀티플렉서;
    상기 제 1가산기의 출력데이타와 상기 제 4멀티플렉서의 출력데이타를 가산하는 제 2가산기; 및
    누산 제어신호에 따라 상기 제 2가산기의 출력 데이타를 저장하는 제 3레지스터를 구비함을 특징으로 하는 칼라 포맷 변환기.
  3. 제 2 항에 있어서, 상기 제 4멀티플렉서는
    초기 동작시 상기 제 3멀티플렉서의 출력 데이타를 선택하여 출력하고, 초기 동작 이후에는 상기 제 3레지스터에 저장된 데이타를 선택하여 출력함을 특징으로 하는 칼라 포맷 변환기.
  4. 제 2 항에 있어서, 상기 연산수단은
    상기 제 3레지스터의 출력데이타를 클리핑 연산하는 연산부; 및
    상기 연산부의 출력데이타를 저장하는 제 4레지스터를 구비함을 특징으로 하는 칼라 포맷 변환기.
  5. 제 1쉬프트 인에이블 신호의 인에이블시 입력되는 제 1색차신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 1레지스터;
    제 2쉬프트 인에이블 신호의 인에이블시 입력되는 제 2색차신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 2레지스터;
    기수/우수 선택신호의 상태에 따라 상기 복수개의 제 1레지스터 및 상기 복수개의 제 2레지스터로부터 각각 인가되는 출력데이타를 선택적으로 출력하고, n개의 그룹으로 구분되는 복수개의 제 1멀티플렉서;
    공유 제어신호의 인에이블시 상기 n개의 그룹과 각각 대응되는 출력데이타를 선택적으로 출력하는 n개의 제 2멀티플렉서;
    데이타 포맷을 위한 색차계수들을 저장하고, 상기 공유 제어신호의 인에이블시 상기 기수/우수 선택신호의 상태에 따라 상기 n개의 제 2멀티플렉서로부터 각각 출력되는 출력데이타와 해당하는 상기 색차계수를 곱셈하는 n개의 곱셈기;
    레지스터 제어신호의 인에이블시 상기 n개의 곱셈기로부터 각각 인가되는 출력데이타를 중간 저장하는 복수개의 제 3레지스터;
    상기 복수개의 제 3레지스터로부터 각각 인가되는 출력데이타를 덧셈하는 복수개의 가산기; 및
    상기 복수개의 가산기로부터 인가되는 출력데이타를 연산하여 상기 제 1색차신호 및 제 2색차신호에 대하여 포맷 변환된 색차신호를 출력하는 복수개의 누산기를 구비함을 특징으로 하는 칼라 포맷 변환기.
  6. 제 5 항에 있어서,
    상기 제 1쉬프트 인에이블 신호 및 상기 제 2쉬프트 인에이블 신호는 상호 50%의 위상차를 가짐을 특징으로 하는 칼라 포맷 변환기.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 복수개의 제 1멀티플렉서는
    상기 복수개의 제 1레지스터의 일부 출력데이타를 선택적으로 출력하는 제 1그룹의 멀티플렉서;
    상기 복수개의 제 2레지스터의 일부 출력데이타를 선택적으로 출력하는 제 2그룹의 멀티플렉서; 및
    상기 복수개의 제 1레지스터의 다른 일부 출력데이타 및 상기 복수개의 제 2레지스터의 다른 일부 출력데이타를 선택적으로 출력하는 제 3그룹의 멀티플렉서를 구비함을 특징으로 하는 칼라 포맷 변환기.
  8. 제 7 항에 있어서, 상기 n개의 제 2멀티플렉서는
    상기 제 1그룹의 멀티플렉서와 대응되는 출력데이타를 선택적으로 출력하는 제 3멀티플렉서;
    상기 제 2그룹의 멀티플렉서와 대응되는 출력데이타를 선택적으로 출력하는 제 4멀티플렉서; 및
    상기 제 3그룹의 멀티플렉서와 대응되는 출력데이타를 선택적으로 출력하는제 5멀티플렉서를 구비함을 특징으로 하는 칼라 포맷 변환기.
  9. 제 8 항에 있어서, 상기 제 5멀티플렉서는
    상기 공유 제어신호에 따라 선택된 색차계수가 제 1색차계수일 경우 상기 복수개의 제 1레지스터의 다른 일부 출력데이타를 선택하고, 상기 색차계수가 제 2색차계수일 경우 상기 제 2레지스터의 다른 일부 출력데이타를 선택적으로 출력함을 특징으로 하는 칼라 포맷 변환기.
  10. 제 8 항에 있어서, 상기 n개의 곱셈기는
    상기 제 3멀티플렉서의 출력데이타를 해당 색차계수와 곱셈하는 제 1곱셈기;
    상기 제 4멀티플렉서의 출력데이타를 해당 색차계수와 곱셈하는 제 2곱셈기; 및
    상기 제 5멀티플렉서의 출력데이타를 해당 색차계수와 곱셈하는 제 3곱셈기를 구비함을 특징으로 하는 칼라 포맷 변환기.
  11. 제 10 항에 있어서, 상기 복수개의 제 3레지스터는
    상기 제 1곱셈기의 출력데이타를 저장하는 제 4레지스터;
    상기 제 2곱셈기의 출력데이타를 저장하는 제 5레지스터; 및
    상기 제 3곱셈기의 출력데이타를 각각 저장하는 제 6레지스터 및 제 7레지스터를 구비함을 특징으로 하는 칼라 포맷 변환기.
  12. 제 11 항에 있어서, 상기 복수개의 가산기는
    상기 제 4레지스터 및 상기 제 6레지스터의 출력데이타를 덧셈하는 제 1가산기; 및
    상기 제 5레지스터 및 상기 제 7레지스터의 출력데이타를 덧셈하는 제 2가산기를 구비함을 특징으로 하는 칼라 포맷 변환기.
  13. 제 12 항에 있어서, 상기 복수개의 누산기는
    상기 제 1가산기의 출력데이타를 연산하여 상기 제 1색차신호에 대해 포맷 변환된 색차신호를 출력하는 제 1누산기; 및
    상기 제 2가산기의 출력데이타를 연산하여 상기 제 2색차신호에 대해 포맷 변환된 색차신호를 출력하는 제 2누산기를 구비함을 특징으로 하는 칼라 포맷 변환기.
  14. 쉬프트 인에이블 신호의 인에이블시 입력되는 컬러신호를 순차적으로 쉬프팅하여 저장하는 복수개의 레지스터;
    기수/우수 선택신호의 상태에 따라 상기 복수개의 레지스터로부터 각각 인가되는 출력데이타를 선택적으로 출력하고, n개의 그룹으로 구분되는 복수개의 멀티플렉서;
    데이타 포맷을 위한 색차계수들을 저장하고, 공유 제어신호의 인에이블시 상기 기수/우수 선택신호의 상태에 따라 상기 n개의 그룹과 각각 대응되는 출력데이타와 해당하는 상기 색차계수를 곱셈하여 저장하는 n개의 곱셈기;
    상기 n개의 곱셈기로부터 각각 인가되는 출력데이타를 덧셈하고, 누산 선택신호에 따라 입력되는 오프셋 계수를 덧셈하는 누산부; 및
    상기 누산부의 출력데이타를 클리핑 연산하여 저장하고, 출력 제어신호의 상태에 따라 저장된 데이타를 선택적으로 출력하는 연산수단을 구비함을 특징으로 하는 칼라 포맷 변환기.
  15. 제 1쉬프트 인에이블 신호의 인에이블시 입력되는 제 1색차신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 1레지스터;
    제 2쉬프트 인에이블 신호의 인에이블시 입력되는 제 2색차신호를 순차적으로 쉬프팅하여 저장하는 복수개의 제 2레지스터;
    기수/우수 선택신호의 상태에 따라 상기 복수개의 제 1레지스터 및 상기 복수개의 제 2레지스터로부터 각각 인가되는 출력데이타를 선택적으로 출력하며, n개의 그룹으로 구분되는 복수개의 멀티플렉서;
    데이타 포맷을 위한 색차계수들을 저장하고, 공유 제어신호의 인에이블시 상기 기수/우수 선택신호의 상태에 따라 상기 n개의 그룹과 각각 대응되는 출력데이타와 해당하는 상기 색차계수를 곱셈하여 저장하는 n개의 곱셈기;
    상기 n개의 곱셈기로부터 인가되는 출력데이타를 각각 덧셈하고, 누산 선택신호에 따라 입력되는 오프셋 계수를 덧셈하는 복수개의 연산수단을 구비함을 특징으로 하는 칼라 포맷 변환기.
KR10-2003-0013356A 2003-03-04 2003-03-04 칼라 포맷 변환기 KR100520640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0013356A KR100520640B1 (ko) 2003-03-04 2003-03-04 칼라 포맷 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0013356A KR100520640B1 (ko) 2003-03-04 2003-03-04 칼라 포맷 변환기

Publications (2)

Publication Number Publication Date
KR20040078416A true KR20040078416A (ko) 2004-09-10
KR100520640B1 KR100520640B1 (ko) 2005-10-13

Family

ID=37363726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0013356A KR100520640B1 (ko) 2003-03-04 2003-03-04 칼라 포맷 변환기

Country Status (1)

Country Link
KR (1) KR100520640B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896498B1 (ko) * 2007-06-01 2009-05-08 (주)씨앤에스 테크놀로지 영상처리장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896498B1 (ko) * 2007-06-01 2009-05-08 (주)씨앤에스 테크놀로지 영상처리장치 및 방법

Also Published As

Publication number Publication date
KR100520640B1 (ko) 2005-10-13

Similar Documents

Publication Publication Date Title
KR100186916B1 (ko) 신호처리장치
KR100520640B1 (ko) 칼라 포맷 변환기
JP3584027B2 (ja) デジタルフィルタ
JP4630056B2 (ja) 畳み込み演算回路
US8786615B2 (en) Image processor including reconfigurable input and output domain selectors
US5333263A (en) Digital image processing apparatus
KR100225690B1 (ko) 상관도 연산장치, 병렬상관도 연산장치 및 상관도연산방법
JPH0998069A (ja) Ｆｉｒ型ディジタルフィルタ
KR100656644B1 (ko) 영상압축에서의 움직임 보상을 위한 화면간 보간장치
KR100480068B1 (ko) 디지탈 필터
JP2650913B2 (ja) ディジタルフィルタ回路
KR100617141B1 (ko) 디지털 필터
KR0186128B1 (ko) 영상신호 처리기의 컬러스페이스 변환기
KR0181999B1 (ko) 동화상 복호화장치에 있어서 수평필터
KR100235798B1 (ko) 비디오 신호 시간압축/확장 장치
JPH1127563A (ja) 画像フィルタ回路
JP2005197770A (ja) 画像信号処理装置、画像信号処理方法及び画像信号処理プログラム
JP3865469B2 (ja) バタフライ演算器
KR960012599B1 (ko) 디지탈 색 공간 변환 회로
KR100206949B1 (ko) 디지탈 픽쳐의 디스플레이 필터
KR960014197B1 (ko) 파이프라인 분산연산을 이용한 8×8 이차원 이산여현 변환/역변환 처리장치
KR100350943B1 (ko) 분포연산방식을 이용한 고속 ｄｃｔ 연산회로
KR100238293B1 (ko) 색차신호 구성 장치
KR100214504B1 (ko) 적응형 등화기
KR100221657B1 (ko) 역이산여현변환장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 14