KR20040077728A

KR20040077728A - 시스템 및 버스 제어기 및 통신 방법

Info

Publication number: KR20040077728A
Application number: KR10-2004-7011004A
Authority: KR
Inventors: 폰티우스티모시에이; 옌센루네에이치
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-01-17
Filing date: 2003-01-15
Publication date: 2004-09-06
Also published as: US20030135675A1; CN1302406C; JP2005515548A; WO2003060738A1; CN1618060A; DE60317629D1; DE60317629T2; AU2003201089A1; EP1472610B1; EP1472610A1

Abstract

본 발명은 공통 버스 상에서 동기형 통신 및 비동기형 통신을 모두 가능하게 하는 시스템 아키텍쳐 및 방법을 제공한다. 동기형 인터페이스를 사용하여 버스를 통해 신뢰할만하게 통신할 수 있는 구성 요소들은 동기적으로 통신하도록 구성된다. 동기형 통신을 성취하기 위해 시스템 클록 주파수에 대해 허용불가능한 감소를 필요로 하는 구성 요소들은 비동기적으로 통신하도록 구성된다. 버스 제어기는 구성 요소들 간에서 버스 중재 뿐만 아니라 동기 대 동기 통신, 동기 대 비동기 통신, 비동기 대 동기 통신 및 비동기 대 비동기 통신을 용이하게 한다. 물리적 레이아웃 의존성을 성취하기 위해서, 구성 요소들은 동기형 통신 또는 비동기형 통신 중 어느 하나를 위해 구성가능한 버스 인터페이스를 포함하며, 이로써 통신이 동기형이냐 아니면 비동기형이냐의 판정은 레이아웃이 완료된 후에 수행될 수 있다. 동기형 인터페이스가 사용되는지 아니면 비동기형 인터페이스가 사용되는지의 여부의 판정은 실제 시스템 성능에 의존하며 이로써 시스템 성능이 최적화되도록 동적 재구성이 용이하게 된다.

Description

시스템 및 버스 제어기 및 통신 방법{CONFIGURABLE SYNCHRONOUS OR ASYNCHRONOUS BUS INTERFACE}

통상적으로, 시스템 설계 시의 기본적인 설계 선택 사항 중 하나는 시스템 통신, 특히 시스템 버스를 통한 통신이 동기적인지 아니면 비동기적인지에 관한 것이다. 동기적 설계는 일반적으로 비동기적인 설계보다 신속한 데이터 전달을 제공하지만 실질적인 설계 제약 사항을 생성하게 마련이다. 클록 스큐 및 슬루(clock skew and slew)는 동기적 설계에서 양호하게 제어되어야 하는데 그 이유는 동기적 설계에서는 시스템 내의 각 기능적 구성 요소가 공통 시간 기준으로 동작하기 때문이다. 동기적 설계에서, 전송 디바이스는 시스템 클록의 활성 에지에 대해 특정된 기간 또는 위상 동안 버스로 데이터를 제공하도록 구성된다. 이와 마찬가지로, 수신 디바이스는 시스템 클록의 활성 에지에 대해 특정된 위상 후에 버스로부터 데이터를 수신하도록 구성된다. 집적 회로들을 위해 공통으로 사용되는고성능 버스인 "AHPB(Advanced High Performance Bus)"를 위한 "AMBA(Advanced Microcontroller Bus Architecture)" 사양에서, "마스터" 디바이스들은 어드레스 또는 데이터 정보를 시스템 클록의 상승 에지 시에 버스 상에 배치시키며 "슬레이브" 디바이스들은 동일한 시스템 클록의 다음 상승 에지 시에 버스로부터 상기 정보를 판독한다. 시스템 클록의 기간이 충분하게 길다면, 상기 마스터 디바이스에 의해 제공된 데이터는 상기 슬레이브 디바이스가 버스로부터 데이터를 판독하는 시간에 상기 버스 상에 안정한 상태로 존재할 것이다. 즉, 설계에 따라, 수신 디바이스는 시스템 클록의 특정된 위상에서 타당한 데이터를 확증하게 되며 지연하지 않고 이어서 바로 그 데이터를 판독 및 처리할 수 있다. 그러나, 전파 지연 또는 다른 요인으로 인해서 전송 디바이스에 의해 사용된 "시스템 클록"이 수신 디바이스에 의해 사용된 "시스템 클록"과 다르다면, 수신 디바이스는 데이터가 전이 상태에 있을 때에 버스로부터 그 데이터를 판독할 수 있다.

종래 기술에서 알려진 바와 같이, 서로 다른 위치에서 존재하는 신호의 스큐 또는 차이의 실제량은 시스템 설계가 완료된 후에야만 정확하게 결정될 수 있다. 프로토타입 테스트(prototype test) 동안, 최대 스큐는 통상적으로 최대 거리로 떨어져서 분리되어 있는 또는 최대 전파 지연 정도에 의해서 분리되어 있는 구성 요소들에서의 시스템 클록을 측정하고 이어서 최악의 경우의 동작 상태를 허용하기 위해서 안전 계수(a safety factor)를 부가함으로써 결정된다. 이 최대 스큐를 기반으로 하여, 가장 멀리 떨어져 분리되어 있는 구성 요소들이 상기 최대 스큐에도 불구하고 동기적으로 신뢰할만하게 통신할 수 있도록 상기 시스템 클록의 속도가 적절하게 조절된다. 그러나, 시스템 클록은 모든 구성 요소에 대해서 공통이기 때문에, 시스템 클록의 속도를 조절하는 것은 구성 요소들 간의 모든 버스 통신을 가장 최악의 경우의 상태로 효과적으로 제한하게 된다. 실제적으로, 모든 구성 요소들은 이들이 각각 서로 가장 멀리 떨어져서 분리되어 있는 것처럼 간주된다. 수 많은 실례에서, 이렇게 가장 멀리 떨어져서 분리되어 있는 구성 요소들에서의 시스템 클록의 스큐를 수용하기 위해서 시스템 클록의 속도를 감소시키는 것은 허용할 수 없을 정도의 성능에 이르게 한다. 이러한 경우에, 통상적으로 기능 구성 요소들의 구성을 재배열함으로써 그리고 만일 이러한 재배열이 상기 문제를 경감시키기에는 충분하지 않다면 특징부 또는 기능을 제거하여 시스템의 크기를 감소시키며 이로써 구성 요소들 간의 서로 떨어진 최대 분리 정도를 감소시킴으로써 최악의 스큐가 감소되도록 상기 시스템은 재설계되어야 한다. 본 기술 분야에서 알려진 바와 같이, 주요한 시스템 재설계의 공통적인 문제는 소정 시스템 클록 속도를 성취할 수 없다는 것이다.

한편, 비동기 설계는 공통 시스템 클록을 갖는 모든 구성 요소들에 의존하지 않는다. 일반적으로, 구성 요소들은 독립적인 클록들을 가지며 이로써 각 구성 요소의 클록의 서로에 대한 위상 또는 스큐는 결정될 수 없다. 개념적으로, 비동기 설계 시에, 수신 디바이스는 전송 디바이스에 대응하도록 그의 동작을 조절하며 이 후에 적어도 다음 클록 싸이클 동안 수신 디바이스와 전송 디바이스는 동기 상태로 존재하며 신뢰할만한 데이터 전달이 발생할 수 있다. 그러나, 수신 디바이스가 전송 디바이스와 동기 관계를 성취하는데 필요한 시간은 동일한 시스템 클록주파수에서 동기 설계에 비해서 유효 데이터 처리량을 감소시킨다. 그러나, 유리하게는, 수신 디바이스가 데이터 전달을 실행하기 이전에 동기 상태를 성취하는데 필요한 시간을 허용하도록 구성되기 때문에, 데이터 전달은 실질적으로 클록 스큐와 무관하게 된다. 일반적인 경우에, 비동기 설계 아키텍쳐는 실질적으로 구성 요소들 간의 분리 상태와 무관하게 된다. 실제로, 최대 스큐 한계치가 부가되며 이로써 최대 분리 정도가 적용되며 이로써 허용가능한 성능을 보장하며 동기 관계를 성취하는데 있어서 수신 디바이스에서 필요한 프로세스를 간단하게 할 수 있다.

발명의 개요

본 발명의 목적은 시스템 레벨에서 데이터 처리량을 최적화하는 시스템 아키텍쳐 및 방법을 제공하는 것이다. 본 발명의 다른 목적은 모든 구성 요소를 최악의 경우의 클록 스큐 상태로 되지 않게 하면서 동기형 버스 통신을 가능하게 하는 시스템 아키텍쳐를 제공하는 것이다. 본 발명의 다른 목적은 동기형 통신 또는 비동기형 통신을 위해 구성가능한 버스 인터페이스 디바이스를 제공하는 것이다.

이러한 목적들은 공통 버스 상으로 동기형 통신 및 비동기형 통신을 가능하게 하는 시스템 아키텍쳐 및 방법을 제공함으로써 성취된다. 동기형 인터페이스를 사용하여 버스를 통해서 신뢰할만하게 통신할 수 있는 구성 요소들이 동기적으로 통신하도록 구성된다. 동기형 통신을 성취하기 위해서 시스템 클록 주파수의 허용불가능한 감소를 필요로 하는 구성 요소들이 동기적으로 통신하도록 구성된다. 버스 제어기는 버스 중재 뿐만 아니라 구성 요소들 간의 동기 대 동기 전달, 동기대 비동기 전달, 비동기 대 동기 전달 및 비동기 대 비동기 전달을 용이하게 한다. 물리적 레이아웃 의존성을 수용하기 위해서, 구성 요소들은 동기형 통신 또는 비동기형 통신을 위해 구성가능한 버스 인터페이스를 포함하며, 이로써 통신이 동기형인지 아니면 비동기형인지를 결정하는 단계가 레이아웃이 완료된 후에 수행될 수 있다. 동기형 인터페이스가 사용되는지 아니면 비동기형 인터페이스가 사용되는지의 여부를 결정하는 단계는 실제 시스템 성능에 의존하며 이로써 시스템 성능을 최적화하도록 동적 재구성을 용이하게 한다.

본 발명은 이제 첨부 도면을 참조하여 설명될 것이다.

전체 도면에서, 동일한 참조 부호는 유사한 또는 대응하는 특징부 또는 기능을 표시한다.

본 발명은 시스템 및 회로 설계 분야에 관한 것이며, 특히 동기형 또는 비동기형 버스 통신을 가능하게 하는 버스 인터페이스 구조에 관한 것이다.

도 1은 본 발명에 따른 공통 버스를 통해서 동기형 통신 및 비동기형 통신을 가능하게 하는 시스템의 예시적인 블록도,

도 2는 본 발명에 따른 동기형 통신 또는 비동기형 통신을 위해 구성가능한 버스 인터페이스의 예시적인 블록도,

도 3은 본 발명에 따른 동기형 통신 및 비동기형 통신을 가능하게 하는 시스템을 통해서 데이터를 전달하는 예시적인 흐름도.

도 1은 본 발명에 따른 공통 버스를 통해서 동기형 통신 및 비동기형 통신을 가능하게 하는 시스템의 예시적인 블록도이다. 시스템(100)은 버스 구조물을 통해서 서로 통신할 수 있는 다수의 기능 구성 요소를 포함한다. 이해를 쉽게 하도록, 본 발명은 버스 트랜잭션(bus transaction)의 개시기(initiator)(110) 및 이 개시기(110)와의 통신의 타겟(120)을 사용하여 도시된다. 기능 구성 요소는 개시기(110) 또는 타겟(120) 또는 개시기(110) 및 타겟(120) 모두가 될 수 있다. 가령, 메모리 구성 요소는 통상적으로 오직 타겟(120)인데, 그 이유는 메모리 구성 요소가 일반적으로 데이터 전달을 개시하지 않기 때문이다. 한편, 단일 프로세서 시스템 내의 CPU는 통상적으로 개시기(110)인데 그 이유는 CPU가 무슨 통신이 발생할지를 결정하기 때문이다. 그러나, CPU가 버스 구조물을 통해 인터럽트를 허용하면, CPU는 인터럽트의 개시기를 위한 타겟(120)일 것이다. 이러한 패러다임을 사용하면, 개시기(110) 및 타겟(120)으로서의 역할은 데이터 전달의 요구된 방향(판독/기록, 전송/수신)과 독립적이 된다.

이해를 쉽게 하도록, 본 발명은 버스 멀티플렉싱 및 중재와 같은 버스 동작, 타임아웃 및 에러 제어를 관리하는 중앙 버스 제어기(150)를 사용하여 표현된다. 본 기술 분야의 당업자에게 자명할 바처럼, 본 발명의 원리는 분산형 버스 제어를 갖는 버스 구조물에 적용될 수 있으며 이 경우에 가령 중재 및 멀티플렉싱 기능들은 버스 경쟁을 최소화하도록 각각의 구성 요소들이 동작하게 함으로써 성취된다.

버스 아키텍쳐는 "브로드캐스트형" 버스 및 "지향형" 버스를 포함한다. 브로드캐스트형 버스에서, 다수의 구성 요소들은 버스 공통으로 바로 접속되며 이로써 버스에 제공되는 데이터는 각 구성 요소에서 이용가능하게 된다. 지향형 버스에서, 버스로의 인터페이스는 어느 디바이스가 소정의 시간에 버스에 접속되는지를 선택하는 멀티플렉서를 통해서 이루어진다. 도 1의 예시적인 시스템(100)은 개시기(110)와의 통신을 위해 지향형 버스를 포함하고 타겟(120)과의 버스 통신을 위해서 브로드캐스트형 버스를 포함하는 버스 구조물을 도시하며, 이로써 본 발명의 원리는 지향형 버스, 브로드캐스트형 버스 또는 이들의 조합에서도 적용될 수 있음을 알 수 있다.

시스템(100)의 구성 요소 각각(110,120)은 각기 버스를 통해 통신하기 위해서 인터페이스 어댑터(115,125)를 포함한다. 버스를 통한 통신은 넓은 화살표로 표시된 데이터 및 하나의 좁은 화살표로 표시된 제어 신호를 포함한다. 개시기의 지향형 버스 구조에서, 각 인터페이스 어댑터(115)는 버스 제어기(150)에서 대응하는 인터페이스 모듈(116)을 갖는다. 데이터 및 제어 신호는 인터페이스(115,116) 간에서 통신된다. 타겟(120)의 브로드캐스트형 버스 구조에서, 각 인터페이스 어댑터(125)은 제어 신호를 위해 대응하는 제어 인터페이스 모듈(126)을 가지지만, 데이터 인터페이스 모듈(128)은 모든 타겟(120)과의 데이터 통신을 위해 공통 인터페이스를 제공한다.

본 발명의 제 1 측면에서, 구성 요소 인터페이스 어댑터(116,125) 중 적어도 하나는 동기형 통신 또는 비동기형 통신을 제공하도록 구성될 수 있다. 바람직하게는, 각 구성 요소 인터페이스 어댑터(116,125)는 최대 설계 유연성을 허용하도록 구성될 수 있으며 선택 메모리 디바이스와 같은 몇몇 구성 요소들은 오직 동기형 통신만을 제공하도록 제약되며 이로써 특정 성능 레벨을 보장한다.

본 발명의 통상적인 실시예에서, 시스템을 형성하는 기능 구성 요소(110,120) 및 만일 제공된다면 버스 제어기(150)는 시스템(100)의 물리적 구조물을 형성하도록 레이아웃되며 바람직한 시스템 클록 속도에서 동기형 통신을 사용하여 신뢰할만하게 통신할 수 없는 구성 요소(110,120)는 비동기형 통신을 이용하도록 구성된다. 즉, 특정 구성 요소(110,120)에서의 클록 스큐가 신뢰할만한 동기형 통신을 막는다면, 이 특정 구성 요소(110,120)는 통상적인 동기형 버스 설계에서 요구되는 바와 같은 전체 구성 요소(110,120)의 성능 감소를 수행하기보다는 감소된 성능 레벨일지라도 고유적으로 신뢰할만한 비동기형 통신을 수행하도록 구성된다. 기능 구성 요소(110,120)의 바람직한 레이아웃에서, 자주 액세스되는 구성 요소(110,120)는 물리적 구조물의 중심부에 위치하며 보다 덜 액세스되는 구성 요소(110,120)는 상기 중심 구역으로부터 멀어져서 위치한다. 이러한 방식으로, 고성능 동기형 통신 모드로 유지될 가능성이 높은 구성 요소(110,120)는 가장 자주 액세스되는 구성 요소가 되며 이로써 전체 시스템 성능을 최적화시킨다.

도 2는 본 발명에 따른 동기형 통신 또는 비동기형 통신을 위해 구성가능한 버스 인터페이스의 예시적인 블록도이다. 버스 인터페이스(200)는 레지스터(210), 지연 요소(230) 및 이 지연 요소(230)가 바이패스되는지의 여부를 결정하는 스위치(220)를 포함한다. 바람직한 실시예에서, 지연 요소(230)는 구현의 용이성을 위해서 레지스터(210)와 동일한 클록을 사용하는 클록킹된 요소이지만 신호에 대해서 지연을 생성할 수 있는 본 기술 분야에서 통상적인 다른 수단이 사용될 수도 있다. 간단하고 분명한 스위치(220)가 도 2에 도시되어있지만, 인터페이스(200)의 입력부 및 출력부 간의 신호 경로 내에 지연 요소(230)를 포함시키는 단계 또는 바이패스시키는 단계는 이후에 설명될 바와 같이 상기 데이터 경로 내부로의 지연 요소(230)의 "하드 와이어된" 접속 또는 배제를 수행함으로써 성취된다. 동기형 통신 또는 비동기형 통신을 제공하기 위해서 이러한 버스 인터페이스(200)를 사용하는 것은 도 3의 흐름도를 참조하여 이후에 설명될 것이다.

도 3은 본 발명에 따른 동기형 통신 및 비동기형 통신을 가능하게 하는 시스템을 통해서 데이터를 전달하는 예시적인 흐름도이다. 이 흐름도는 개시기(110)와 타겟(120) 간의 통신 동안 도 1의 시스템(100)의 구성을 도시하고 있다. 도 3에 도시된 예시적인 구조는 설명을 위해서 제안되었으며 매우 통상적인 제어 및 데이터 흐름 프로세스 또는 프로토콜을 표현하며 여기서 개시기(110)는 명령-요청 제어 신호를 어서트(assert)함으로써 통신을 개시하고 어드레스된 타겟(120)이 명령-완료 제어 신호를 어서트함으로써 명령의 실행을 확인한다. 본 기술 분야에서 다른 통신 프로토콜이 사용될 수 있으며 이 다른 프로토콜에 대해 본 발명의 원리를 적용하는 것은 본 기술 분야의 당업자에게 분명하다.

개시기 인터페이스 어댑터(115) 및 타겟 인터페이스 어댑터(116) 각각은 각각의 명령-요청 인터페이스(310,360) 및 각각의 어드레스/데이터 인터페이스(320,370) 및 각각의 명령 완료 인터페이스(330,380)를 포함한다. 이 실례에서,인터페이스(330,360)는 도 2의 예시적인 인터페이스(200)에 대응하는 구성가능한 버스 인터페이스로서 도시되어 있다. 버스 제어기(150)는 대응하는 인터페이스 모듈(311,331,361,381)을 포함하며 이 모듈 중 모듈(311,381)은 구성가능한 버스 인터페이스로서 도시되어 있다. 동기형 버스 통신 또는 비동기형 버스 통신을 성취하기 위한 상기 구성가능한 버스 인터페이스(311,330,360,381)의 구성은 이하에서 기술된다.

동기 대 동기 통신

도 3의 개시기(100) 및 타겟(120)이 동기형 모드로 구성되면, 도 3의 상기 구성가능한 버스 인터페이스(311,330,360,381) 각각은 그의 내부 지연 요소(도 2의 참조 부호(230))를 바이패스하도록 구성된다. 즉, 이 구성에서, 상기 구성가능한 버스 인터페이스(311,330,360,381) 각각은 레지스터(도 2의 참조 부호(210))를 논리적으로 포함하며 통신은 각 클록 싸이클에서 통상적인 동기형 레지스터 대 레지스터 전달을 통해서 발생한다. 이러한 구성에서, 개시기(110)는 인터페이스(310,320)를 통해서 명령-요청 제어 신호 및 명령을 버스 제어기(150)로 각기 동시에 전송한다. 버스 중재기 및 멀티플렉서(140)는 이 정보를 수신하여 버스를 개시기(110)에 할당한다. 이와 동시에, 어드레스 디코더(340)는 상기 명령 내에 포함된 타겟 어드레스를 디코딩하며 명령 선택 신호를 어드레스된 타겟(120)에 어서트하며 상기 신호는 인터페이스(360)에서 수신된다. 타겟(120)은 명령, 통상적으로 기록 또는 판독 데이터 전달 명령을 처리하는데 이러한 명령은 이와 같은 데이터 전달을 위해서 타겟(120) 내부에 표시된 어드레스를 포함한다. 타겟(120)이 상기 명령을 수행할려고 준비하면, 타겟(120)은 인터페이스(380)를 통해 버스 제어기(150)로 명령 완료 제어 신호를 어서트하며 이 신호는 이어서 개시기(110)와 통신하며 인터페이스(330)에서 수신된다.

만일 명령이 데이터를 개시기(110)에서 타겟(120)으로 전송하기 위한 기록 명령이면, 전송될 데이터는 기록 명령 요청 신호가 인터페이스(310)에서 어서트되는 것과 동시에 인터페이스(320)에서 제공된다. 이어서, 타겟(120)은 대응하는 명령 선택 제어 신호가 인터페이스(360)에서 수신될 때에 데이터 인터페이스 레지스터(128)에 존재하는 데이터를 수용하고 이어서 인터페이스(380)를 통해서 명령 완료 제어 신호를 어서트한다. 인터페이스(330)에서 대응하는 명령 완료 제어 신호를 수신한 후에, 개시기(110)는 인터페이스(310)에서 명령 요청 제어 신호를 디어서트(deassert)함으로써 버스를 자유롭게 제공할 수 있으며 이로써 인터페이스(320)에서 더 이상 어드레스 및 데이터 신호를 유지시킬 필요가 없게 된다.

만일 명령이 데이터를 개시기(110)에서 타겟(120)으로부터 수신하기 위한 판독 명령이면, 전송될 데이터는 타겟(120)이 인터페이스(380)에서 명령 완료 제어 신호를 어서트하는 것과 동시에 타겟(120)의 인터페이스(370)에서 제공된다. 대응하는 명령 완료 제어 신호가 개시기(110)의 인터페이스(330)에서 수신되면, 개시기(110)는 인터페이스(320)를 통해서 데이터를 수용한다.

상술된 실시예에서 통상적인 동기형 시간 베이스(time base)가 가정된다. 인터페이스(310-381)는 각각 서로에 대해서 록-스탭(lock-step)으로 동작하며 이로써 가령 명령 요청 제어 신호 및 명령이 인터페이스(310,320)에서 제공될 때에, 버스 중재기 및 멀티플렉서(140)는 다음의 클록 싸이클 동안 어드레스 디코더(340)에 의해서 처리되기 위해 상기 명령 신호를 멀티플렉스하도록 구성된다. 이러한 방식으로, 기록 명령 선택 신호가 인터페이스(360)에서 수신될 때에, 대응하는 데이터가 인터페이스(370)에 존재하는 것으로 고려된다.

비동기 대 동기 통신

개시기(110)에서의 클록과 버스 제어기(150)에서의 클록 간에 실질적인 스큐가 발생하면, 상술된 동기형 통신의 신뢰성이 보장되지 않는다. 가령, 클록 주기와 대략적으로 동일한 클록 스큐를 고려해보자. 이러한 상황에서, 인터페이스(310)에서의 명령 요청 신호 및 인터페이스(320)에서의 명령/데이터는 인터페이스(311)가 입력을 인터페이스(311)에서 입력을 수용하면 전이 상태로 존재할 것이다. 인터페이스(311)가 상기 입력이 인터페이스(310)로부터 어서트된 명령 요청 신호이다고 판정하면, 버스 중재기 및 멀티플렉서(140)는 명령/데이터를 인터페이스(320)에서 어드레스 디코더(340)로 라우팅할 것이다. 이 실례에서 인터페이스(310)에서의 명령/데이터가 전이 상태로 존재하거나 그의 종래 상태로부터 아직 변경되지 않았다면, 어드레스 디코더(340)로 라우팅되는 명령/데이터는 타당하지 않게 될 가능성이 많으며 데이터 전달의 부적합한 시퀀스가 발생할 것이다. 즉, 클록 스큐로 인해서, 개시기(110)로부터의 통신은 버스 제어기(150)와 실제적으로 비동기적이 되지만 여전히 버스 제어기(150)는 동기형 통신으로 가정하도록 구성된다. 상술한 바와 같이, 이러한 문제에 대한 통상적인 해법은 시스템 클록 속도를 감소시키는 것이다. 이렇게 함에 있어서, 개시기(110)의 통신은 버스 제어기(150)와 동기적이 될 것인데 그 이유는 클록 스큐가 보다 느려진 시스템 클록의 보다 길어진 클록 주기에 비해 상대적으로 보다 작아질 것이기 때문이다.

본 발명에서, 개시기(110)에서 실질적인 클록 스큐가 존재하여 동기형 통신이 성취될 수 없다면, 구성가능한 인터페이스(311,330)는 제어 신호가 활성 상태가 될 때에 인터페이스(320)에서의 명령/데이터가 안정 상태가 되도록 대응하는 제어 신호를 적절하게 지연시키게 구성된다. 도 2의 구성가능한 인터페이스 회로에서, 스위치(220)가 인터페이스(200)의 출력부 및 입력부 간의 신호 경로 내에 지연 디바이스(230)를 포함시키도록 구성될 때에, 입력 신호는 지연 디바이스(230) 내의 지연 요소의 개수에 따라서 하나 이상의 클록 싸이클 만큼 지연될 것이다. 상술한 바와 같이, 신호 지연을 유발하는 다른 수단이 본 기술 분야에서 통상적이며 입력 신호를 수용하기 위해 레지스터(210)에서 사용되는 시스템 클록에 의존할 필요가 없다. 지연량은 측정된 또는 계산된 최대 스큐를 기반으로 하여 시스템 내의 각 구성 요소에 대해서 구성가능하다. 바람직한 실시예에서, 구현의 용이성을 위해서, 지연 요소(230)는 모든 구성 요소에 대해서 동일하며 지연량은 레이아웃 내에서 그 구성 요소가 위치하는 곳에 상관없이 최대 가능한 스큐의 최악의 경우의 추정치를 기반으로 한다. 그러나, 최악의 경우의 지연 추정치 결정을 기반으로 하여 시스템 클록 속도를 감소시키는 통상적인 방식에 비해서, 본 발명의 최악의 경우의 지연은 오직 신뢰할만한 동기형 통신을 수행할 수 없다고 판정된 구성 요소들만에 영향을 미친다.

인터페이스(311)가 최악의 경우의 지연(또는 특정 개시기(110)에 대해 구체적으로 판정된 지연)을 인터페이스(320)에서의 명령/데이터에 대해 명령 요청 제어 신호에 부가하도록 구성되면, 인터페이스(311)가 명령 요청 제어 신호를 버스 중재기 및 멀티플렉서(140)로 제공할 때 상기 명령/데이터는 안정 상태가 된다. 상기 명령 요청 제어 신호가 버스 중재기 및 멀티플렉서(140)에 의해서 처리될 때에 상기 명령/데이터가 안정 상태에 있기 때문에, 개시기(110)에서의 클록과 버스 제어기(150)에서의 클록 간의 타이밍 또는 위상 관계와 상관 없이 명령 및 타겟 어드레스의 적합한 디코딩이 보장된다.

이러한 방식으로, 비동기형 모드에서 인터페이스(330)의 구성은 버스 제어기(150)로부터의 명령 완료 신호 경로에 대한 지연을 유발한다. 판독 동작이 수행 중이다면, 이러한 지연으로 인해서 타겟(120)으로부터의 데이터는 명령 완료 신호가 처리되기 전에 인터페이스(320)에서 안정 상태가 되며 이 데이터는 판독된다.

명령 요청 신호 경로 및 명령 완료 신호 경로에서의 이러한 강제적 지연은 개시기(110)로의 데이터 전달 및 개시기(110)로부터의 데이터 전달의 유효 속도를 지연시키지만 동기형 모드로 동작하도록 구성된 다른 개시기들의 통신을 지연시키지는 않는다.

동기 대 비동기 통신

개시기(110)의 경우에서처럼, 타겟(120)에서 실질적인 클록 스큐가 존재하면, 타겟(120)에서의 클록은 입력이 전이 상태로 존재하거나 여전히 종래의 명령/데이터에 대응하게 될 때에도 상기 입력이 인터페이스(370) 내부로 클록킹되게 한다. 또는, 데이터 인터페이스(128)로의 입력에서의 데이터가 전이 상태로 존재하거나 이와 달리 불안정 상태로 존재할 때에, 인터페이스(380)로부터 어서트된 명령 완료 신호는 인터페이스(381) 내부로 클록킹된다. 타겟(120)과의 동기형 통신이 신뢰할만하지 않다고 판정되면, 구성가능한 인터페이스(360,381)는 인터페이스(128,370)를 통해 통신되는 명령/데이터에 대해 제어 신호에 대한 추가적인 지연을 유발하도록 구성된다. 이렇게 유발될 지연량을 결정하는 단계는 개시기(110)에 대해서 상술된 바와 같이 수행되고 이로써 인터페이스(128,370)의 입력부에서의 데이터는 대응하는 제어 신호가 버스 제어기(150) 및 타겟(120)에 의해서 각기 처리될 때에 안정 상태가 된다. 이러한 방식으로, 신뢰할만한 데이터 전달이 타겟(120)에서의 클록과 버스 제어기(150)에서의 클록 간의 타이밍 또는 위상 관계와 상관 없이 성취된다.

비동기형 통신을 위해 구성된 개시기(110)의 경우에서처럼, 명령 선택 신호 경로 및 명령 완료 신호 경로에서의 이러한 강제적 지연은 타겟(120)으로의 데이터 전달 및 타겟(120)으로부터의 데이터 전달의 유효 속도를 지연시키지만 동기형 모드로 동작하도록 구성된 다른 타겟들의 통신을 지연시키지는 않는다.

인터페이스(360,381)를 비동기형 모드로 구성하는 것은 인터페이스(311,330)의 구성과 무관하다. 즉, 개시기(110)에서의 클록 스큐가 동기형 통신을 가능하게 하도록 충분하게 작다면, 개시기(110)는 타겟(120)에서의 클록 스큐와 상관 없이 동기형 통신을 하도록 구성될 것이며 이와 반대의 경우도 성립된다.

비동기 대 비동기 통신

개시기(110) 및 타겟(120) 모두가 신뢰할만한 동기형 통신을 제공하지 못하면, 구성가능한 인터페이스(311,330,360,381) 각각은 명령/데이터 신호 경로에 대해 제어 신호 경로에 지연을 부가함으로써 비동기형 통신을 위해서 구성된다. 이 구성을 갖는 데이터 흐름은 개시기(110) 비동기형 통신 및 타겟(120) 비동기형 통신과 연관되어 상술된 바와 같다.

임의의 다양한 기술이 본 발명의 구성가능한 인터페이스의 요구된 구성을 성취하는 데 사용된다. 집적 회로 내의 도 1의 시스템(100)의 간단한 실시예에서, 구성가능한 인터페이스들이 도 1의 구성 요소(110,120,150)의 각 인터페이스 모듈(116,126) 및 각 인터페이스 어댑터(115,125)를 가지면서 포함되어 있다. 시스템이 레이아웃될 때에, 각 구성 요소의 클록 스큐는 제조 후의 실제 측정, 레이아웃 의존형 시뮬레이션 또는 레이아웃 의존형 계산 또는 추정에 의해서 결정된다. 본 발명의 바람직한 실시예에서, 도 2의 스위치(220)는 바람직하게는 지연 요소(230)의 입력부 및 출력부 간의 쇼트(short)로서 집적 회로의 상부층에서 상호접속의 구성에 의해서 구현된다. 인터페이스(200)가 비동기형 통신을 위해 구성될 것이면, 쇼트가 제거되고 그렇지 않고 상기 인터페이스가 동기형 통신을 위해 구성되면 쇼트는 지연 요소(230)를 바이패스하도록 동작한다.

보다 복잡한 실시예에서, 스위치(220)는 제어 입력부 S/A를 포함하는 도 2에도시된 통상적인 스위치일 수 있다. 이러한 구성에서, 도 1의 시스템(100) 내의 각 구성가능한 인터페이스의 구성은 프로그램가능한 레지스터의 비트에 의해서 결정된다. 시스템이 레이아웃된 후에, 클록 스큐는 결정되고 레지스터는 동기형 인터페이스 및 비동기형 인터페이스의 요구된 구성을 성취하도록 적합하게 프로그램된다.

가령 버스 제어기(150)가 각 개시기(110) 및 타겟(120)과의 동기형 통신을 테스트하도록 구성되는 동적 구성이 제공될 수 있다. 버스 제어기(150)가 특정 개시기(110) 또는 타겟(120)과의 동기형 통신이 신뢰할만하지 못함을 판정하면, 버스 제어기(150)는 각기 상기 특정 개시기(110) 또는 타겟(120)과의 비동기형 통신을 위해 대응하는 인터페이스(311 및 330 또는 360 및 381)를 재구성한다. 이러한 동적 구성은 시스템이 초기화될 때에 수행되며 선택사양적으로 여러 번 수행될 수 있으며 이로써 상이한 환경적 상태 하에서 성능을 최적화시킨다. 이러한 선택사양적 동적 구성은 필요하면 주기적으로 또는 시스템 내부의 상태 변경에 의해 트리거될 때에 수행될 수 있다. 이러한 동적 구성 능력은 제거가능한 구성 요소 또는 주변 장치를 갖는 시스템과 같은 대형 시스템에서 매우 적합하다. 각 주변 장치가 시스템에 부가될 때에, 버스 제어기(150)가 고성능 동기형 통신이 제공될 수 있는지의 여부 또는 저속 성능의 비동기형 통신이 필요한지의 여부를 동적으로 결정한다.

전술한 내용은 본 발명의 원리를 단지 설명하고 있다. 따라서, 본 기술 분야의 당업자는 본 명세서에서 명백하게 기술되지 않았지만 본 발명의 원리를 구현하며 다음의 청구 범위의 사상 및 범위 내에 해당되는 다양한 구성을 고안할 수 있다.

Claims

시스템(100)에 있어서,

다수의 기능 블록(110,120)과,

상기 다수의 기능 블록(110,120) 간의 통신을 용이하게 하도록 구성되는 버스 구조물을 포함하되,

상기 다수의 기능 블록(110,120) 중 적어도 하나의 기능 블록은, 상기 버스 구조물을 통한 통신이 제 1 동작 모드에서는 동기적이 되며 제 2 동작 모드에서는 비동기적이 되도록 상기 두 개의 동작 모드 중 어느 하나의 동작 모드를 제공하게 구성되는 버스 인터페이스 어댑터(115,125)를 포함하는

시스템.
제 1 항에 있어서,

상기 버스 인터페이스 어댑터(115,125)는 상기 버스 구조물을 통해 통신되는 제어 신호를 지연시키는 적어도 하나의 지연 디바이스(230)를 포함하며,

상기 적어도 하나의 지연 디바이스(230)는 상기 제 1 동작 모드 동안 바이패스(bypass)되며 상기 제 2 동작 모드 동안 제어 신호를 지연시키는 데 사용되도록 구성되는

시스템.
제 1 항에 있어서,

상기 적어도 하나의 기능 블록은 다수의 도전성 층을 포함하는 집적 회로 내에 구현되며,

상기 버스 인터페이스 어댑터(115,125)는 상기 다수의 도전성 층의 상부 층에서의 상호접속의 구성을 기반으로 하여 상기 제 1 동작 모드 또는 상기 제 2 동작 모드 중 어느 한 모드를 제공하도록 구성되는

시스템.
제 1 항에 있어서,

상기 다수의 기능 블록(110,120) 간의 통신을 제어하도록 구성되며 다수의 버스 인터페이스 모듈(116,126)을 포함하는 버스 제어기(150)를 더 포함하며,

상기 다수의 버스 인터페이스 모듈(116,126) 중 적어도 하나의 버스 인터페이스 모듈은 상기 버스 구조물을 통해 동기형 통신 또는 비동기형 통신 중 어느 하나를 선택적으로 제공하도록 구성되는

시스템.
제 4 항에 있어서,

상기 버스 제어기(150)는 상기 다수의 기능 블록(110,120) 간에 통신되는 제어 신호를 지연시키도록 구성되는 하나 이상의 지연 디바이스(311,381)를 포함하여,

상기 다수의 기능 블록(110,120)의 제 1 기능 블록과 제 2 기능 블록 간의 데이터의 통신이 상기 제 1 기능 블록과의 비동기형 통신 및 상기 제 2 기능 블록과의 동기형 통신을 통해서 용이하게 되는

시스템.
제 4 항에 있어서,

상기 버스 제어기(150)는 다수의 도전성 층을 포함하는 집적 회로 내에서 구현되며,

상기 적어도 하나의 버스 인터페이스 모듈은 상기 다수의 도전성 층의 상부 층에서의 상호접속의 구성을 기반으로 하여 상기 동기형 통신 또는 상기 비동기형 통신 중 어느 하나를 선택적으로 제공하도록 구성되는

시스템.
제 4 항에 있어서,

상기 버스 제어기(150)는,

상기 적어도 하나의 기능 블록과의 통신이 동기형 통신을 통해 실행될 수 있는지의 여부를 판정하며,

상기 적어도 하나의 기능 블록과의 통신이 동기형 통신을 통해서 실행될 수 없을 경우에만, 상기 버스 인터페이스 어댑터(115,125)로 하여금 상기 제 2 동작 모드를 제공하게 하는

시스템.
버스 제어기(150)에 있어서,

통신 버스를 통해서 다수의 기능 블록(110,120) 간의 통신을 용이하게 하는 다수의 버스 인터페이스 모듈(116,126)을 포함하며,

상기 다수의 버스 인터페이스 모듈(116,126) 중 적어도 하나의 버스 인터페이스 모듈은 상기 통신 버스를 통해 동기형 통신 또는 비동기형 통신 중 어느 하나를 선택적으로 제공하도록 구성되는

버스 제어기.
제 8 항에 있어서,

상기 적어도 하나의 버스 인터페이스 모듈이 비동기형 통신을 제공하도록 구성되면, 상기 통신 버스를 통해 상기 다수의 기능 블록(110,120) 간에 통신되는 제어 신호를 지연시키도록 구성되는 하나 이상의 지연 디바이스(230)를 더 포함하는

버스 제어기.
제 8 항에 있어서,

상기 버스 제어기(150)는 제 1 기능 블록과의 비동기형 통신 및 제 2 기능 블록과의 동기형 통신을 통해서 상기 다수의 기능 블록(110,120) 중 상기 제 1 기능 블록과 상기 제 2 기능 블록 간의 데이터의 통신을 용이하게 할 수 있는

버스 제어기.
제 8 항에 있어서,

상기 버스 제어기(150)는,

상기 다수의 기능 블록 중 적어도 하나의 기능 블록과의 통신이 동기형 통신을 통해 실행될 수 있는지의 여부를 판정하며,

상기 적어도 하나의 기능 블록과의 통신이 동기형 통신을 통해서 실행될 수 없을 경우에만, 비동기형 통신을 상기 적어도 하나의 기능 블록에 선택적으로 제공하도록 구성되는

버스 제어기.
버스 구조물을 통해 통신하는 다수의 기능 블록(110,120)을 포함하는 시스템(100)에서 통신을 용이하게 하는 방법에 있어서,

상기 다수의 기능 블록(110,120)의 레이아웃(layout)을 생성하는 단계와,

상기 레이아웃을 기반으로 하여, 상기 다수의 기능 블록(110,120) 중 적어도 하나의 기능 블록과 관련된 클록 스큐(a clock skew)를 결정하는 단계와,

상기 클록 스큐를 기반으로 하여, 상기 버스 구조물을 통한 동기형 통신 또는 비동기형 통신 중 어느 하나를 위해 상기 적어도 하나의 기능 블록을 선택적으로 구성하는 단계를 포함하는

통신 방법.
제 12 항에 있어서,

상기 시스템(100)은 다수의 층을 포함하는 집적 회로 내에서 구현되며,

상기 선택적 구성 단계는,

상기 다수의 층의 상부 층에서의 상호접속의 구성을 판정하여 상기 버스 구조물과의 동기형 통신 또는 비동기형 통신 중 어느 하나를 제공하는 단계를 포함하는

통신 방법.
제 12 항에 있어서,

상기 선택적 구성 단계는,

상기 적어도 하나의 기능 블록과 상기 버스 구조물 간에 통신되는 제어 신호를 지연시키도록 상기 적어도 하나의 기능 블록을 구성하는 단계를 포함하는

통신 방법.