CN1618060A - 可配置的同步或异步接口 - Google Patents
可配置的同步或异步接口 Download PDFInfo
- Publication number
- CN1618060A CN1618060A CNA038023598A CN03802359A CN1618060A CN 1618060 A CN1618060 A CN 1618060A CN A038023598 A CNA038023598 A CN A038023598A CN 03802359 A CN03802359 A CN 03802359A CN 1618060 A CN1618060 A CN 1618060A
- Authority
- CN
- China
- Prior art keywords
- bus
- communication
- synchronous
- asynchronous
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Abstract
一种允许在公共总线上进行同步和异步通信的系统结构和方法。通过总线使用同步接口而能够进行可靠同步通信的部件配置为同步通信。通过要求不可接受的减少系统时钟频率获得同步通信的部件配置成异步通信。总线控制器方便了总线仲裁,部件之间的同步到同步通信,同步到异步通信,异步到同步通信,以及异步到异步通信的转移。为适应物理布局的依赖,部件包含可以配置为同步或异步通信的总线接口,使得当布局完成后就可确定通信是同步的还是异步的。是使用同步通信还是异步通信接口的确定还具体要依靠实际的系统性能,从而方便动态配置以最优化系统性能。
Description
本发明的背景
1.发明领域
本发明涉及系统和电路设计的领域,特别是,能够进行同步或异步总线通信的总线接口结构。
2.相关现有技术描述
按照惯例,系统设计中的一个基本设计选择是系统通信,尤其是通过系统总线的通信,是同步还是异步通信。同步设计通常比异步设计提供的数据传输更快,但同时也引入实质的设计限制。时钟相位偏差和回转必须在同步设计中进行很好的控制,因为同步设计假设系统中的每个功能部件通过一个公共时钟参考工作。在一个同步设计系统中,传输设备被配置为在一段特定的持续时间或阶段,相对于活动的系统时钟边缘,提供数据给总线。与此相似,接收设备被配置为在特定相对于活动的系统时钟边缘的阶段从总线接收数据。在为高级高性能总线(AHB),一种集成电路中常用的高性能总线,制定的高级微控制总线结构(AMBA)规范中,“主”设备在系统时钟上升边缘将地址或数据信息放到总线上,“从”设备在同一系统时钟的的下一个上升时钟边缘读取信息。假设系统时钟周期足够长,主设备放到总线上的数据在从设备读取时在总线上处于稳定状态。也就是说,通过设计,接收设备能够确保在系统时钟的特定阶段数据有效,能够即时读取和处理数据,无其它延时。然而,如果由于传输时延或其它因素,传输设备采用的“系统时钟”不同于接收设备采用的“系统时钟”,接收设备可能在数据处在转换状态时读取数据。
现有技术中众所周知,放在不同位置的信号的实际的差异数或相位偏差数经常直到系统设计完成才能准确判断。在样本测试中,最大相位偏差的测定,典型的是通过测量分开最远距离,或最大传输时延的部件的系统时钟,再加上允许在最坏运行环境下的安全系数。基于这个最大相位偏差,可适当调整系统时钟的速率以确保分开最远的部件尽管是在该最大相位偏差的情况下也可进行可靠的同步通信。因为系统时钟对所有部件来说是公共的,然而,这种系统时钟的调整有效地将部件之间的所有总线通信限制在这种最坏情况。事实上,所有的部件被按彼此分开最远距离对待。在许多情况下,这种减少系统时钟速率以适应于部件分开最远距离的相位偏差导致不可接受的性能。在这种情况下,系统必须重新设计以减少最差相位偏差,典型的是重新安排功能部件的排列,如果重新排列不能充分解决问题,通过移除属性或功能以减少系统大小,进而减少部件间的最大间隔。现有技术中众所周知,主要系统重新设计的普通原因是不能取得一个规定的系统时钟速率。
异步设计,另一方面,不依靠所有部件具有共同的系统时钟。一般地,部件具有独立时钟,因此相对于每个其他部件时钟的每个部件时钟的相位或相位偏差是无法确定的。概念上,在异步设计中,接收设备调整其操作以符合传送设备,其后,至少在下一个时钟周期,接收和传送设备达到“在同步”,出现可靠的数据传送。然而,接收系统为达到和发射机“在同步”的关系需要时间,然而,相对于相同系统时钟频率的同步设计,减少了有效的数据的吞吐率。方便地,然而,因为接收设备被配置为在有效地数据传送之前允许要求达到“在同步”的条件的时间,数据传送实质上独立于时钟相位偏差。在通常情况下,异步设计结构实质上独立于部件之间的分离。实际上,最大相位偏差限制被强加,进而,最大分离被强加,以达到可接受的性能和简化接收系统达到“在同步”关系所要求的处理。
发明概述
本发明的一个目的是,在系统级上,提供一个优化数据吞吐的系统结构和方法。本发明的更进一步的目的是提供一个允许提供同步总线通信,而不用限制所有部件的最坏情况时钟相位偏差条件的系统结构。本发明的更进一步的目的是提供一个可配置为同步或异步通信的总线接口设备。
这些目的和其它是通过提供一个允许同步和异步通信在一个公共总线上的系统结构和方法获得。能够通过总线使用同步接口可靠地通信的部件被配置为同步通信。要求不可接受的减少系统时钟频率以获得同步通信的部件被配置成异步通信。总线控制器方便总线仲裁和部件间进行同步到同步,同步到异步,异步到同步,和异步到异步的转移。为了适应物理布局的依赖,部件包含一个可配置为同步和异步通信的总线接口,使得在布局设计完成后,就可确定通信是同步还是异步。确定同步还是异步接口最好根据实际的系统性能,从而方便动态重新配置以优化系统性能。
附图说明
本发明在更进一步细节内解释,并通过例子,和参考附图,其中:
图1描述了一个按照本发明允许在一个总线上进行同步和异步通信的系统的实例结构图。
图2描述了一个按照本发明可配置为同步或异步通信的总线接口实例结构图。
图3描述了一个按照本发明通过允许同步和异步通信的系统进行数据传输的实例流程图。
贯穿所有附图,相同的参考数字指示相似或者相关的部件或者功能。
发明的详细描述
图1描述了一个按照本发明允许在一个公共总线上进行同步和异步通信的系统100的结构图。系统100包含了通过总线结构进行互相通信的多个的功能部件。为了便于理解,本发明利用范例呈现,一个总线事务的起始器110,和与起始器110进行通信的目标120。功能部件可以是起始器110或目标120,或者两者都是。存储部件,例如,典型的仅是目标120,因为存储部件通常不产生初始数据传输。在单处理器系统中的CPU,另一方面典型的仅是起始器110,因为通常它决定什么通信将发生。然而,如果CPU允许经由总线结构的中断,目标120将是中断的发起者。注意,利用该范例,作为起始器110和目标120的任务在需求的数据传输的方向(读/写,传送/接收)上是独立的。
同样为了便于理解,本发明通过使用管理总线活动的集中总线控制器150,包括总线复用和仲裁,超时和出错处理,等等被呈现。对于本领域普通技术人员是明显的,本发明的原理适用于分布式的总线控制,其中,例如,仲裁和复用功能通过各个部件协作以最小化总线竞争获得。
总线体系结构包括“广播”和“有向”总线。在广播总线中,多路部件通常直接连接总线,因此呈现在总线上的数据每个部件都可利用。在有向总线中,接到总线上的接口经由复用器选择哪个设备在按时在特定点上接到总线上。在图1中的示例系统100描述了的总线结构包含了一个用于与起始器110通信的有向的总线,和一个与目标120进行总线通信的广播总线,来描述,本发明的原理适用于有向通信,总线通信,或二者结合。
系统100中的部件110,120为了经由总线进行通信都各自包含了一个接口适配器115,125。经由总线的通信包括数据,通过宽的箭头信号指示,以及控制信号,通过单个箭头信号指示。在起始器110的有向总线结构中,每个接口适配器115都在总线控制器150中有相应的接口模块116。数据和控制信号都在接口115与116之间通信。在目标120的广播总线结构中,为了控制信号每个接口适配器125都有相应的控制接口模块126,但是为与所有的目标120进行数据通信模块128提供了一个公共接口。
根据发明的第一个方面,至少部件接口适配器115,125之一可以被配置提供同步和异步通信。优先的,各个接口适配器115,125可配置,以允许最大设计弹性,但是一些部件,如选择内存设备,可以限制为仅提供同步通信,以保证一定的性能水平。
本发明的一个典型实施例是,功能部件110,120组成一个系统,如果被提供,总线控制器将被排列形成系统的物理结构,,在首选的系统时钟速率下使用同步通信不能进行可靠通信的部件110,120配置成异步通信。也就是说,如果特定部件110,120的时钟相位偏差阻止了可靠的同步通信,但特定部件110,120被配置成固有的可靠的异步通信,虽然处于减少了的性能水平上,但要比减少所有部件110,120的性能好,这种做法在传统同步总线设计中是需要的。在首选的功能部件110,120的布局中,经常访问的部件110,120通常被放在物理结构的核心,不经常访问的部件110,120通常被放在离核心区域的较远位置。如此,那些保留高性能同步通信模式的部件110,120是那些经常访问的,进而优化了所有的系统性能。
图2描述了一个按照本发明的可配置为同步或异步通信的总线接口结构图。总线接口200包含了一个寄存器210,延时元件230,和决定是否旁路延时元件230的开关220。在首选的实施例中,延时元件230是一个采用和寄存器210有相同时钟的时钟元件,为方便实施,尽管还有其它方式,通常在现有技术中,引入信号延时。一个清晰的开关220如图2所示,尽管接 200的输入和输出之间的信号通路上的包含或旁路延时元件230可能受“硬线”连接或在数据通路上排除延时元件230而实现,就如下面进一步讨论的。利用总线接口200提供同步或异步通信将在下面结合图3的流程图讨论。
图3描述了一个通过允许同步和异步通信的系统进行数据传输的流程图。该流程图描述了在起始器110和目标120之间通信时图1系统100的一个配置。以图3所举例的结构作为说明目的,以及想描述一个十分普通的控制和数据流处理或者协议,其中起始器110通过发出一个请求命令控制信号来初始一个通信,并已知地址的目标120通过发送一个命令完成控制信号来确认该命令的执行。在现有技术中其它通信协议也是普遍的,本发明原理对这些其他协议的应用在参照上述公开内容的情况下对本领域的普通技术人员来说是非常明显的。
每个起始器和目标接口适配器115和116分别包含一个请求命令接口310,360,一个地址/数据接口320,370,一个命令完成接口330,380。在该例子中,接口330和360示例为可配置的总线接口,与图2的接口200相对应。总线控制器160包含相应的接口模块311,331,361,和381,其中311和381示例为可配置的总线接口。配置该可配置总线接口311,330,360,381以获得同步和异步总线通信将在下面详细描述。
同步-同步通信
如果图3中的起始器110和目标120都配置为同步模式,图3中的每个接口311,330,360,381都配置成旁路其内部延时元件(图2中230)。就是说,在该配置下,每个接口311,330,360,381逻辑上仅包括了一个寄存器(图2中210),通信通过在每个时钟周期采用普通的同步寄存器-寄存器传输而发生。同时在该配置下,起始器110分别通过接口310和320同步发送一个请求命令控制信号和一个命令到总线寄存器150。总线仲裁和复用器140接收该信息并分配总线给起始器110。与此同时,地址解码器340解码包含在命令中的目标地址,发出一个命令选择信号到已知地址的目标120,该信号通过接口360接收。目标120处理该命令,典型的命令是读命令和写命令,该命令为此次数据传输包含了指示地址在目标120中。当目标120实行该命令时,目标120通过接口380发出一个命令完成控制信号到总线控制器150,控制器随后要与起始器110进行通信,该信号被接口330接收。
如果命令是写命令,为了从起始器110到目标120传输数据,将被传输的数据呈现在接口320,同时写命令请求信号由接口310发出。然后目标120接收数据,当接口360接收到相应的命令选择控制信号时该数据呈现在数据接口寄存器128中,随后经由接口380发出命令完成控制信号。在接口330上对相对应的命令完成控制信号的接收后,通过在接口310上不发出一个请求命令信号来释放起始器110来释放总线,并在接口320上不再需要维持地址和数据信号。
如果命令是读命令,为了从在起始器110接收来自目标120的数据,将要传输的数据呈现在目标120的接口370上,同时目标120在接口380发出一个命令完成控制信号。当相应的命令完成控制信号在起始器110的接口330上接收到时,起始器110通过接口320接收数据。
注意在面的描述中,假设了一个普通的同步时间基准。接口310-381相互之间要同步操作,因此,举例说,当请求命令信号和命令呈现在接口310和320上时,总线复用器和仲裁器140被配置来复用命令信号为地址解码器340在下一个时钟周期处理。同样的方法,当一个写命令选择信号在接口360上接收到,就假设相应的数据呈现在接口370上。
异步-同步通信
如果起始器110的时钟实际上偏移了总线控制器150的时钟,上述描述的同步通信就不能保证可靠性。例如,考虑到一个与时钟周期近似的时钟偏移。在这种情况下,当接口311接受输入时,在接口310上的请求命令信号和在接口320上的命令/数据还在接口311上处在发送状态。如果接口311确定输入是一个来自接口310发出的请求命令信号,总线仲裁器和复用器140将来自接口320的命令/数据路由到地址解码器340。在这个例子中,如果在接口310处命令/数据处在发送状态,或者假如还未从前一个状态改变,路由到地址解码器340的命令/数据很可能无效,以及一个不恰当的数据传输序列将会出现。也就是说因为时钟偏移,从起始器110到总线控制器150的通信实际上将是异步的,而且,总线控制器150被配置成同步通信。因为注意到上面的问题,一个通常的解决该问题的方法是降低系统时钟。这样做后,起始器110和总线控制器150之间的通信会是同步的,因为相对于慢的系统时钟的长的时钟周期,时钟偏移相对减小。
根据本发明,如果在起始器110上存在实际的时钟偏移,导致不能获得同步通信,可将可配置的接口311和330故意配置为延长相应的控制信号,以保证当控制信号起作用时接口320上的命令/数据是稳定的。参照图2的可配置的接口电路,当开关220配置为在接口200的输入和输出之间的信号通路上包含延时设备230时,输入信号将被延时一个或多个时钟周期,具体根据延时设备230的延时元素数目确定。如上面所注意的,现有技术中普遍引入信号时延的其他方法,不需要依靠寄存器210上的系统时钟来接收输入信号。基于测量或计算的最大偏移,系统中每个部件的延时量都是可配置的。在推荐的实施例中,为了方便实施,所有部件的延时元件230都是相同的,延时量基于最坏可能的时钟偏移量的估计,而不再考虑部件的布局。注意,相对于传统的基于最坏时钟偏移估计来减少系统时钟速率的方案,本发明的最坏情况延时仅影响那些被确认为不能提供可靠的同步通信的部件。
当接口311配置为将最坏情况延时(或特定起始器的确定延时)加到请求命令控制信号时,相对于接口320上的命令/数据,当接口311提供请求命令控制信号到总线复用器和仲裁器140时,其命令/数据可以保证是稳定的。因为当总线复用器和仲裁器140处理请求命令控制信号时,命令/数据确保稳定,命令和目标地址可保证正确的解码,而不用考虑起始器110上的时钟和总线控制器上的时钟之间的定时或者相位关系。
相似的方法中,在异步方式下的接口330的配置从总线控制器150为完成命令信号通路引入了一个延时。如果读操作被执行,这个延时可以保证来自目标120的数据在完成命令被处理和数据被读之前在接口320上是稳定的。
这个在命令请求和命令完成信号通路中强制的延时确实引入来往于起始器110的数据传输的有效速度的延时,但不会为其他那些配置在同步方式下的起始器的通信引入延时。
同步—异步通信
如同在初始器110的例子中,如果在目标120存在实际地时钟偏移,目标120上的时钟可能导致输入在发送或当输入仍然符合先前的命令/数据期间就被时序到接口370。或者,来自接口380发出的完成命令信号在输入到接口128的数据在发送期间时就可能被时序到接口381,或者否则不稳定。如果和目标120的同步通信确定是不稳定的,可配置端口360和381可配置成引入额外时延到控制信号,该控制信号关于经过接口128、370通信的命令/数据。根据前面关于起始器110讨论执行要引入的时延的大小的确定,所以当相应的控制信号分别通过总线控制器150和目标120处理时,接口128,370上的输入数据分别能够保证是稳定的。照这样,可靠的数据传输可以获得而不论目标120的时钟和总线控制器150的时钟之间的计时或相位关系。
如同在起始器110被配置成异步通信的情况下,这个在命令请求和命令完成信号通路中强制的延时确实引入来往于起始器110的数据传输的有效速度的延时,但是不引入时延到其他被配置成同步通信方式的起始器的通信。
注意到接口360,381的异步方式的配置独立于接口311,330的配置。也就是说,如果起始器110的时钟偏移足够小到允许同步通信,起始器110将被配置成同步通信,而不管目标120上的时钟偏移,反之亦然。
异步—异步通信
如果起始器110和目标120都不能提供可靠的同步通信,每个可配置的端口311,330,360和381通过增加一个时延到控制信号通路来配置成异步通信,所述控制信号相对于命令/数据信号通路。在该配置下的数据流就象上面关于起始器110和目标120异步通信细化的那样。
多种技术的任何一个被用来实现本发明的可配置端口的欲得到的配置。在图1的系统100集成电路的一个简明实施例中,可配置接口包括图1部件110,120,150的每个接口适配器115,125和每个接口模块116,126。当系统被布局好,每个部件的时钟偏移就确定了,采用例如,生产后实际的测量,依靠布局的模拟,或依靠布局的计算或估计。本发明首选的实施例中,图2的“开关”220通过在集成电路的上层的互连配置实现,优选地如延时元件230输入和输出之间的短路。如果接口200要被配置成异步通信,短路可被移除;否则,当被配置成同步通信时,短路充当了延时元件230的旁路。
在一个更复杂的实施例中,开关220可以是一个普通的开关就如图2描述的包括控制输入S/A。在这种配置下,图1中的系统110的每个可配置端口的配置可以通过可编程寄存器比特来确定。当系统布局好后,时钟偏移被确定,寄存器合适地被编程来实现同步和异步接口欲得到的配置。
动态配置也可以提供,其中,例如,总线控制器150配置成测试和每个起始器110和目标120的同步通信。如果总线控制器150确定和特定的起始器110或目标120之间的通信不可靠,总线控制器150重新配置相应的接口311和330,或360和381,分别和特定的起始器110或目标120异步通信。这种动态配置可以在系统初始化时执行,可选择地在其它时刻执行,达到在不同的环境条件下最优化性能。这种可选的动态配置可以周期性地执行,按需或者系统中条件变化时触发执行。注意这种动态配置功能尤其适用于大的系统,如带有可移动部件或者外围设备的系统。当每个外围设备添加到系统中,总线控制器150动态确定是否可提供高性能同步通信,或者是否需要低性能异步通信。
前面所述的仅仅描述了本发明的原理。那些本领域中的技术人员能够延伸出各种各样的排列,尽管没有在这里详细描述或展示,体现了本发明的原理,以及包含在以下权利要求的精神和范围内。
Claims (14)
1.系统(100)包括:
多个功能块(110,120),和
一个可被配置以方便多个功能块(110,120)之间通信的总线结构,
其中,
至少多个功能块(110,120)中的一个功能块包括
一个可被配置成提供两种操作模式其一的总线接口适配器(115,125),以便经由总线结构的通信在第一种操作模式下是同步的,在第二种操作模式下是异步的。
2.权利要求1中的系统(100),其中
总线接口适配器(115,125)包括至少一个时延设备(230)用来延时经由总线通信的控制信号,和
至少一个延时设备(230)在的一种操作模式下被配置成旁路,以及在第二种操作模式期间用作延时控制信号。
3.权利要求1中的系统(100),其中
至少一个功能块体现在包括多个传导层的集成电路中,和
总线接口适配器(115,125)被配置来基于在多个传导层的上层上的互连配置提供第一种或第二种操作模式。
4.权利要求1中的系统(100),更进一步包含
一个总线控制器(150)被配置成控制多个功能块(110,120)之间的通信,和包含多个总线接口模块(116,126),
多个总线接口模块(116,126)中的至少一个总线接口模块被配置成有选择地提供经由总线结构的同步通信或异步通信。
5.权利要求4中的系统(100),其中
总线控制器(150)包含一个或多个延时设备(311,381)被配置成延迟在多个功能块(110,120)之间通信的控制信号,从而方便采用和第一个功能块异步通信和第二个功能块同步通信的多个功能块(110,120)的第一功能块和第二个功能块之间数据通信,。
6.权利要求4中的系统(100),其中
总线控制器(150)体现在包括多个的传导层的集成电路中,和
至少一个总线接口模块被配置成基于在多个传导层上层上的互连的配置有选择地提供同步通信或异步通信。
7.权利要求4中的系统(100),其中
总线控制器(150)进一步被配置成
确定是否和至少一个功能模块的通信通过同步通信而实现,和
导致总线接口适配器(115,125)进入第二种操作模式,只有当和至少一个功能模块的通信不能经由同步通信实现。
8.总线控制器(150)包括:
多个的总线接口模块(116,126)来方便通过通信总线在多个功能块(110,120)之间的通信,
其中
多个总线接口模块(116,126)中的至少一个总线接口模块被配置成有选择地提供经由通信总线的同步通信或异步通信。
9.权利要求8中的总线控制器(150),进一步包括:
当至少一个总线接口模块被配置成提供异步通信时,至少一个延时设备(230)被配置来延迟控制信号,该控制信号经由通信总线在多个功能块之间通信。
10.权利要求8中的总线控制器(150),其中
总线控制器(150)能够通过和第一个功能块异步通信和第二个功能块同步通信来方便在多个功能块(110,120)中的第一个功能模块和第二个功能模块之间的数据通信。
11.权利要求8中的总线控制器(150),其中
总线控制器(150)被配置成:
确定通过同步通信,多个功能块中的至少一个功能模块的通信是否被实现,
有选择地为至少一个功能块提供异步通信,如果和至少一个功能模块的通信不能通过同步通信实现。
12.一种在系统(100)中方便通信的方法,该系统包括通过总线结构通信的多个功能块(110,120),该方法包括:
产生多个功能块(110,120)的布局,
确定基于布局的和多个功能块中的至少一个功能块相关的时钟偏移,和
基于时钟偏移为经由总线结构的异步或同步通信选择性地配置至少一个功能块。
13.权利要求12中的方法,其中
系统(100)体现在具有多个层的集成电路中,和
有选择地配置的至少一个功能块包括确定在多个层上层上的互连配置来提供和总线结构的异步或同步通信。
14.权利要求12中的方法,其中
有选择地配置发至少一个功能块包括配置至少一个功能块为至少一个功能块和总线结构之间通信的控制信号提供延时。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/052,276 US20030135675A1 (en) | 2002-01-17 | 2002-01-17 | Configurable synchronous or asynchronous bus interface |
US10/052,276 | 2002-01-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1618060A true CN1618060A (zh) | 2005-05-18 |
CN1302406C CN1302406C (zh) | 2007-02-28 |
Family
ID=21976531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038023598A Expired - Fee Related CN1302406C (zh) | 2002-01-17 | 2003-01-15 | 可配置的同步或异步接口 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20030135675A1 (zh) |
EP (1) | EP1472610B1 (zh) |
JP (1) | JP2005515548A (zh) |
KR (1) | KR20040077728A (zh) |
CN (1) | CN1302406C (zh) |
AU (1) | AU2003201089A1 (zh) |
DE (1) | DE60317629T2 (zh) |
WO (1) | WO2003060738A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103376766A (zh) * | 2012-04-30 | 2013-10-30 | 通用电气公司 | 用于工业控制器的安全工作的系统和方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6941408B2 (en) * | 2002-09-30 | 2005-09-06 | Lsi Logic Corporation | Bus interface system with two separate data transfer interfaces |
US7103695B2 (en) * | 2003-11-06 | 2006-09-05 | Dell Products L.P. | System and method for scaling a bus based on a location of a device on the bus |
US20050154814A1 (en) * | 2004-01-14 | 2005-07-14 | Kuo Sung H. | Bus configuration based on card location |
JP2007535064A (ja) * | 2004-04-28 | 2007-11-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 非同期/同期インタフェースを備える回路 |
US8411695B1 (en) * | 2005-05-23 | 2013-04-02 | Juniper Networks, Inc. | Multi-interface compatible bus over a common physical connection |
US8307147B2 (en) * | 2005-09-09 | 2012-11-06 | Freescale Semiconductor, Inc. | Interconnect and a method for designing an interconnect |
US9148889B2 (en) * | 2009-06-01 | 2015-09-29 | Qualcomm Incorporated | Control of multiple radios using a database of interference-related information |
US8594056B2 (en) * | 2009-06-16 | 2013-11-26 | Qualcomm Incorporated | Method and apparatus for dynamic and dual antenna bluetooth (BT)/WLAN coexistence |
US9161232B2 (en) * | 2009-06-29 | 2015-10-13 | Qualcomm Incorporated | Decentralized coexistence manager for controlling operation of multiple radios |
US9185718B2 (en) * | 2009-06-29 | 2015-11-10 | Qualcomm Incorporated | Centralized coexistence manager for controlling operation of multiple radios |
US20110007680A1 (en) * | 2009-07-09 | 2011-01-13 | Qualcomm Incorporated | Sleep mode design for coexistence manager |
US20110007688A1 (en) * | 2009-07-09 | 2011-01-13 | Qualcomm Incorporated | Method and apparatus for event prioritization and arbitration in a multi-radio device |
US9135197B2 (en) * | 2009-07-29 | 2015-09-15 | Qualcomm Incorporated | Asynchronous interface for multi-radio coexistence manager |
US9185719B2 (en) | 2009-08-18 | 2015-11-10 | Qualcomm Incorporated | Method and apparatus for mapping applications to radios in a wireless communication device |
US8903314B2 (en) * | 2009-10-29 | 2014-12-02 | Qualcomm Incorporated | Bluetooth introduction sequence that replaces frequencies unusable due to other wireless technology co-resident on a bluetooth-capable device |
US9130656B2 (en) | 2010-10-13 | 2015-09-08 | Qualcomm Incorporated | Multi-radio coexistence |
FR2998126B1 (fr) * | 2012-11-15 | 2014-12-26 | Giroptic | Procede et dispositif de capture et de construction d'un flux d'images panoramiques ou stereoscopiques |
US10241958B2 (en) * | 2014-08-29 | 2019-03-26 | Microsoft Technology Licensing, Llc | Configurable synchronized processing of multiple operations |
US9734110B2 (en) | 2015-02-13 | 2017-08-15 | International Business Machines Corporation | Dynamic synchronous to asynchronous frequency transitions in high-performance symmetric multiprocessing |
KR102580747B1 (ko) * | 2015-11-03 | 2023-09-20 | 프리시젼바이오 주식회사 | 의료 기기, 의료 검사 요청 제어 시스템, 의료 검사 요청 제어 방법 및 기록 매체에 저장된 프로그램 |
TWI709428B (zh) * | 2018-01-10 | 2020-11-11 | 美商推奔控股有限公司 | 組態一匯流排之方法及遊戲主控台 |
US20230090377A1 (en) * | 2021-07-30 | 2023-03-23 | PCS Software, Inc. | System and Method for Optimizing Backhaul Loads in Transportation System |
US11907074B2 (en) | 2021-09-24 | 2024-02-20 | International Business Machines Corporation | Low-latency deserializer having fine granularity and defective-lane compensation |
US11646861B2 (en) * | 2021-09-24 | 2023-05-09 | International Business Machines Corporation | Low-latency, high-availability and high-speed SerDes interface having multiple synchronization modes |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4839907A (en) * | 1988-02-26 | 1989-06-13 | American Telephone And Telegraph Company, At&T Bell Laboratories | Clock skew correction arrangement |
US5293626A (en) * | 1990-06-08 | 1994-03-08 | Cray Research, Inc. | Clock distribution apparatus and processes particularly useful in multiprocessor systems |
US5272729A (en) * | 1991-09-20 | 1993-12-21 | International Business Machines Corporation | Clock signal latency elimination network |
US5572722A (en) * | 1992-05-28 | 1996-11-05 | Texas Instruments Incorporated | Time skewing arrangement for operating random access memory in synchronism with a data processor |
US5339395A (en) * | 1992-09-17 | 1994-08-16 | Delco Electronics Corporation | Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode |
JPH07326950A (ja) * | 1994-06-02 | 1995-12-12 | Fujitsu Ltd | タイミング信号のスキュー調整装置及びその方法 |
US5625805A (en) * | 1994-06-30 | 1997-04-29 | Digital Equipment Corporation | Clock architecture for synchronous system bus which regulates and adjusts clock skew |
US5692165A (en) * | 1995-09-12 | 1997-11-25 | Micron Electronics Inc. | Memory controller with low skew control signal |
JPH10308093A (ja) * | 1997-05-07 | 1998-11-17 | Mitsubishi Electric Corp | 入力信号位相補償回路 |
JP3429977B2 (ja) * | 1997-05-16 | 2003-07-28 | 富士通株式会社 | スキュー低減回路及び半導体装置 |
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
US6557066B1 (en) * | 1999-05-25 | 2003-04-29 | Lsi Logic Corporation | Method and apparatus for data dependent, dual level output driver |
US6327175B1 (en) * | 1999-09-13 | 2001-12-04 | Cypress Semiconductor Corporation | Method and apparatus for controlling a memory array with a programmable register |
US6617621B1 (en) * | 2000-06-06 | 2003-09-09 | Virage Logic Corporation | Gate array architecture using elevated metal levels for customization |
-
2002
- 2002-01-17 US US10/052,276 patent/US20030135675A1/en not_active Abandoned
-
2003
- 2003-01-15 AU AU2003201089A patent/AU2003201089A1/en not_active Abandoned
- 2003-01-15 DE DE60317629T patent/DE60317629T2/de not_active Expired - Fee Related
- 2003-01-15 EP EP03729525A patent/EP1472610B1/en not_active Expired - Lifetime
- 2003-01-15 CN CNB038023598A patent/CN1302406C/zh not_active Expired - Fee Related
- 2003-01-15 KR KR10-2004-7011004A patent/KR20040077728A/ko not_active Application Discontinuation
- 2003-01-15 JP JP2003560764A patent/JP2005515548A/ja not_active Withdrawn
- 2003-01-15 WO PCT/IB2003/000089 patent/WO2003060738A1/en active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103376766A (zh) * | 2012-04-30 | 2013-10-30 | 通用电气公司 | 用于工业控制器的安全工作的系统和方法 |
CN103376766B (zh) * | 2012-04-30 | 2017-11-17 | 通用电气公司 | 用于工业控制器的安全工作的系统和方法 |
US9935933B2 (en) | 2012-04-30 | 2018-04-03 | General Electric Company | Systems and methods for secure operation of an industrial controller |
US10419413B2 (en) | 2012-04-30 | 2019-09-17 | General Electric Company | Systems and methods for secure operation of an industrial controller |
Also Published As
Publication number | Publication date |
---|---|
US20030135675A1 (en) | 2003-07-17 |
KR20040077728A (ko) | 2004-09-06 |
DE60317629D1 (de) | 2008-01-03 |
WO2003060738A1 (en) | 2003-07-24 |
CN1302406C (zh) | 2007-02-28 |
EP1472610A1 (en) | 2004-11-03 |
DE60317629T2 (de) | 2008-10-30 |
JP2005515548A (ja) | 2005-05-26 |
AU2003201089A1 (en) | 2003-07-30 |
EP1472610B1 (en) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1302406C (zh) | 可配置的同步或异步接口 | |
EP2433194B1 (en) | Compound universal serial bus architecture providing precision synchronisation to an external timebase | |
US6108738A (en) | Multi-master PCI bus system within a single integrated circuit | |
CN101877633B (zh) | 信号同步的方法和系统、及信号接收装置和信号发送装置 | |
US7305510B2 (en) | Multiple master buses and slave buses transmitting simultaneously | |
US8867573B2 (en) | Transferring data between asynchronous clock domains | |
US20030099253A1 (en) | Apparatus and method for arbitrating data transmission amongst devices having SMII standard | |
EP2457154B1 (en) | Pseudo-synchronous time division multiplexing | |
KR20030085141A (ko) | 지연 시간 보상 코어, 병렬-직렬 구조 시스템 및 지연시간 보상 방법 | |
US8667195B2 (en) | Bus-system including an interconnector, a master device, a slave device, and an operating method thereof | |
JP2007220046A (ja) | バス装置、バスシステムおよび情報転送方法 | |
US20070081414A1 (en) | System and method of on-circuit asynchronous communication, between synchronous subcircuits | |
US9177615B2 (en) | Power disconnect unit for use in data transport topology of network on chip design having asynchronous clock domain adapter sender and receiver each at a separate power domain | |
US9118611B2 (en) | Data synchronization for circuit resources without using a resource buffer | |
EP1139242A2 (en) | Non-synchronized multiplex data transport across synchronous systems | |
US20080313365A1 (en) | Controlling write transactions between initiators and recipients via interconnect logic | |
WO2007147437A1 (en) | Method and apparatus for transmitting data in a flexray node | |
EP1798887B1 (en) | Isochronous synchronizer | |
US6553434B1 (en) | Pseudo master/slave decoupling of high speed bus communications timing | |
CN111224877A (zh) | 一种afdx交换机的vl查询方法和装置 | |
US20020112111A1 (en) | Parallel and point-to-point data bus architecture | |
US20090119441A1 (en) | Heterogeneous Parallel Bus Switch | |
CN115858446B (zh) | 用于串行外围接口总线数据传输的方法、装置及系统 | |
AU2013204702A1 (en) | Compound universal serial bus architecture providing precision synchronisation to an external timebase | |
KR20200113958A (ko) | 멀티 드롭 직렬통신 방식을 이용한 plc 증설 모듈 인터페이스 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20071109 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20071109 Address after: Holland Ian Deho Finn Patentee after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Patentee before: Koninklijke Philips Electronics N.V. |
|
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |