KR20040071857A

KR20040071857A - 모니터링 픽셀 및 이의 제조 방법

Info

Publication number: KR20040071857A
Application number: KR1020030007764A
Authority: KR
Inventors: 김철호; 박경민
Original assignee: 삼성전자주식회사
Priority date: 2003-02-07
Filing date: 2003-02-07
Publication date: 2004-08-16
Also published as: KR100959782B1

Abstract

영상을 디스플레이 하는 픽셀의 특성을 정확하게 파악할 수 있는 모니터링 픽셀 및 이의 제조 방법이 개시되어 있다. 영상이 디스플레이 되는 유효 디스플레이 영역에 형성된 픽셀의 전기적 특성을 영상이 디스플레이 되지 않는 비유효 디스플레이 영역에 형성된 모니터링 픽셀을 통하여 정확하게 측정함으로써, 유효 디스플레이 영역의 픽셀을 형성하는 도중 발생하는 공정 불량을 사전에 인식하여 대처할 수 있도록 하는 효과를 갖는다.

Description

모니터링 픽셀 및 이의 제조 방법{MONITORING PIXEL AND METHOD FOR FABRICATING THEREOF}

본 발명은 모니터링 픽셀 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 유효 디스플레이 영역에 형성된 픽셀의 전기적 특성을 정밀하게 측정하기 위하여 비유효 디스플레이 영역에 형성된 모니터링 픽셀 및 이의 제조 방법에 관한 것이다.

최근 들어, 새로운 개념의 디스플레이 장치(display device), 예를 들면, 액정표시장치(Liquid Crystal Display device)의 기술 개발이 급속하게 진행되고 있다. 액정표시장치는 미소 면적 단위로 액정(Liquid Crystal)을 제어하여 영상을 디스플레이 한다. 액정을 제어하기 위해서, 액정표시장치는 액정이 사이에 개재되며 레퍼런스 전압이 인가된 공통 전극(common electrode) 및 픽셀 전극(pixel electrode)을 포함하며, 픽셀 전극에는 픽셀 전압을 인가하는 픽셀 전압 인가 장치가 연결된다.

픽셀 전압 인가 장치는 액정표시장치의 디스플레이 품질과 관련된다. 예를 들어, 픽셀 전압 인가 장치의 특성이 나쁘면 디스플레이 품질 역시 크게 저하된다. 픽셀 전압 인가 장치는 지정된 타이밍에 맞추어 픽셀 전극에 픽셀 전압을 인가하는 역할을 수행한다.

이를 구현할 수 있는 픽셀 전압 인가 장치는 트랜지스터(transistor)이다.액정표시장치는 개구율을 감소시키지 않기 위해서 부피가 매우 작은 박막 트랜지스터(Thin Film Transistor, TFT)를 이용한다.

박막 트랜지스터는 게이트 전극(gate electrode), 반도체층(semiconductor layer), 소오스 전극(source electrode) 및 드레인 전극(drain electrode)으로 구성된다. 소오스 전극은 픽셀 전극에 인가될 전압을 인가하며, 드레인 전극은 픽셀 전극으로 전압을 인가한다. 반도체층은 게이트 전극에 인가된 타이밍 신호에 따라서 도체에서 부도체로 특성이 변경되면서 소오스 전극에 인가된 픽셀 전압이 드레인 전극으로 출력되도록 하는 채널 역할을 한다.

이와 같은 박막 트랜지스터의 특성을 모니터링하기 위해서, 비유효 디스플레이 영역에는 모니터링 픽셀(monitoring pixel)이 형성된다. 이들은 TEG(Test Element Group)라 불리기도 한다.

박막 트랜지스터의 특성은 모니터링 픽셀의 소오스 전극 및 채널층 사이에 존재하는 콘택 저항, 드레인 전극 및 채널층 사이의 존재하는 콘택 저항 및 드레인 전극 및 픽셀 전극 사이에 존재하는 콘택 저항을 측정함으로써 산출될 수 있다.

그러나, 모니터링 픽셀의 채널층에 연결된 드레인 전극은 외부에 대하여 노출된 부분이 없기 때문에 드레인 전극에 흐르는 전류, 전압을 측정하기 매우 어려운 문제점을 갖는다.

또한, 드레인 전극, 채널층 및 픽셀 전극은 직렬 연결된 상태이기 때문에 서로 다른 복수개의 콘택 저항이 합산된 상태로 측정되어 각 콘택 저항별로 측정이 불가능한 문제점을 갖는다.

결국, 모니터링 픽셀의 특성을 정확하게 측정하지 못할 경우, 디스플레이 영역에 형성된 픽셀의 특성을 정확하게 측정할 수 없게 되어, 유효 디스플레이 영역에서의 공정 불량을 사전에 발견하기 어려운 문제점을 갖는다.

따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 제 1 목적은 유효 디스플레이 영역에 형성된 픽셀의 전기적 특성 및 공정 특성을 정밀하게 판단할 수 있도록 하는 모니터링 픽셀을 제공한다.

또한, 본 발명의 제 2 목적은 유효 디스플레이 영역에 형성된 픽셀의 전기적 특성 및 공정 특성을 정밀하게 판단할 수 있도록 하는 모니터링 픽셀의 제조 방법을 제공한다.

도 1은 본 발명의 제 1 실시예에 의한 모니터링 픽셀이 형성된 모기판을 도시한 개념도이다.

도 2는 본 발명의 일실시예에 의한 모니터링 픽셀의 개념도이다.

도 3은 도 2를 투명 기판에 구현한 모니터링 픽셀의 평면도이다.

도 4는 도 3의 A-A 단면도이다.

도 5는 본 발명의 제 2 실시예에 의한 모니터링 픽셀의 평면도이다.

도 6은 도 5를 개념적으로 도시한 개념도이다.

도 7a는 본 발명에 의한 모니터링 픽셀에서 1 매의 패턴 마스크를 사용하여 폴리 실리콘 박막을 패터닝한 것을 도시한 공정도이다.

도 7b는 도 7a에 도시된 반도체층의 상면에 제 1 테스트 신호선을 형성 및 반도체층에 고농도 이온 도핑을 수행하는 것을 도시한 공정도이다.

도 7c는 도 7b의 포토레지스트 패턴을 제거하고 저농도 이온 주입을 수행하는 것을 도시한 공정도이다.

도 7d는 도 7c에 콘택홀이 형성된 층간 절연막 및 제 2 테스트 신호선 및 제 3 테스트 신호선이 형성된 것을 도시한 공정도이다.

도 7e는 도 7d에 유기막 및 픽셀 전극을 형성한 것을 도시한 공정도이다.

이와 같은 본 발명의 제 1 목적을 구현하기 위하여 본 발명은 투명 기판에 형성된 반도체층, 반도체층에 채널을 형성하기 위한 제 1 테스트 전압을 인가 받는 제 1 전극 및 외부에 노출된 제 1 테스트 패드를 포함하는 제 1 테스트 신호선, 반도체층에 콘택 되어 제 2 테스트 전압을 공급하는 제 2 전극 및 외부에 노출된 제 2 테스트 패드를 포함하는 제 2 테스트 신호선, 반도체층에 제 2 테스트 신호선과 이격되도록 콘택 되어 제 2 테스트 전압을 인가 받는 제 3 전극 및 외부에 대하여 노출된 제 3 테스트 패드를 포함하는 제 3 테스트 신호선 및 제 3 테스트 신호선에 콘택 된 픽셀 전극을 포함하는 모니터링 픽셀을 제공한다.

또한, 본 발명의 제 2 목적을 구현하기 위하여 본 발명은 투명 기판에 반도체층을 형성하는 단계, 반도체층에 채널을 형성하기 위한 제 1 테스트 전압을 인가 받는 제 1 전극 및 외부에 노출된 제 1 테스트 패드를 포함하는 제 1 테스트 신호선을 형성하는 단계, 반도체층에 콘택 되어 제 2 테스트 전압을 공급하는 제 2 전극 및 외부에 노출된 제 2 테스트 패드를 포함하는 제 2 테스트 신호선을 형성하는 단계, 반도체층에 제 2 테스트 신호선과 이격되도록 콘택 되어 제 2 테스트 전압을 인가 받는 제 3 전극 및 외부에 대하여 노출된 제 3 테스트 패드를 포함하는 제 3 테스트 신호선을 형성하는 단계 및 제 3 테스트 신호선에 콘택 된 픽셀 전극을 형성하는 단계를 포함하는 모니터링 픽셀의 제조 방법을 제공한다.

본 발명은 비유효 디스플레이 영역에 형성된 모니터링 픽셀을 이루는 각 패턴에 전기적 신호를 검출할 수 있는 패턴을 추가하여 모니터링 픽셀의 정확한 전기적 특성을 측정하여 유효 디스플레이 영역에 형성된 픽셀의 전기적 특성을 대신 판단할 수 있도록 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

<실시예 1>

도 1을 참조하면, 모기판(mother glass;10)은 전체적으로 보아 유효 디스플레이 영역(effective display area;20) 및 비유효 디스플레이 영역(non-effective display area;30)으로 구분된다. 유효 디스플레이 영역(20)은 영상이 디스플레이되는 영역으로 정의되며, 비유효 디스플레이 영역(30)은 영상이 디스플레이 되지 않는 영역으로 정의된다.

유효 디스플레이 영역(20)에는 영상을 디스플레이 하기 위한 픽셀이 형성되며, 비유효 디스플레이 영역(30)에는 유효 디스플레이 영역(20)에 형성된 픽셀의 특성을 테스트하기 위한 모니터링 픽셀(40)이 형성된다.

모니터링 픽셀(40)은 유효 디스플레이 영역(20)에 형성된 픽셀을 형성하는 과정에서 함께 형성된다. 따라서, 모니터링 픽셀(40)을 검사함으로써 유효 디스플레이 영역(20)에 배치된 픽셀의 특성을 대신 측정하여 공정 불량 등의 원인을 파악할 수 있다.

도 2는 본 발명의 일실시예에 의한 모니터링 픽셀의 개념도이다. 도 3은 도 2를 투명 기판에 구현한 모니터링 픽셀의 평면도이다. 도 4는 도 3의 A-A 단면도이다.

도 2 내지 도 4를 참조하면, 모니터링 픽셀(40)은 전체적으로 보아 투명 기판에 형성된 반도체층(41), 제 1 테스트 신호선(42), 제 2 테스트 신호선(43), 제 3 테스트 신호선(44) 및 픽셀 전극(45)을 포함한다.

반도체층(41)은 아몰퍼스 실리콘 박막(amophous silicon film) 또는 폴리 실리콘 박막(poly silicon film)을 패터닝하여 형성한다. 폴리 실리콘 박막을 패터닝하여 형성된 반도체층(41)은 아몰퍼스 실리콘 박막을 레이저 결정화 방법으로 결정화하여 사용된다. 본 발명에서는 반도체층(41)에 불순물을 고농도 이온 도핑 및 저농도 이온 도핑하여 LDD 구조를 형성한다.

도 3 또는 도 4에 도면부호 41a로 도시된 부분이 고농도 이온 도핑 영역이고, 도면부호 41b로 도시된 부분이 저농도 이온 도핑 영역이다. 또한, 반도체층(41)은 도 3에 도시된 바와 같이 절연막(46)에 의하여 절연된다.

도 3 또는 도 4를 다시 참조하면, 제 1 테스트 신호선(42)은 다시 제 1 전극(42a) 및 제 1 테스트 패드(42b)를 포함한다.

구체적으로, 제 1 테스트 신호선(42)은 반도체층(41)과 인접한 절연막(46)의 상면에서 X 축 방향으로 길게 뻗은 형상을 갖는다. 제 1 전극(42a)은 제 1 테스트 신호선(42)으로부터 Y 축 방향으로 일부가 연장되어 반도체층(41)의 저농도 이온 도핑 영역(41b에 감싸여 지도록 배치된다. 제 1 테스트 패드(42b)는 제 1 테스트 신호선(42)의 단부에 제 1 테스트 프로브(42c)와 쉽게 콘택 될 수 있도록 제 1 테스트 신호선(42)의 폭보다 넓은 폭으로 형성된다.

제 1 테스트 프로브(42c)에 의하여 제 1 테스트 신호선(42)의 제 1 전극(42a)은 반도체층(41)에 (+) 전압을 인가한다. 따라서 반도체층(41)에 포함된 전자들은 제 1 전극(42a)에 인가된 (+) 전압에 의하여 반도체층(41)의 표면으로 끌려 올라와 채널을 형성한다.

도 4를 참조하면, 제 1 테스트 신호선(42)은 층간 절연막(47)에 의하여 절연된다. 이때, 층간 절연막(47) 중 제 1 테스트 패드(42b)를 덮고 있는 부분은 제 1 테스트 프로브(42c) 등과 콘택 되도록 외부에 대하여 개구된다. 층간 절연막(47) 중 제 1 전극(42a)의 양쪽에 배치된 고농도 이온 도핑 영역(41a)에 해당하는 부분 역시 개구된다.

도 3 또는 도 4를 참조하면, 제 2 테스트 신호선(43)은 층간 절연막(47)의 상면에 형성되며, 제 2 전극(43a) 및 제 2 테스트 패드(43b)를 포함한다. 제 2 테스트 신호선(43)은 반도체층(41)과 인접한 곳에서 Y 축 방향으로 뻗고, 제 2 전극(43a)은 제 2 테스트 신호선(43)으로부터 연장되어 층간 절연막(47)으로부터 개구된 고농도 이온 도핑 영역(41a)의 일부에 콘택 된다.

이때, 도 2에 도시된 바와 같이 제 2 전극(43a) 및 반도체층(41)의 고농도 이온 도핑 영역(41a)의 사이에는 제 1 콘택 저항(43c)을 갖는다. 이 제 1 콘택 저항(43c)의 높고 낮음에 의하여 모니터링 픽셀(40)의 특성은 크게 영향 받게 된다. 제 2 테스트 패드(43b)는 제 2 테스트 신호선(43)의 단부에 형성되며, 제 2 테스트 프로브(43d) 등과 쉽게 콘택 될 수 있도록 하기 위해 제 2 테스트 신호선(43)보다 넓은 면적을 갖는다.

도 2 내지 도 4를 참조하면, 제 3 테스트 신호선(44)은 제 2 테스트 신호선(43)을 형성하는 과정에서 함께 형성된다. 제 3 테스트 신호선(44)은 다시 제 3 전극(44a) 및 제 3 테스트 패드(44b)로 구성된다. 제 3 테스트 신호선(44)은 제 1 전극(42a)을 기준으로 제 2 테스트 신호선(43)과 대칭된 위치에 형성되며, 제 3 전극(44a)은 제 3 테스트 신호선(44)으로부터 연장되어 반도체층(41) 중 연결되지 않은 고농도 이온 도핑 영역(41a)과 연결된다. 제 3 테스트 패드(44b)는 제 3 테스트 신호선(44)의 단부에 배치되며, 제 3 테스트 프로브(44c)와 콘택 되도록 제 3 테스트 신호선(44)보다 넓은 면적으로 형성된다.

도 2에 도시된 바와 같이 제 3 전극(44a) 및 반도체층(41)의 고농도 이온 도핑 영역(41a) 사이에는 제 2 콘택 저항(44d)이 존재하며, 제 2 콘택 저항(44d)에 의하여 모니터링 픽셀(40)의 전기적 특성은 크게 영향 받는다.

한편, 도 4에 도시된 바와 같이, 제 2 테스트 신호선(43) 및 제 3 테스트 신호선(44)이 덮이도록 층간 절연막(47)에는 유기막(48)이 덮인다. 이때, 유기막(48)은 도 3에 도시된 바와 같이 제 1 테스트 패드(42b)가 제 1 테스트 프로브(42c), 제 2 테스트 패드(43b)가 제 2 테스트 프로브(42c) 및 제 3 테스트 패드(44b)가 제 3 테스트 프로브(44c)와 콘택 및 제 3 전극(44a)의 일부가 노출되도록 개구된다.

픽셀 전극(45)은 유기막(48)의 상면에 형성된다. 바람직하게 픽셀 전극(45)은 금속으로 이루어진다. 픽셀 전극(45)은 제 3 전극(44a)과 콘택 된다.

도 2에 도시된 바와 같이 제 3 전극(44a)과 픽셀 전극(45)의 사이에는 제 3 콘택 저항(45c)이 존재하며, 제 3 콘택 저항(45c)에 의하여 모니터링 픽셀(40)의 성능은 크게 영향 받는다.

이때, 픽셀 전극(45)의 일부에는 바람직하게 픽셀 전극 패드(45a)가 더 형성될 수 있다.

이와 같은 구성을 갖는 모니터링 픽셀(40)로부터 제 1 콘택 저항(43c), 제 2 콘택 저항(44d) 및 제 3 콘택 저항(45c)을 측정하는 방법을 설명하기로 한다.

도 3을 참조하면, 제 2 테스트 프로브(43b)는 제 2 테스트 패드(43)에 제 1 테스트 전압을 인가한다. 제 2 테스트 프로브(43b)가 제 2 전극(43a)에 제 1 테스트 전압을 인가한 상태에서, 제 1 테스트 프로브(42c)는 제 1 전극(42a)에 반도체층(41)을 턴-온 시키기에 충분한 문턱 전압을 인가한다. 이로써, 제 2 전극(43a)에인가된 제 1 테스트 전압은 반도체층(41)을 통하여 제 3 전극(44a)으로 인가된다.

이때, 제 1 테스트 전압은 도 2에 도시된 제 1 콘택 저항(43c) 및 제 2 콘택 저항(44d)에 의하여 전압 강하된다. 전압 강하된 제 2 테스트 전압은 제 3 테스트 패드(44b)에 콘택 된 제 3 테스트 프로브(44c)로 출력된다. 제 3 테스트 프로브(44c)로 출력된 제 2 테스트 전압과 제 2 전극(43a)에 인가된 제 1 테스트 전압을 비교함으로써, 제 2 콘택 저항(43c) 및 제 3 콘택 저항(44c)을 산출할 수 있다. 이때, 제 2 콘택 저항 및 제 3 콘택 저항은 거의 동일하다. 이는 제 2 테스트 신호선(43) 및 제 3 테스트 신호선(44)이 동일 공정에서 제작되기 때문이다.

또한, 도 2에 도시된 제 2 콘택 저항(43c) 및 제 3 콘택 저항(44d)은 직렬 연결 관계를 갖음으로, 제 2 콘택 저항(43c) 및 제 3 콘택 저항(44d)의 1/2 이 제 2 콘택 저항(43c)이 되고, 나머지 1/2 이 제 3 콘택 저항(44d)이 된다.

제 4 콘택 저항(44d)은 제 1 테스트 프로브(42c)를 제 1 테스트 패드(42b)에 콘택, 제 2 테스트 프로브(43d)를 제 2 테스트 패드(43b)에 콘택 및 제 3 테스트 프로브(44c)를 제 4 테스트 패드(45a)에 콘택 하여 측정된다.

제 2 테스트 프로브(43d)는 제 2 테스트 패드(43b)에 제 1 테스트 전압을 인가하고, 제 1 테스트 프로브(42c)는 제 1 테스트 패드(42b)에 반도체층(41)이 턴-온 되기에 충분한 문턱 전압을 인가한다. 따라서, 제 1 테스트 전압은 제 2 전극(43a), 반도체층(41), 픽셀 전극(45)을 경유하여 제 4 테스트 패드(45a)로 출력된다. 제 4 테스트 패드(45a)로 출력된 전압은 제 3 테스트 프로브(44c)를 통하여 측정된다.

이때, 도 2에 도시된 바와 같이 제 1 테스트 전압은 제 2 전극(43a) 및 반도체층(41)의 사이에 존재하는 제 1 콘택 저항(43c), 제 3 전극(44a) 및 반도체층(41)의 사이에 존재하는 제 2 콘택 저항(44d) 및 제 3 전극(44a) 및 픽셀 전극(45)의 사이에 존재하는 제 3 콘택 저항(45c)에 의하여 전압 강하된다.

이때, 앞서 설명한 바와 같이 제 3 콘택 저항(45c)은 산출된 제 1 콘택 저항(43c) 및 제 2 콘택 저항(44d)에 의하여 쉽게 산출할 수 있다.

<실시예 2>

도 5는 본 발명의 제 2 실시예에 의한 모니터링 픽셀의 평면도이다. 도 6은 도 5를 개념적으로 도시한 개념도이다.

도 5 또는 도 6을 참조하면, 앞서 설명한 <실시예 1>은 반사형 액정표시장치로 픽셀 전극이 금속으로 이루어진 반면, <실시예 2>는 반사-투과형 액정표시장치로 픽셀 전극(45)이 투명 전극(45e)과 금속 전극(45f)으로 구성된다. 따라서, <실시예 2>에서는 투명 전극(45e) 및 금속 전극(45f) 사이에서 제 4 콘택 저항(45i)을 갖게 된다. 제 4 콘택 저항(45i)을 측정하기 위해, 투명 전극(45e)에는 제 4 테스트 패드(45g)가 형성되고, 금속 전극(45f)에는 제 5 테스트 패드(45h)가 형성된다. <실시예 2>에서 픽셀 전극(45)을 제외한 나머지 구성 요소들은 <실시예 1>과 동일함으로 그 중복된 설명은 생략하기로 한다.

제 4 콘택 저항(45i)을 측정하기 위해서는, 앞서 설명한 <실시예 1>과 마찬가지로, 먼저 제 1 콘택 저항(43c) 및 제 2 콘택 저항(44d)을 측정한다. 이어서, 산출된 제 1 콘택 저항(43c) 및 제 2 콘택 저항(44d)을 이용하여 제 3 콘택저항(45c)을 측정한다.

제 4 콘택 저항(45i)을 측정하기 위하여, 제 1 테스트 프로브(42c)는 제 1 테스트 패드(42b)에 콘택, 제 2 테스트 프로브(43d)는 제 2 테스트 패드(43b)에 콘택, 제 3 테스트 프로브(44c)는 금속 전극(45h)의 제 4 테스트 패드(45h)에 콘택 된다.

제 2 테스트 프로브(43d)에 제 1 테스트 전압이 인가된 후, 제 1 테스트 프로브(42c)에는 반도체층(41)을 턴-온 시키기에 충분한 문턱 전압이 인가됨으로써, 제 1 테스트 전압은 반도체층(41), 제 3 전극(44a) 및 투명 전극(45e)을 경유하여 금속 전극(45f)으로 인가된다.

이때, 제 2 전극(43a) 및 반도체층(41)의 사이에는 도 6에 도시된 바와 같이 제 1 콘택 저항(43c), 제 3 전극(44a) 및 반도체층(41) 사이에는 제 2 콘택 저항(44d), 제 3 전극(44a) 및 투명 전극(45e)의 사이에는 제 3 콘택 저항(45c), 투명 전극(45e) 및 금속 전극(45f) 사이에는 제 4 콘택 저항(45i)이 존재한다. 따라서, 제 2 전극(43b)에 인가된 제 1 테스트 전압은 제 1 콘택 저항(43c) 내지 제 4 콘택 저항(45i)에 의하여 전압 강하된다. 전압 강하의 주요 원인은 제 1 콘택 저항(43c) 내지 제 4 콘택 저항(45i)이고, 제 1 콘택 저항(43c) 내지 제 3 콘택 저항(45c)은 <실시예 1>에 의하여 간단하게 산출됨으로, 제 1 콘택 저항(43c) 내지 제 3 콘택 저항(45c)을 이용하여 제 4 콘택 저항(45i) 역시 쉽게 산출할 수 있다.

이하, 앞서 설명한 <실시예 1>에 의한 모니터링 픽셀을 제조 방법을 첨부된 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.

도 3 또는 도 7a를 참조하면, 투명 기판의 비유효 디스플레이 영역에는 폴리 실리콘 박막이 화학 기상 증착 등의 방법에 의하여 형성되고, 폴리 실리콘 박막은 도시되지 않은 첫 번째 패턴 마스크에 의하여 도 7a에 도시된 바와 같이 패터닝된다. 이하, 패터닝된 폴리 실리콘 박막을 반도체층(41)이라 명명하기로 한다. 도면부호 46은 절연막이고, 절연막(46)은 반도체층(41)이 덮이도록 투명 기판의 전면적에 걸쳐 형성된다.

도 7b를 참조하면, 절연막(46)의 상면에는 다시 전면적에 걸쳐 금속으로 이루어진 게이트 박막이 형성된다. 게이트 박막에는 포토레지스트 박막이 도포되고, 포토레지스트 박막은 두 번째 패턴 마스크를 사용하여 패터닝된다. 이어서 게이트 박막은 습식 식각 방식으로 패터닝되어 도 3에 도시된 제 1 테스트 신호선(42), 제 1 전극(42a) 및 제 1 테스트 패드(42b)가 형성된다. 이때, 제 1 전극(42a)은 반도체층(41)의 상면 중앙에 배치된다. 한편, 게이트 박막이 패터닝되는 과정에서 제 1 전극(42a)은 언더 컷되어 제 1 전극(42a)을 덮고 있는 포토레지스트 패턴(42e)은 제 1 전극(42a)보다 다소 큰 면적으로 남게되다. 이때, 포토레지스트 패턴(42e)은 반도체층(41)의 면적보다는 작게 형성된다. 이어서, 투명 기판의 전면적에 걸쳐 고농도 불순물에 의한 고농도 이온 주입 공정이 수행된다. 이에 따라, 도 7b에 도시된 바와 같이 반도체층(41) 중 포토레지스트 패턴(42e)에 의하여 가려지지 않은 부분에는 고농도 불순물이 주입된다. 반도체층(41) 중 고농도 불순물이 주입된 부분에 도면부호 41a를 부여하기로 한다.

도 7c를 참조하면, 도 7b에 도시된 포토레지스트 패턴(42e)은 애싱(ashing) 공정에 의하여 제거되고, 투명 기판의 전면적에 걸쳐 저농도 불순물에 의한 저농도 이온주입 공정이 수행된다. 이에 따라, 도 3에 도시된 바와 같이 반도체층(41) 중 포토레지스트 패턴(42e)에 의하여 가려졌던 부분에는 저농도 불순물이 주입된다. 물론, 고농도 불순물이 주입된 곳에도 저농도 불순물이 주입되지만, 고농도 불순물이 주입된 곳에는 그다지 큰 영향을 미치지 못한다. 이하, 저농도 이온 주입된 부분에 도면부호 41b를 부여하기로 한다.

도 3 또는 도 7c를 참조하면, 투명 기판에는 다시 층간 절연막(47)이 전면적에 걸쳐 형성되고, 층간 절연막(47)에는 세 번째 패턴 마스크를 사용하여 도 3에 도시된 바와 같이 제 1 전극(42a)을 중심으로 양쪽에 고농도 이온 주입 영역을 개구시키는 한 쌍의 콘택홀(47a)이 형성된다. 이어서, 층간 절연막(47)에는 전면적에 걸쳐 금속 박막이 형성된다. 금속 박막은 다시 네 번째 패턴 마스크를 사용하여 도 3에 도시된 바와 같이 패터닝되어 제 2 테스트 신호선(43) 및 제 3 테스트신호선(44)이 형성된다. 이때, 제 2 테스트 신호선(43)의 일부인 제 2 전극(43a), 제 3 테스트 신호선(44)의 일부인 제 3 전극(44a)은 콘택홀(47a)에 의하여 각각 고농도 이온 주입 영역과 콘택 된다.

도 3 또는 도 7e를 참조하면, 투명 기판의 상면에는 다시 픽셀 전극(45)을 형성하기 위한 유기막이 도포된다. 유기막(48)은 다섯 번째 패턴 마스크를 통해서 패터닝되어 유기막(48)의 상면에는 요철부(48b) 및 제 3 전극(44a)과 콘택 되는 콘택홀(48a)이 함께 형성된다.

요철부(48b) 및 콘택홀(48a)이 형성된 유기막(48)의 상면에는 전면적에 걸쳐 금속 박막이 형성되고, 금속 박막은 여섯 번째 패턴 마스크를 통해서 패터닝되어 픽셀 전극(45)이 형성된다.

이상에서 상세하게 설명한 바에 의하면, 비유효 디스플레이 영역에 복수개의 픽셀 측정용 장치를 형성 및 픽셀 측정용 장치를 측정하여 유효 디스플레이 영역에 영상을 디스플레이 하는데 필요한 픽셀을 제조하는 과정 중 발생하는 불량을 사전에 판단할 수 있도록 하는 효과를 갖는다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수있음을 이해할 수 있을 것이다.

Claims

투명 기판에 형성된 반도체층;

상기 반도체층에 채널을 형성하기 위한 제 1 테스트 전압을 인가 받는 제 1 전극 및 외부에 노출된 제 1 테스트 패드를 포함하는 제 1 테스트 신호선;

상기 반도체층에 콘택되어 제 2 테스트 전압을 공급하는 제 2 전극 및 외부에 노출된 제 2 테스트 패드를 포함하는 제 2 테스트 신호선;

상기 반도체층에 상기 제 2 테스트 신호선과 이격되도록 콘택되어 상기 제 2 테스트 전압을 인가받는 제 3 전극 및 외부에 대하여 노출된 제 3 테스트 패드를 포함하는 제 3 테스트 신호선; 및

상기 제 3 테스트 신호선에 콘택된 픽셀 전극을 포함하는 것을 특징으로 하는 모니터링 픽셀.
제 1 항에 있어서, 상기 투명 기판은 화상이 디스플레이 되는 제 1 영역 및 화상이 디스플레이 되지 않는 제 2 영역으로 구성되며, 상기 반도체층, 상기 제 1 테스트 신호선, 상기 제 2 테스트 신호선, 제 3 테스트 신호선 및 상기 픽셀 전극은 상기 제 2 영역에 형성된 것을 특징으로 하는 모니터링 픽셀.
제 1 항에 있어서, 상기 픽셀 전극은 투명 전극인 것을 특징으로 하는 모니터링 픽셀.
제 1 항에 있어서, 상기 픽셀 전극은 금속 전극인 것을 특징으로 하는 모니터링 픽셀.
제 1 항에 있어서, 상기 픽셀 전극은 상기 제 3 테스트 신호선과 연결된 투명 전극 및 상기 투명 전극과 콘택 된 금속 전극을 포함하는 것을 특징으로 하는 모니터링 픽셀.
제 5 항에 있어서, 상기 투명 전극에는 제 4 테스트 패드가 연결된 것을 특징으로 하는 모니터링 픽셀.
제 5 항에 있어서, 상기 금속 전극에는 제 5 테스트 패드가 연결된 것을 특징으로 하는 모니터링 픽셀.
투명 기판에 반도체층을 형성하는 단계;

상기 반도체층에 채널을 형성하기 위한 제 1 테스트 전압을 인가 받는 제 1 전극 및 외부에 노출된 제 1 테스트 패드를 포함하는 제 1 테스트 신호선을 형성하는 단계;

상기 반도체층에 콘택 되어 제 2 테스트 전압을 공급하는 제 2 전극 및 외부에 노출된 제 2 테스트 패드를 포함하는 제 2 테스트 신호선을 형성하는 단계;

상기 반도체층에 상기 제 2 테스트 신호선과 이격되도록 콘택 되어 상기 제 2 테스트 전압을 인가 받는 제 3 전극 및 외부에 대하여 노출된 제 3 테스트 패드를 포함하는 제 3 테스트 신호선을 형성하는 단계; 및

상기 제 3 테스트 신호선에 콘택 된 픽셀 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 모니터링 픽셀의 제조 방법.
제 8 항에 있어서, 상기 픽셀 전극을 형성하는 단계는 상기 제 3 테스트 신호선에 연결된 투명 전극을 형성하는 단계 및 상기 투명 전극에 콘택 된 금속 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 모니터링 픽셀의 제조 방법.
제 9 항에 있어서, 상기 투명 전극을 형성하는 단계는 상기 투명 전극과 연결된 제 4 테스트 패드를 형성하는 단계, 상기 금속 전극을 형성하는 단계는 상기 금속 전극과 연결된 제 5 테스트 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 모니터링 픽셀의 제조 방법.