KR20040070705A - 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법 - Google Patents

Abstract

반도체 제조 공정에서의 BARC(Bottom of Anti Reflection Coating) 패터닝 및 식각 방법을 개시한다.

본 발명에 따른 패터닝 및 식각 방법은, 웨이퍼 상에 증착된 기판 상부에 BARC 재료를 코팅한 다음, 코팅된 BARC 재료 상부에 감광막을 도포하는 단계와; 노광 공정을 진행하여 도포된 감광막을 광에 노출시키고, 1차 현상 공정을 진행하여 감광막의 일부를 제거함으로써 감광막 패턴을 형성하는 단계와; 감광막 패턴 상부에 상부 코팅 재료(Top Coating Material)를 증착하는 단계와; 베이크(Bake) 공정을 수행하여 상부 코팅 재료와 BARC 재료간의 화학적인 변화를 일으키게 하는 단계와; 2차 현상 공정을 진행하여 BARC 재료를 제거한 다음, 기판을 식각하는 단계로 이루어진다.

따라서, 본 발명은 감광 박막 프로세스는 해상도를 향상시키기 위한 다른 기술들에 비하여 구현이 용이하고 많은 비용이 소요되지 않기 때문에, 상대적으로 기술이 복잡하고 비용이 비싼 RET(Resolution Enhancement Technique) 기술들을 대체하여 경제적/시간적인 개선 효과가 있다. 또한, BARC 식각 과정을 생략할 수 있는 바, 공정 단순화, 재료 감소 등의 효과를 거둘 수 있다.

Description

반도체 제조 공정에서의 ＢＡＲＣ 패터닝 및 식각 방법{PATTERNING AND ETCHING METHOD IN A SEMICONDUCTOR MANUFACTURING PROCESS}

본 발명은 BARC를 사용하여 패터닝 및 식각 공정을 수행하는 반도체 제조 공정 기술에 관한 것으로, 특히, 식각(etch) 공정이 아닌 현상(develop) 공정에 의해 BARC를 제거하는데 적합한 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법에 관한 것이다.

반도체 제조 공정 중 패터닝 공정은, 웨이퍼를 가공하여 원하는 동작을 수행하는 디바이스를 제조하기 위한 공정으로서, 크게 감광막 도포, 노광, 현상 등의 순서로 진행된다.

이러한 패터닝 공정 진행 중 미세 패턴을 확보하기 위한 가장 중요한 변수는 해상도(Resolution : 미세 패턴을 어느 정도의 영역까지 확보할 수 있는지의 정도)이며, 이는 포토 공정 중 사용되는 광원과 장비 렌즈의 성능에 따라 크게 좌우된다.

반도체 공정 회로의 고집적화가 진행됨에 따라, 해상도의 성능에 가장 큰 영향을 미치는 광학적 리소그라피(Optical Lithography)에서 사용되는 광원과 장비 성능의 한계를 뛰어 넘는 해상 성능 구현이 요구되었고, 이에 따라 많은 해상력 증대 기법(Resolution Enhancement Technique : RET)들이 연구 개발되어 왔다.

이러한 기법들 중 하나인 감광 박막(Thin Resist)을 사용하는 공정은 현재 적용되는 다른 기술들에 비해 구현이 간단하고 추가 비용이 들지 않는다는 장점 때문에 널리 적용되고 있다.

그러나, 감광막의 역할 중의 하나인 식각 공정시의 저항 정도가 얼마나 얇은 감광막을 사용할 수 있는지를 결정하기 때문에, 실제 제조 공정 중에서는 감광막의 패턴 성능 및 식각 공정시의 저항을 모두 고려한 감광막의 두께를 사용하게 된다.

도 1a 내지 도 1f는 종래의 BARC를 사용하여 패터닝 및 식각 공정을 진행하는 과정을 설명하는 공정 흐름이다.

먼저, 도 1a 및 도 1b에서는 웨이퍼(100) 상에 증착된 기판(102) 상부에 반사 방지막인 BARC 재료(104)를 코팅한 다음, 코팅된 BARC 재료(104) 상부에감광막(106)을 도포한다.

이후, 도 1c에서는 노광 공정을 진행하여 도포된 감광막(106)을 광에 노출시키고, 현상 공정을 진행하여 도 1d에 도시한 바와 같은 감광막 패턴(106)을 형성한다.

이후 진행되는 도 1e 및 도 1f의 식각 공정에서는, 이러한 감광막(106)을 이용하여 BARC(104) 및 기판 재료(102)를 식각하게 되는데, BARC 식각(도 1e) 시에는 감광막(106)이 저항 역할을 하여 감광막(106)과 BARC(104)와의 선택비 차를 이용하여 식각이 진행되며, 기판(102) 식각(도 1f) 시에는 감광막(106) 및 BARC 재료(104)들이 저항 물질로 작용하여 식각 공정의 진행이 가능해 진다.

기판(102) 재료의 종류 및 두께 등의 조건에 따라 기판(102) 식각시의 식각 정도의 차이가 생기게 되고, BARC(104) 식각시에도 감광막(106), BARC(104) 재료의 종류 및 두께 등의 조건에 따라 식각 정도의 차이가 발생한다.

이때의 모든 조건을 고려하여 기판(102)이 완전히 식각되기에 충분한 역할을 할 수 있는 감광막(106)의 두께가 고려되는 것이다.

이상과 같이, 종래의 기술에서는 BARC가 충분히 식각되어야 할 만큼의 감광막이 저항의 역할을 수행하여야 하므로, BARC 식각이 진행 가능한 감광막의 두께를 추가로 확보하여야 한다. 이는 곧 사용되는 감광막 두께의 증가를 의미하며, 감광 박막 공정 사용에 제약이 따른다는 문제가 제기되었다.

본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, 반도체 패턴 공정진행 시 BARC 재료 위에 상부 코팅 재료를 증착하여 BARC 재료를 현상액에 용해시켜 BARC 층까지 감광막 패턴을 확장시킴으로써, BARC 식각 공정을 스킵(skip)하여 식각시 소모되는 감광막 두께를 보상하도록 한 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법을 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 제조 공정에서의 패터닝 및 식각 방법에 있어서, 웨이퍼 상에 증착된 기판 상부에 BARC 재료를 코팅한 다음, 코팅된 BARC 재료 상부에 감광막을 도포하는 단계와; 노광 공정을 진행하여 도포된 감광막을 광에 노출시키고, 1차 현상 공정을 진행하여 감광막의 일부를 제거함으로써 감광막 패턴을 형성하는 단계와; 감광막 패턴 상부에 상부 코팅 재료(Top Coating Material)를 증착하는 단계와; 베이크(Bake) 공정을 수행하여 상부 코팅 재료와 BARC 재료간의 화학적인 변화를 일으키게 하는 단계와; 2차 현상 공정을 진행하여 BARC 재료를 제거한 다음, 기판을 식각하는 단계를 포함하는 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법을 제공한다.

도 1a 내지 도 1f는 종래의 BARC 패터닝 및 식각 과정의 공정 단면도,

도 2a 내지 도 2h는 본 발명의 바람직한 실시예에 따른 상부 코팅 재료를 이용한 BARC 패터닝 및 식각 과정의 공정 단면도.

<도면의 주요 부분에 대한 부호의 설명>

200 : 웨이퍼 202 : 기판

204 : BARC 206 : 감광막

208 : 상부 코팅 재료

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.

설명에 앞서, 본 발명의 핵심 기술 요지는, BARC를 식각 공정이 아닌 패터닝 공정에서 제거하여 BARC 식각시 소모되는 감광막에 해당하는 만큼의 두께에 대한 감광막 두께를 박막화 한다는 것으로, 이러한 기술 사상으로부터 본 발명의 목적으로 하는 바를 용이하게 달성할 수 있을 것이다.

도 2a 내지 도 2h는 본 발명의 바람직한 실시예에 따른 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법을 구현하기 위한 공정 단면도이다.

먼저, 도 2a 및 도 2b에서는 웨이퍼(200) 상에 증착된 기판(202) 상부에 반사 방지막인 BARC 재료(204)를 코팅한 다음, 코팅된 BARC 재료(204) 상부에 감광막(206)을 도포한다.

이후, 도 2c에서는 노광 공정을 진행하여 도포된 감광막(206)을 광에 노출시키고, 1차 현상 공정을 진행하여 감광막(206)의 일부를 제거함으로써 도 2d에 도시한 바와 같은 감광막 패턴(206)을 형성한다.

도 2e에서는, 본 실시예에 따른 상부 코팅 재료(Top Coating Material)(208)를 증착한다. 이때, 이러한 상부 코팅 재료(208)는 기체 상태로 감광막 패턴(206) 상부에 증착되며, 이미 형성된 감광막 패턴(206)에 영향을 주지 않는 것을 특징으로 한다.

한편, 도 2f에서는 이러한 상부 코팅 재료(208)와 BARC(204)간의 화학적인 변화를 일으키기 위해 베이크(Bake) 공정을 진행한다. 이러한 베이크 공정에 의해 현상액에 용해되지 않는 BARC 재료(204)가 현상액에 용해되는 성질로 변화된다.

베이크 공정이 완료되면, 도 2g로 진행하여 2차 현상 공정을 진행한다. 이러한 2차 현상 공정은 BARC(204)의 현상이 진행되는 과정으로서, 이때의 현상 재료는 상술한 1차 현상 공정, 즉, 감광막 현상 공정에 사용되는 것과 동일한 재료로 이루어진다.

2차 현상 공정이 완료되면, 도 2h로 진행하여 기판(202)을 식각하여 원하는미세회로를 형성한다.

즉, 도 2h에서 알 수 있는 바와 같이, 본 과정에서는, BARC(204) 식각 과정을 스킵하고 곧바로 기판(202) 식각 과정으로 진행이 가능하다는 것을 알 수 있다.

본 발명에 의하면, 반도체 패턴 공정 진생 시, 감광막 패턴의 종횡비(Aspect Ratio), 수직 프로파일(Vertical Profile), 막질 투명성(Film Transparency), 이미지 콘트라스트(Image Contrast) 등을 개선하여 궁극적으로 프로세스 마진을 높이는 효과가 있다. 또한, 감광 박막 프로세스는 해상도를 향상시키기 위한 다른 기술들에 비하여 구현이 용이하고 많은 비용이 소요되지 않기 때문에, 상대적으로 기술이 복잡하고 비용이 비싼 RET 기술들을 대체하여 경제적/시간적인 개선 효과가 있다. 또한, BARC 식각 과정을 생략할 수 있는 바, 공정 단순화, 재료 감소 등의 효과를 거둘 수 있다.

이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위내에서 여러 가지 변형이 가능한 것은 물론이다.

Claims (4)

1. 반도체 제조 공정에서의 패터닝 및 식각 방법에 있어서,

   웨이퍼 상에 증착된 기판 상부에 BARC(Bottom of Anti Reflection Coating) 재료를 코팅한 다음, 상기 코팅된 BARC 재료 상부에 감광막을 도포하는 단계와;

   노광 공정을 진행하여 상기 도포된 감광막을 광에 노출시키고, 1차 현상 공정을 진행하여 상기 감광막의 일부를 제거함으로써 감광막 패턴을 형성하는 단계와;

   상기 감광막 패턴 상부에 상부 코팅 재료(Top Coating Material)를 증착하는 단계와;

   베이크(Bake) 공정을 수행하여 상기 상부 코팅 재료와 상기 BARC 재료간의 화학적인 변화를 일으키게 하는 단계와;

   2차 현상 공정을 진행하여 상기 BARC 재료를 제거한 다음, 상기 기판을 식각하는 단계를 포함하는 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법.
2. 제 1 항에 있어서,

   상기 상부 코팅 재료는 기체 상태이며, 상기 감광막 패턴에 영향을 주지 않는 것을 특징으로 하는 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법.
3. 제 1 항에 있어서,

   상기 베이크 공정에 의해 상기 BARC 재료가 현상액에 용해되는 성질로 변화되는 것을 특징으로 하는 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법.
4. 제 1 항에 있어서,

   상기 2차 현상 공정에 사용되는 재료는 상기 1차 현상 공정에 사용되는 것과 동일한 재료로 이루어지는 것을 특징으로 하는 반도체 제조 공정에서의 BARC 패터닝 및 식각 방법.