KR20040069976A - 아날로그 유닛 시스템 - Google Patents

아날로그 유닛 시스템 Download PDF

Info

Publication number
KR20040069976A
KR20040069976A KR10-2003-7014154A KR20037014154A KR20040069976A KR 20040069976 A KR20040069976 A KR 20040069976A KR 20037014154 A KR20037014154 A KR 20037014154A KR 20040069976 A KR20040069976 A KR 20040069976A
Authority
KR
South Korea
Prior art keywords
user
unit
value
range
factory
Prior art date
Application number
KR10-2003-7014154A
Other languages
English (en)
Other versions
KR100538481B1 (ko
Inventor
구라치하루유키
다카세시게아키
아카호리다쓰야
고바야시히로시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040069976A publication Critical patent/KR20040069976A/ko
Application granted granted Critical
Publication of KR100538481B1 publication Critical patent/KR100538481B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1028Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명에 의한 아날로그 유닛 시스템은 제1의 공장설정치와, 제1의 유저설정치를 기억하는 제1의 기억수단을 갖는 제1의 아날로그 유닛과 상기 제1의 공장설정치와 상기 제1의 유저설정치를 상기 제1의 기억수단에서 판독해 기억하는 제2의 기억수단과, 상기 제2의 기억수단에서 판독한 상기 제1의 공장설정치와 상기 제1의 유저설정치에 따라, 제2의 유저설정치를 산출하는 연산수단과, 이 연산수단으로 산출된 상기 제2의 유저설정치를 기억하는 제3의 기억수단을 갖는 제2의 아날로그 유닛을 구비함으로써 간단한 조작에 의해 유저설정치가 미설정의 아날로그 유닛에 대해 유저설정치의 조정, 교정을 자동적으로 실시하는 것을 가능케 한 것이다.

Description

아날로그 유닛 시스템{ANALOG UNIT SYSTEM}
널리 아날로그 유닛이라 불리는 것은 일반적으로 A/D변환유닛과 D/A변환유닛으로 분류된다.
A/D변환유닛은 전압 또는 전류를 입력하고, 디지털 출력치로 변환하는 것이다.
D/A변환유닛은 디지털치를 지정하고, 그 값에 대응한 전압 또는 전류를 출력하는 것이다.
이하, 이 명세서중에서는 주로 아날로그 유닛으로서 A/D변환유닛, 즉 아날로그치로부터 디지털치로 변환하는 유닛의 경우에 대해 설명하는 것으로 한다.
종래는 A/D변환유닛의 조정시나 교환시 등에서 전문의 기술자가 1채널마다 수동으로 교정을 하고 있었다. 채널이라 함은 하나의 A/D변환유닛중에 있는 다수의 A/D변환회로중의 1기능단위를 말하며, 예를들면 시퀸서용의 A/D변환유닛의 경우에는 하나의 유닛에 4 내지 8 채널의 A/D변환회로를 가지고 있다.
교정이 필요한 것은 채널마다에 A/D변환특성이 다르기 때문이다. 변환특성이 다른 요인은 A/D변환회로를 구성하는 개개의 파쓰에 특성이 있는 흐트러짐이 있기 때문이다.
A/D변환유닛의 교정이라 함은 전압 또는 전류 등의 어느 아날로그치가 입력되었을 때에 특정한 디지털 출력치를 출력하도록 조정하는 것이다.
A/D변환유닛으로서 예를들면 0 내지 10V를 입력하고, 0 내지 4000의 디지털치를 출력하는 것을 예로 한다.
우선, 도 13에 종래의 예를들면 FA시스템의 일부로서의 아날로그 유닛 시스템 및 그 시스템에서의 신호의 흐름을 표시한다.
아래의 설명에서는 아날로그 입력신호가 전압인 경우를 상정하고 있으나, 전류의 경우도 같다.
도 13에서 A/D변환유닛(이하, 적의 유닛이라 함), 104는 아날로그 신호를 입력하고, 디지털 신호를 출력하는 것이다. 시퀸서 등의 중앙제어장치(5)는 A/D변환유닛(104)을 포함하는 FA시스템 전체를 제어한다. 중앙제어장치(5)중의 일시기억메모리(6)은 제어하는 시퀸스 프로그램을 저장하는 시퀸스 프로그램 메모리(6a)와 기타의 데이터(예를들면 A/D변환유닛(104)로부터 출력된 디지털 출력치)를 저장 즉 기억하는 디바이스메모리(6b)를 갖는 것이다.
A/D변환유닛(104)중의 A/D변환회로(1)은 외부로부터 아날로그 신호를 입력하고, 디지털 신호(ADC코드)에 변환해서 출력한다.
스케이링수단(2)은 입력된 ADC코드로부터 처리하기 쉬운 디지털치로 변환한다. 예를들면 1 내지 5V의 입력으로 디지털 출력치를 0 내지 4000의 범위에서 출력하고 싶은 경우, 오프셋전압으로서 1V때의 ADC코드와 게인전압으로서 5V때의 ADC코드와 현재 입력되어 있는 전압의 ADC코드로부터 현재의 전압에 상당하는 디지털 출력치를 출력한다.
불휘발성메모리(3)는 오프셋전압인가시의 ADC코드 및 게인전압인가시의 ADC코드를 기억하고, 스케이링수단(2)을 스케이링처리 실시시에 참조한다.
통상, A/D변환유닛(104)은 도 13과 같이 A/D변환회로 1 및 스케일링수단(2)을 가지고, 불휘발성메모리(3)에 스케일링할 때에 출력하는 ADC코드(이하, 적의 오프셋치라 기한다)와 가장 높은 게인전압을 인가했을 때에 출력하는 ADC코드(이하, 적의 게인치라 기한다)로서 A/D변환유닛의 생산시에 공장에서 설정하는 공장오프셋치 Fo, 공장게인치 Fg와 사용자가 사용하는 현장에서 설정하는 사용자 오프셋치 (Uo), 사용자 게인치(Ug)를 보존하고, 스케일링수단(2)에 의해 0 내지 4000의 디지털치로 출력하고, 중앙제어장치(5)의 일시기억메모리(6)중의 디바이스메모리(6b)에 저장되고, 시퀸스프로그램(6a)에 따라 시스템의 어느 한 처리시에 참조된다.
여기서, 오프셋전압, 게인전압에 대해 정의해둔다.
오프셋전압이란 그 A/D변환유닛의 특정의 채널에서 입력되는 전압이 그 A/D변환유닛의 특정의 채널에서 입력되는 전압이 가장 낮은 전압의 값으로 그 입력치에 대응해서 디지털 출력치로서 최저의 값, 예를들면 0 내지 4000에 스케일링될 때의 출력치 0이 출력되는 입력전압을 말한다. 게인전압은 그 특정한 채널에서 입력되는 가장 높은 전압의 값으로 그 입력전압치에 대응해서 디지털 출력치로서 최고의 값, 예를들면 0 내지 4000에 스케일링되는 경우의 출력치 4000이 출력되는 입력전압을 말한다.
즉, 입력하는 전압의 범위가 0 내지 5V인 경우, 오프셋전압은 0V, 게인전압은 5V가 된다.
여기서, 스케일링수단(2)에 대해 설명한다. 스케일링수단(2)에서 A/D변환회로(1)에 인가된 전압에 비례한 ADC코드 Iadc를 입력치로서 수취하고, 불휘발성메모리(3)에서 유저오프셋치(Uo), 유저게인치(Ug)를 참조한다. 또, 스케일링해서 출력할 때의 최저치를 So, 최대치를 Sg라고 한다. 스케일링수단(3)으로부터 출력되는 디지털 출력치 Sd는 아래의 식에서 구해진다.
Sd = (Iadc-Uo)/(Ug-Uo)*Sg+Soㆍㆍㆍㆍㆍㆍ식(1)
단, 상기의 식(1)에서 각각 Uo는 유저오프셋치.
Ug는 유저게인치, Iadc는 A/D변환회로로부터 출력되는 값(ADC코드), Sd는 스케일링 계산후의 값(디지털 출력치), Sg는 스케일링시의 최고치(So가 0이 아닌 경우는 Sg+So가 최고치), So는 스케일링시의 최저치이다.
일반적으로 스케일링 범위는 O 내지 4000 등 최저치는 0이므로 식(1)에서 So의 항을 제외한 이래의 식으로 구한다.
Sd=(Iadc-Uo)/(Ug-Uo)*Sgㆍㆍㆍㆍㆍ식(2)
이 식(2)에 의해 입력전압이 오프셋전압의 경우, ADC코드가 Uo이므로 최초의 항이 0이 되고, 스케일링시의 최저치 So가 디지털 출력치가 된다. 입력전압이 게인전압의 경우, ADC코드가 Ug이므로 최초의 항이 1이 되고, Sg가 디지털 출력치가 된다.
즉, 최초의 항은 ADC코드가 Uo에서 Ug까지의 범위에 있는 경우, 0 내지 1의 값을 표시하고, 이를 Sg배함으로써 선형변형을 실현한다.
예를들면 도 13에 표시하는 장치에서 0 내지 4000의 디지털 출력치를 출력하는 경우, Uo를 890, Ug를 4050으로 하고, 입력되는 ADC코드가 1080이라 하면 출력되어야 할 출력치는 상기한 식(5)를 사용해서 계산하면,
(1680-890)/(4050-890)*4000=1000이 된다.
스케일링수단(2)이 필요한 것은 개개의 A/D변환회로(1)가 특성상의 흐트러짐을 가지고, 그 흐트러짐을 흡수하기 때문이다. 예를들면 전압을 인가했을 때 출력하는 ADC코드가 OV를 인가한 경우 100을 출력하고, 10V를 인가한 경우 8000을 출력하는 채널(1)과 OV인가한 경우 105를 출력하고, 10V인가의 경우 8020을 출력하는 채널(2)가 존재하는 경우 채널(1)의 오프셋치를 100, 게인치를 8000으로 하고, 채널 2의 오프셋치를 105, 게인치를 8020으로 해서 0 내지 4000의 스케일링을 실시함으로써 어느 채널도 오프셋전압 OV를 인가하면 디지털 출력치 0이 출력되고, 게인출력 10V를 인가하면 디지털 출력치 4000가 출력된다. 즉, 스케일링 처리에 의해 개개의 A/D변환회로의 특성의 흐트러짐을 흡수할 수가 있다.
이 스케일링 처리를 실시하고, 흐트러짐을 흡수하기 위해서는 개개의 A/D변환회로의 특성을 계측하고, 유저오프셋치, 유저게인치를 결정하고, 보존할 필요가 있다.
여기서 유저오프셋치 및 유저게인치의 설정에 대해 도 13에 표시하는 바와 같이 예를들면 가변전압 발생장치(7)로부터의 출력을 A/D변환유닛(104)에 입력하는 경우를 설명한다.
유저가 조작하는 순서는 도 14에 표시하는 대로이다.
우선, 최초로 스텝(a1)에서 유저지시에 의해 중앙제어장치(5)를 STOP상태로 한다. 다음에 스텝 a2에서 유저지시에 의해 A/D변환유닛(104)을 오프셋 게인설정모드로 한다. A/D변환유닛(104)이 오프셋 게인설정모드가 되면 스텝 a3에서 유저가 가변전압 발생장치(7)를 조작해 오프셋전압을 인가한다.
유닛(104)의 내부에서는 오프셋전압을 받아서 A/D변환회로(1)에 입력하고, 대응한 ADC코드를 출력한다.
다음 스텝 a4에서 유저의 지시에 의해 유저오프셋치의 설정을 한다. 유닛 (104)의 내부에서는 현재 출력되어 있는 ADC코드를 불휘발성메모리(3)의 유저오프셋치 Uo에 대응하는 영역에 기록한다.
다음 스텝 a5에서 유저가 가변전압 발생장치(7)를 조작해서 게인전압을 인가한다. 이때, 유닛내부에서는 게인전압을 받아서 A/D변환회로(1)에 입력하고 대응한 ADC코드를 출력한다.
유닛(104)의 내부에서는 현재 출력되어 있는 ADC코드를 불휘발성메모리(3)의 유저게인치 Ug에 대응하는 영역에 기록한다(스텝 a6).
이상이 조작을 A/D변환유닛(104)내에 존재하는 채널수만큼 반복한다(스텝 a7).
모든 체널의 설정이 종료하면 유저지시에 의해 A/D변환유닛(104)을 통상모드로 한다(스텝 a8). 통상모드로 함으로써 유닛(104)내부에서는 새로히 설정된 유저오프셋치 및 유저게인치를 참조해서 스케일링 처리가 되고, 설정한 대로의 디지털 출력치를 출력가능해진다.
그리고, 스텝(a9)에서 유저지시에 의해 중앙제어장치(5)를 RUN상태로 함으로써 시스템 전체가 재가동한다.
상술한 종래의 고정, 교정작업은 유닛조정시에는 채널마다의 아날로그 디지털 변환특성이 다르므로 전문의 기술자가 1채널 마다에 손작업으로 스위치 조작에 의해 조정할 필요가 있고, 조작도 번잡하고 많은 시간을 허비하는 작업이 있다.
또, 한번 FA시스템중에 유닛을 조립한 후의 FA시스템 가동중의 유닛교환시에서는 설치현장 가까이에 유닛조정의 전문기술자가 없는 경우가 많고, 일반의 유저가 조정, 교정을 실시하는 경우 효율이 나쁘고, 정확한 조정이 곤란하였었다.
또, 조정, 교정중은 FA시스템을 전체적 또는 상당히 넓은 범위에 걸쳐 정지시킬 피요가 있고, FA시스템 정지에 따른 손해가 커질 염려도 있었다.
그래서, 본 발명은 상술한 문제점을 해결하기 위해 된 것으로, 유닛조정시에 FA시스템 등의 시스템의 정지를 일부에 한정하고, 시스템 전체를 정지시키지 않고, 전문지식 없어도 간단한 조작으로 유저(오퍼레이터)가 유닛을 실제로 사용하는 유저게인치의 조정, 교정을 자동적이고 신속하게 하고, 단시간에 유닛의 실제로 사용되는 유저오프셋치 및 유저게인치의 조정이 가능하고, 또 유닛교환시에도 새로운 유닛의 조정, 교정을 자동적이고 신속하게 실시해서 시스템 전체로서의 가동효율을올리는데 공헌할 수 있는 아날로그 유닛을 제공하는 것을 목적으로 하는 것이다.
(발명의 개시)
본 발명은 제1의 공장설정치와 제1의 유저실정치를 기억하는 제1의 기억수단을 갖는 제1의 아날로그 유닛과 상기 제1의 공장설정치와 상기 제1의 유저설정치를 상기 제1의 기억수단에서 판독하고 기억하는 제2의 기억수단을 구비한 아날로그 유닛 시스템을 제공하는 것이다.
따라서, 아날로그 유닛 조정시에 제1의 아날로그 유닛의 제1의 기억수단에 기억된 제1의 공장설정치와 제1의 유저설정치를 별체의 제2의 기억수단에 기억시킬 수가 있고, 제2의 기억수단을 통해서 제1의 공장설정치와 제1의 유저치를 제1의 아날로그 유닛의 상태에 관계없이 활용할 수가 있다.
또, 본 발명은 제1의 공장설정치와 제1의 유저설정치를 기억하는 제1의 기억수단을 갖는 제1의 아날로그 유닛과 상기 제1의 공장설정치와 상기 제1의 유저설정치를 상기 제1의 기억수단으로부터 판독해 기억하는 제2의 기억수단과 상기 제2의 기억수단으로부터 판독한 상기 제1의 공장설정치와 상기 제1의 유저설정치에 따라 제2의 유저설정치를 산출하는 연산수단과 이 연산수단에 의해 산출된 상기 제2의 유저설정치를 기억하는 제3의 기억수단을 갖는 제2의 아날로그 유닛을 구비한 아날로그 유닛 시스템을 제공하는 것이다.
따라서, 간단한 조작에 의해 유저설정치가 미설정의 아날로그 유닛에 대해 유저설정치의 조정, 교정을 자동적으로 실시할 수가 있고, 또 아날로그 유닛의 교환시에도 새로운 아날로그 유닛의 조정, 교정을 자동적으로 실시할 수가 있고, 또 이 조정, 교정시에 시스템 전체를 정지시키지 않고, 대상의 당해 아날로그 유닛 시스템의 조정, 교정이 되므로 아날로그 유닛 시스템 전체로서의 가동효율을 올릴 수가 있는 것이다.
또, 본 발명은 제2의 아날로그 유닛의 여러대 있고, 이 다수의 제2의 아날로그 유닛에 대해 일괄해서 제2의 유저설정치를 공급시키는 아날로그 유닛 시스템을 제공하는 것이다.
따라서, 하나의 아날로그 유닛 시스템중에 여러대의 A/D변환유닛을 장착하고, 동일내용의 유저레인저 설정을 대량으로 실시하는 경우 등에 다수의 A/D변환유닛에 대해 동시에 일괄해서 유저레인지 설정을 할 수 있고, 당해 아날로그 유닛 시스템 전체로서의 유저레인지 설정작업의 시간단축, 성격화를 도모할 수가 있다.
이것은 A/D변환유닛의 대수가 많은 시스템이 대규모의 것으로 됨에 따라 그 효과는 커진다.
본 발명은 아날로그 유닛, 특히 그 파라미터의 자동교정, 조정에 관한 것이다.
도 1은 본 발명의 제1의 실시의 형태에 의한 아날로그 유닛 시스템을 표시하는 블록도.
도 2는 본 발명의 제1의 실시의 형태에 의한 유닛레인지 퇴피의 순서를 표시하는 블록도.
도 3a, b는 본 발명의 제1의 실시의 형태에 의한 유저레인지 복원의 순서를표시하는 플로차트.
도 4는 입력되는 오프셋전압, 게인전압과 오프셋치, 게인치와의 관계를 표시한 그래프.
도 5는 2대의 유닛간에서의 오프셋치 및 게인치의 관계를 표시하는 도면.
도 6은 2종류의 수식이 각각 포함하는 오차를 비교하기 위한 모식화한 그래프.
도 7은 2종류의 수식이 각각 포함하는 오차를 비교하기 위한 모식화한 그래프.
도 8은 본 발명의 제1의 실시의 형태에 의한 다수의 A/D변환유닛을 포함하는 아날로그 유닛 시스템을 표시하는 블록도.
도 9는 도 8에 표시한 시스템에서의 오프셋치 및 게인치의 설정순서를 표시하는 플로차트.
도 10은 본 발명의 제2의 실시의 형태에 의한 다수의 A/D변환유닛을 포함하는 아날로그 유닛 시스템을 표시하는 블록도.
도 11은 본 발명의 제2의 실시이 형태에 의한 A/D유닛의 교환순서를 표시하는 플로차트.
도 12는 본 발명의 제3의 실시의 형태에 의한 다수의 A/D변환유닛을 포함하는 아날로그 유닛 시스템을 표시하는 블록도.
도 13은 종래의 아날로그 유닛 시스템을 표시하는 블록도.
도 14는 종래의 오프셋치 및 게인치의 설정순서를 표시하는 플로차트.
(발명을 실시하기 위한 최량의 형태)
실시의 형태 1.
본 발명의 호적한 실시의 형태를 도면을 사용해서 설명한다.
도 1은 본 발명의 제1의 실시의 형태에 의한 아날로그 유닛 시스템을 표시하는 블록도이다. 도면중의 주된 구성요건에 대해 간단하게 설명한다.
A/D변환회로(1)는 아날로그 입력신호를 ADC코드로 변환한다. 스케일링수단 (2)은 ADC코드를 디지털 출력치로 변환한다.
불휘발성메모리(3)은 스케일링수단(2)에서 참조되는 유저오프셋치, 유저게인치, 공장오프셋치, 공장게인치를 저장한다. 퇴피레인지 선택수단(9)은 퇴피가 지시된 경우, 어느 레인지를 퇴피시키는가를 선택한다. 복원레인지 선택수단(10)은 복원이 지시된 경우, 어느 입력레인지를 복원하는가를 선택한다.
입력레인지라는 것은 A/D변환유닛의 하나의 채널에서 사용할 수 있는 아날로그치의 범위의 말이고, 오프셋전압, 게인전압에 의해 표시한다. 예를들면, 0 내지 5V 레인지라는 입력레인지의 경우, 오프셋치는 0V, 게인치가 5V가 된다.
오프셋 보정식 선택수단(11)은 복원이 지시된 경우, 어느 오프셋 보정식을 사용하는가를 선택한다. 게인보정식 선택수단(12)은 복원이 지시된 경우, 어느 게인보정식을 사용하는가를 선택한다.
제1의 오프셋 보정산출수단(13a) 및 제2의 오프셋 보정산출수단(13b)은 복원이 지시된 경우, 각각 그 유닛의 그 채널에 있었던 유저오프셋치 Uor를 계승원의 공장오프셋치 Fo, 공장게인치 Fg, 유저오프셋치 Uo와 불휘발성메모리(3)에 저장되어 있는 공장오프셋치 For, 공장게인치 Fgr로부터 보정산출한다.
제1의 게인보정 산출수단(14a) 및 제2의 게인보정 산출수단(14b)은 복원이 지신된 경우, 각각 그 유닛의 그 채널에 있던 유저게인치 Ugr를 복원원의 공장오프셋치 Fo, 공장게인치 Fg, 유저게인치 Ug와 불휘발성메모리(3)에 저장시켜 있는 공장오프셋치 For, 공장게인치 Fgr로부터 보정산출한다.
이 실시의 형태에 의한 A/D변환유닛(4)은 종래의 A/D변환유닛(104)과 같이 A/D변환회로(1), 스케일링수단(2), 불휘발성메모리(3)를 소유하고, 디지털 출력치는 시퀸서 등의 중앙제어장치(5)의 일시기억메모리(6)중의 디바이스메모리(6b)에 저장된다.
또, 불휘발성메모리(3)에는 유닛고유정보(3a)가 유닛에 하나 레인지 설정정보 (3b)가 1채널에 선택설정 가능한 레인지수만큼 공장오프셋치 Fo, 공장게인치 Fg, 유저오프셋치 Uo, 유저게인치 Ug가 입력레인지수 X채널수만큼 기억된다.
유닛고유정보(3a)는 예를들면 기종 A에 관해서는 1, 기종 B에 관해서는 1, 기종 B에 관해서는 (2)와 같이 동일기종에는 같은 수치를 할당해 다른 기종에는 다른 수치를 할당해 중앙제어장치(5) 및 시스템상에 존재하는 유닛의 기종을 특정하기 위한 정보이다.
레인지 설정정보(3b)는 하나의 채널에 선택설정할 수 있는 입력레인지수만큼 고유의 수치를 할당한다.
통상은 0 또는 1에서 시작하는 시리얼 넘버이다. 이 시리얼 넘버를 예를들면 0 내지 10V 레인지를 0.1 내지 5V 레인지를 1.0 내지 5V 레인지를 2로 할당한다.
이 실시의 형태에 의한 A/D변환유닛(4)에서 유저오프셋치 및 유저게인치가 설정완료된 유닛 A와 미설정의 유닛 B를 준비한다.
도 2는 유저게인치 퇴피의 순서를 표시하는 플로차트이다.
또, 설명의 간략화를 위해 도 2의 플로차트는 레인지 No, 채널수의 갱신 등, 당연처리될 사항은 플로차트로부터 생략되어 있다.
유저오프셋치 및 유저게인치가 설정이 완료된 A/D변환유닛(4a),(유닛 A)으로부터 ADC코트인 유저오프셋치, 유저게인치 등의 유저레인지 설정을 중앙제어장치 (5)의 일시기억메모리(6)에 퇴피, 즉 이동해서 기억시키기 위해 도 2에서 우선 스텝(b1)에서 유저는 중앙제어장치(5) 경유로 유저레인지 퇴피요구를 한다. 이때, 예를들면 A/D변환유닛(4a)에 있는 수치를 저장할 수 있는 디바이스(A/D변환유닛 및 중앙제어장치(5)가 쌍방 모두 판독하고, 기록가능한 메모리)에 대해 퇴피하는 채널 및 레인지 No를 빼는 수로 저장한다. 다음에 스텝(b2)에서 A/D변환유닛(4)은 퇴피처리의 개시 타이밍을 취하기 위해 중앙제어장치(5)로부터 유저레인지 퇴피의 트리거를 수취한다. 다음 스텝(b3)에서 우선 유닛고유정보(3a)를 중앙제어장치(5)의 일시기억메모리(6)에 퇴피한다. 이 처리는 유저레인지 복원시에 착오가 난 다른 기종의 유닛을 장착했을 때에 에러로 착오가 난 유저레인지를 기록하는 것을 방지하기 위해 실시한다.
다음 스텝(b4)에서 퇴피레인지 선택수단(9)에 의해 스텝(b1)의 순서로 저장되어 있는 퇴피하는 채널 및 레인지 No를 참조해서 퇴피하는 레인지를 선택하고,중앙제어장치(5)의 일시기억메모리(6)에 퇴피한다.
퇴피하는 데이터는 해당하는 레인지의 공장오프셋치 Fo, 공장게인치 Fg, 유저오프셋치 Uo, 유저게인치 Ug 및 레인지 No이다. 레인지 No를 퇴피데이터에 포함하는 것은 유닛이 갖는 모든 입력레인지데이터를 퇴피하지 않고, 실제로 필요한 입력레인지만에 한정해서 전송데이터량을 최소한으로 하기 위해서이다.
다음 스텝(b5)에서 필요한 입력레인지만큼 퇴피하였는가를 판단한다. 필요한 입력레인지 상당의 데이터만 퇴피하기 때문이다. 또, 필요한 입력레인지가 남아있으면 스텝(b4)로부터의 처리를 계속한다.
다음, 스텝(b6)에서 필요한 채널만큼 퇴피하였는가를 판별한다. 아직 채널수만큼 실행하고 있지 않으면 스텝(b4)로부터의 처리를 계속한다. 다음 스텝(b7)에서 A/D변환유닛(4a)은 중앙제어장치(5)에 대해 유저레인지 퇴피처리종료의 스테이터스를 반려한다.
최후로 스텝(b8)에서 유저는 중앙제어장치(5)로부터 유저레인지 퇴피완료의 스테이터스를 보고, 유저레인지 퇴피의 완료를 확인한다.
이상의 처리에 의해 유저레인지의 퇴피가 실행되고, 중앙제어장치(5)의 디바이스메모리(6b)에 A/D변환유닛(4a)로부터의 유닛고유정보, 레인지정보 1 내지 n 및 유저레인지를 복원하기 위해 필요한 정보가 저장된다.
도 3a, b는 유저레인지 복원의 순서를 표시하는 플로차트이다.
또, 설명의 간략화 때문에 도 3a, b의 플로차트는 레인지 No, 채널수의 갱신 등, 당연처리될 사항은 플로차트로부터 생략하였다. 여기서, 유저레인지를 미설정의 A/D변환유닛에 설정기억시키는 것을 복원이라 부르기로 한다.
아래의 설명에서 유저레인지가 복원되는 A/D변환유닛(4b)(유닛 B)의 불휘발성메모리(3)에 저장되는 공장오프셋치 For, 공장게인치 Fgr, 유저오프셋치 Uor, 유저게인치 Ugr은 퇴피되어 있는, 즉 미리 일시기억메모리(6) 등에 기억되어 있는 데이터와 구별하기 위해 모두 말미에 r을 부가한다.
또, 공장오프셋치 For, 공장게인치 Fgr은 A/D변환유닛(4b)에 미리 고유하게 설정되어 있는 것이다.
유저오프셋치 및 유저게인치가 설정되어 있지 않은 A/D변화유닛(4b)에 유저오프셋치를 복원하기 위해 도 3a, b에서 우선 스텝(c1)에서 유저는 중앙제어장치부 (5) 경유로 유저레인지 복원요구를 한다. 이때, 예를들면 A/D변환(4b)에 있는 수치를 저장할 수 있는 디바이스(A/D변환유닛(4b) 및 중앙제어장치(5)가 쌍방 모두 판독하고, 기록이 가능한 메모리)에 대해 퇴피한 데이터를 빼는 수로 안다.
다음 스텝(c2)에서 A/D변환유닛(4b)을 복원처리의 개시의 타이밍을 취하므로 시퀸스 등의 중앙제어장치(5)로부터 유저레인지 복원의 트리거를 수취한다. 다음 스텝(a3)에서 우선 A/D변환유닛(4b)이 중앙제어장치(5)의 일시기억메모리(6)에 미리 기억되어 있는 유닛고유정보(3a)를 판독한다. 다음, 스텝(c4)에서 A/D변환유닛 (4b)이 마찬가지로 퇴피해서 디바이스메모리(6b)내에 기억되어 있는 유닛고유정보와 A/D변환유닛(4b)측에 기억되어 있는 유닛고유정보를 판독해 비교함으로써 쌍방의 유닛고유정보가 일치하는지의 여부를 판단한다. 만약, 쌍방의 유닛고유정보가 다른 경우는 다른 기종의 유닛의 유저레인지를 복원하려고 하고 있으므로 이 경우는 스텝(c18)으로 이동하고, A/D변환유닛(4b)은 중앙제어장치(5)에 대해 유저레인지 복원처리종료의 에러스테이터스를 반려하는 것을 실행하고, 계속해서 스텝(c19)에서 유저는 중앙제어장치(5)로부터 유저레인지 복원완료의 스테이터스를 보아 복원처리의 완료를 확인한다.
다른 기종의 유닛장착시의 경우는 복원처리를 실행하지 않고 완료로 되므로 필요하면 유저는 복원해야 할 정당한 A/D변환유닛을 시스템에 장착후 유저레인지 복원의 순서를 최초(스텝 c1)로부터 다시한다.
한편, 스텝(c4)에서 중앙제어장치(5)측에 기억되어 있는 고유정보와 A/D변환유닛(4b)측에 기억되어 있는 고유정보가 일치하고, 옳은 경우 스텝(c5)로 진행하고, 복원레인지 선택수단(10)에 의해 복원하는 입력레인지를 선택하고, 중앙제어장치(5)의 일시기억메모리(6)에서 해당하는 입력레인지 대응의 Fo, Fg, Uo, Ug,를 인출하고, 또 A/D변환유닛(4b)의 불휘발성메모리(3)에서 해당하는 레인지의 For 및 FGR을 인출한다.
다음 스텝(c6)에서 오프셋 보정식 선택수단(11)은 공장오프셋치 Fo, 공장게인치 Fo, 공장게인치 Fg, 유저오프셋치 Uo, 유저게인치 Ug를 참조해 제1의 오프셋 보정산출수단(13), 또는 제2의 오프셋 보정산출수단(13b)의 어느쪽인가를 사용하거나, 적절한 쪽을 선택한다.
이 처리는 얻어지는 유저오프셋치 Uor에 포함되는 오차를 최소로 하기 위해 최적한 오프셋 보정산출수단을 오프셋 보정식 선택수단(11)이 선택한다. 오차를 최소로 하기 위해 어느 오프셋 보정산출수단을 선택하는가에 대해서는 후에 상술한다.
다음에 스텝(c7)에서 제1의 오프셋 보정산출수단(13a)를 사용하는가 아닌가를 오프셋 보정식 선택수단(11)이 판단하고 사용하는 것이면 스텝 c8로 진행되고, 제1의 오프셋 보정산출수단(13a)에 의해 Uor을 구한다. 제1의 오프셋 보정산출수단(13a)을 사용하지 않는 경우는 스텝(c9)으로 진행하고, 제2의 오프셋 보정산출수단(13b)에 의해 Uor을 구한다. 유저오프셋치 Uor을 구하는 방법에 대해서는 후술한다.
다음 스텝(10)에서 게인보정식 선택수단(12)에 의해 제1의 게인보정 산출수단(14a) 또는 제2의 게인보정 산출수단(14b)의 어느쪽을 사용하는가 적절한 쪽을 게인보정 선택수단(12)이 선택한다. 이 처리는 스텝(c6)에서의 처리와 같이 유저게인치 Uor에 포함되는 오차를 최소로 하기 위해 최적한 게인보정수단을 선택한다.
다음, 스텝(c11)에서 제1의 게인보정산출수단(14a)을 사용하는지의 여부를 게인보정식 선택수단(12)이 판단하고, 제1의 게인보정 산출수단(14a)를 사용하면 스텝(c12)으로 진행하고, 제1의 게인보정 산출수단(14a)에 의해 Ugr을 구하게 된다.
한편, 제1의 게인보정 산출수단(14a)을 사용하지 않으면 스텝(c13)으로 진행하고, 제2의 게인보정 산출수단(14b)에 의해 Ugr을 구하게 된다. 유저게인치 Ugr을 구하는 법에 대해서는 후술한다.
다음 스텝(c14)에서 구한 Uor, Ugr을 A/D변환유닛(4b)의 불휘발성메모리 3중의 해당하는 어드레스에 기록한다.
다음 스텝(c15)에서 필요한 입력레인지수만큼 복원하였는지를 A/D변환유닛 (4b)이 판단하고, 아직 필요한 입력레인지가 남아 있으면 스텝(c5)로부터의 처리를 계속한다.
필요한 입력레인지 모두를 처리가 완료된 경우, 필요한 채널수만큼 복원하였는지 아닌지를 A/D변환유닛(4b)가 판단하고(스텝 c16), 아직 필요한 채널이 남아 있으면 이 경우에도 스텝(c5)로부터의 처리를 계속한다.
모두가 종료되면 스텝(c17)에서 A/D변환유닛(4b)은 중앙제어장치(5)에 대해 유저레인지 복원처리종료의 스테이터스를 반려한다.
다음 스텝(c19)에서 유저는 중앙제어장치(5)로부터 유저레인지 복원완료의 스테이터스를 보아 유저레인지 복원의 완료를 확인한다.
이상의 일련의 처리에 의해 유저레인지의 복원이 실행되고, A/D변환유닛(4b)의 불휘발성메모리(3)에 유저오프셋 Uor, 유저게인 Ugr이 저장되고, 이후 이 Uor, Ugr을 참조하고, 스케일링수단(2)이 처리된다.
다음 유저오프셋치 Uor 및 유저게인치 Ugr의 구체적인 산출방법을 설명한다.
도 2의 순서에 표시한 방법으로 중앙제어장치(5)에 퇴피된 A/D변환유닛(4a)(유닛 A)의 공장오프셋치 Fo, 공장게인치 Fg, 유저오프셋치 Uo, 유저게인치 Ug를 준비한다. 또, A/D변환유닛(4b)(유닛 B)으로부터 공장오프셋치 For, 공장게인치 Fgr을 준비한다.
Fo, Fg, Uo, Ug는 중앙제어장치(5)의 디바이스메모리(6b)에 존재하므로 예를들면 A/D변환유닛내의 기억디바이스(A/D변환유닛 및 중앙제어장치(5)가 양쪽 모두판독하고, 기록이 가능한 메모리)에 대해 기록하므로써 A/D변화유닛에 부여한다.
For, Fgr은 유저레인지 복원을 실행하는 A/D변환유닛중의 불휘발성메모리에 저장되어 있으므로 이를 참조한다.
A/D변환유닛(4a)(유닛 A)의 공장오프셋치 Fo, 공장게인치 Fg와 A/D변환유닛 (4b)(유닛 B)의 공장오프셋치 For, 공장게인치 Fgr하는 공장출하시에 설정되는 동일한 레인지설정이므로 동일한 전압을 인가한 경우, 최종적으로 스케일링수단(2)에서 출력되는 디지털출력치는 동일한 값이 출력된다.
즉, 오프셋전압을 유닛 A에 인가하면 A/D변환회로(1)에서 출력되는 ADC코드는 Fo가 되고, 오프셋전압을 유닛 B에 인가하면 For가 된다. 마찬가지로 게인전압을 인가하면 유닛 A에서는 Fg, 유닛 B에서는 Fgr의 ADC코드가 출력된다.
공장설정의 오프셋치, 게인치와 유저설정의 오프셋치, 게인치와의 비율을 계승원의 유닛 A와 계승선의 유닛 B로 같으므로,
(Uo-Fo)/(Fg-Fo)=(Uor-For)/(Fgr-For)ㆍㆍㆍㆍㆍ식(3)
(Uo-Fo)/(Fg-Fo)=(Ugr-For)/(Fgr-For)ㆍㆍㆍㆍㆍ식(4)
의 관계가 성립된다.
여기서 Uor, Ugr을 구하면,
Uor=(Uo-Fo)*(Fgr-For)/(Fg-Fo)+Forㆍㆍㆍㆍ식(5)
Ugr=(Ug-Fo)*(Fgr-For)/(Fg-Fo)+Forㆍㆍㆍㆍ식(6)
가 된다.
즉, 부여된 파라미터 Fo, Fg, Uo, Ug, For, Uor로부터 식(5),(6)이 표시하는보정식에 의해 계승선유닛, 즉 유닛 B 고유의 유저오프셋치 및 유저게인치를 구할 수가 있다.
또는 다음의 관계도 성립되므로
(Fg-Uo)/(Fg-Fo)=(Fgr-Uor)/(Fgr-For)ㆍㆍㆍㆍ식(7)
(Fg-Ug)/(Fg-Fo)=(Fgr-Ugr)/(Fgr-For)ㆍㆍㆍㆍ식(8)
여기서, Uor, Ugr을 구한 다음 식으로도 Uor, Ugr을 구할 수가 있다.
Uor=Fgr-(Fg-Uo)*(Fgr-For)/(Fg-Fo)ㆍㆍㆍㆍ식(9)
Ugr=Fgr-(Fg-Ug)*(Fgr-For)/(Fg-Fo)ㆍㆍㆍㆍ식(10)
유저오프셋치 Uor을 구하기 위해서는 식(5)과 식(9)중 어느 것을 사용해도 구할 수가 있다. 또, 유저게인치 Ugr을 구하기 위해서는 식(6)과 식(10)중 어느 것을 사용해도 구할 수가 있다.
상기 한 식(5), 식(6), 식(9), 식(10)에 대해 설명한다.
도 4는 오프셋전압, 게인전압과 오프셋치, 게인치와의 관계를 그래프로 표시한 것이다.
세로축에 ADC코드, 가로축에 아날로그 입력신호를 위한 그래프이다. 여기서는 아날로그 입력신호에 전압을 예로 한다.
전압의 증가에 따라 ADC코드는 선형으로 증가한다.
공장출하시에 공장오프셋전압을 인가하고, 이때의 ADC코드를 공장오프셋치 Fo로 한다. 또, 공장게인전압을 인가했을 때의 ADC코드를 공장게인치 Fg로 한다. 이 도면의 경우는 공장오프셋전압을 OV, 공장게인전압을 10V로 하고 있다.
또, 유저가 현지에서 유저오프셋전압을 인가했을 때의 ADC코드를 유저오프셋치 Uo, 유저게인전압을 인가했을 때의 ADC코드를 유저게인치 Ug로 하고 있다. 유닛 A에 관해서는 Fo, Fg, Uo,Ug로 하고, 유닛 B에는 For, Fgr, Uor, Ugr로 한다.
또, 유닛 A에서 설정한 Uo, Ug에 상당하는 유닛 B이 값 Uor을 구하는데는 공장설정의 오프셋치, 게인치와 유저설정의 오프셋치, 게인치와의 비율은 계승원의 유닛 A와 계승선의 유닛 B로 같으므로,
(Uo-Fo)/(Fg-Fo)=(Uor-For)/(Fgr-For)ㆍㆍㆍㆍ식(11)
(Ug-Fo)/(Fg-Fo)=(Ugr-For)/(Fgr-For)ㆍㆍㆍㆍ식(12)
Uor과 Ugr을 구하면,
Uor=(Uo-Fo)*(Fgr-For)/(Fg-Fo)+Forㆍㆍㆍㆍㆍ식(5)
Ugr=(Ug-Fo)*(Fgr-For)/(Fg-Fo)+Forㆍㆍㆍㆍㆍ식(6)
또, 다른 비례관계에서 하기의 식이라도 Uor, Ugr이 구해진다.
Uor=Fgr-(Fg-Uo)*(Fgr-For)/(Fg-Fo)ㆍㆍㆍㆍ식(9)
Ugr=Fgr-(Fg-Ug)*(Fgr-For)/(Fg-Fo)ㆍㆍㆍㆍ식(10)
즉, 전술한 식(5), 식(6), 식(9), 식(10)이 구해진다.
도 5에 2대의 유닛간에서의 오프셋치 및 게인치의 관계를 표시한다. 도 5는 유닛간에서 공장오프셋전압, 공장게인전압, 유저오프셋전압. 유저게인전압을 인가했을 때에 구해지는 ADC코드는 유닛에 의해 흐트러짐을 갖는 값이 된다.
그러나, 그 상대적인 위치관계는 유지된다. 구해야할 유저오프셋치 Uor, 유저게인치 Ugr은 이 상대적 위치관계에서 구할 수가 있다.
여기서, 유저오프셋치 Uor을 구하기 위해서는 식(5)과 식(9)의 어느 것을 사용해도 구할 수가 있고, 유저게인치 Ugr을 구하기 위해서는 식(6)과 식(10)의 어느 것을 사용해도 구할 수 있다고 전에 말하였다.
그러나, A/D변환회로(1)에서 구해진 ADC코드에는 원래 회로고유의 오차가 포함되어 있다. 이 오차는 A/D변환회로를 구성하는 개개의 파츠에 특성의 흐트러짐에 기인한다. 이 오차의 영향을 최소한으로 하기 위해 어느 식을 사용해서 연산하는가 선택하는 것이 중요하다.
식(5), 식(6), 식(9), 식(10)의 오차를 논하기 전에 원래 ADC코드에 포함되는 오차가 스케일링시에 어떻게 영향하는지 설명한다.
전술한 식(1)에서 A/D변환회로(1)에서 구해지는 A/DC코드에는 오차 δ(델터)가 포함된다. 따라서, 식(1)을 아래와 같이 δ을 부가한 식으로 변화시킨다.
Sd
={(Iadc+|δa|)-(Uo+| δb|)}/{(Ug+|δC|)
-(Uo+|δb|)*Sg+Soㆍㆍㆍㆍ식(13)
δa, δb, δC는 각각 Iadc, Uo, Ug에 포함되어 있는 오차를 표시한다. 오차끼리는 뺄수가 없으므로 단순히 가산해지면,
Sd={(Iadc-Uo)+|δa+δb|}/{(Ug-Uo)+|δb+δC|}*Sg+So
δa≒δb≒δC →δ로 놓으면,
Sd
={(Iadc-Uo)+2δ}/{(Ug-Uo+2δ)}*Sg+So
0>>δ로부터 분모의 δ를 생략하면,
Sd={(Iadc-Uo)+2δ}/{(Ug-Uo)*Sg+So
={(Iadc-Uo)}/(Ug-Uo)*Sg+So
+2δ/(Ug-Uo)*Sg ㆍㆍㆍㆍㆍㆍ식(14)
즉, 「{(Iadc-Uo)}/(Ug-Uo)*Sg+So」의 항이 진의 값으로,
「2δ/(Ug-Uo)*Sg」가 스케일링 처리후에 전파한 오차가 된다.
오프셋 보정식인 식(5)를 마찬가지로 평가하면,
Uor={(Uo+δd)-(Fo+δe)}*{(Fgr+δf)-(For+δg)}
/{(Fg+δh)-(Fo+δe)}+(For+δg)ㆍㆍㆍㆍㆍㆍ식(15)
δd, δe, δf, δh는 각각 Uo, Fo, Fgr, For, Fg에 포함되어 있는 오차를 표시한다. 오차로서 δd≒δe≒δf≒δh →δ로 놓고 같은 조작을 하면,
Uor=(Uo-Fo+2δ)*(Fgr-For+2δ)/(Fg-Fo+2δe)
+For+δ
0>>δ으로부터 분모의 δ를 생략한다. δ2도 생략하면,
Uor=(Uo-Fo)*(Fgr-For)/(Fg-Fo)+(For
+2|δ|{(Fgr-For)+(Uo-Fo)}/(Fg-Fo)|+|δ|
Fgr-For≒Fg-Fo로부터
Uor=(Uo-Fo)*(Fgr-For)/(Fg-Fo)+(For)
+2|δ(Uo-Fo)/(Fg-Fo)|+3|δ|ㆍㆍㆍㆍ식(16)
즉, 「(Uo-Fo)*(Fgr-For)/(Fg-Fo)+For」의 항이 진의 값으로,
「2|δ(Uo-Fo)/(Fg-Fo)|+3|δ|」이 오프셋치 보정시에 전파된 오차가 된다.
마찬가지로, 식(9)은
Uor=Fgr-(Fg-Uo)*(Fgr-For)/(Fg-Fo)
+2|δ(Fg-Uo)/(Fg-Fo)|+3|δ|ㆍㆍㆍㆍ식(17)
식(16)과 식(17)의 각각 2|δ(Uo-Fo)/(Fg-Fo)|, 2|δ(Fg-Uo)/(Fg-Fo)|만을 인출해서 가로축에 Uo, 세로축에 δ를 구하고, 모식화된 그래프가 도 6이다.
도 6으로부터 오차를 최소로 하는데는 Uo의 값이 (Fg-Fo)/2보다 작을 때는 식(16), 그렇지 않으면 식(17)을 사용하면 좋다는 것을 알 수 있다.
이 선택을 A/D변환유닛 4중의 오프셋 보정식 선택수단 11에 실행시킨다.
Ugr을 구하는 경우도 Uor을 구할 때와 같이,
Ugr=(Ug-Fo)*(Fgr-For)/(Fg-Fo)+For
+3|δ|+2|δ(Ug-Fo)/(Fg-Fo)|ㆍㆍㆍㆍ식(18)
Ugr=Fgr-(Fg-Ug)*(Fgr-Ugr)/(Fg-Fo)
+3|δ|+2|δ(Fg-Ug)/(Fg-Fo)|ㆍㆍㆍㆍ식(19)
식(18)과 식(19)의 각각 2|δ(Ug-Fo)/(Fg-Fo)|, 2|δ(Fg-Ug)/(Fg-Fo)|만을 인출하고, 가로축에 Uo, 세로축에 δ을 취하고, 모식화한 그래프가 도 7이다.
도 7로부터 오차를 최소로 하는데는 Ug의 값이(Fg+Fo)/2보다 작을 때는 식 (18), 그렇지 않으면 식(19)을 사용하면 좋은 것을 알 수 있다.
이 선택을 A/D변환유닛(4)중의 게인보정식 선택수단(12)에 실시시킨다.
상술한 이론에 따라 계승선 유닛을 Uor, Ugr의 파라미터를 사용함으로써 계승원의 파라미터인 Uo, Ug와의 미소한 어긋남을 자동으로 보정하고, 1체널씩 수동으로 교정한 경우와 같은 효과가 얻어진다.
지금까지 설명한 유저레인지의 퇴피 및 복원의 방식을 사용해서 동일시스템(예를들면 FA시스템)상에 다수의 A/D변환유닛이 존재하고, 그중 하나의 유저오프셋치 및 유저게인치 설정필한 유닛으로부터 다른 여러대의 미설정 유닛에 대해 유저오프셋치, 유저게인치의 설정을 카피하는 경우에 대해 간단히 설명한다.
도 8은 그 실시의 형태를 블록도화한 것이다. 시퀸서 등의 중앙제어장치(5)를 하나 준비하고, A/D변환유닛을 동일시스템상에 여러대 준비한다. 도 8에서는 미리 유저레인지 설정필의 A/D변환유닛 4c(유닛 C)와 미설정의 A/D변환유닛(4d), (4e),(4f),(유닛 D, E, F)가 동일시스템상에 존재한다. 유닛 C로부터 유저레인지를 중앙제어장치(5)에 일단퇴피하고, 그 유저레인지의 데이터를 유닛 D, E, F에 복원시킨다.
도 9는 도 8에 표시한 시스템에서의 유저오프셋치 및 유저게인치의 설정순서를 표시하는 플로차트이다.
도 9의 플로차트에서 우선 스텝 d1에서 유저는 유닛 C로부터 유저레인지 설정을 퇴피요구를 중앙제어장치(5)에 지시한다.
다음 스텝 d2에서 복원의 대상이 되는 유닛 D를 설정한다. 복원의 대상이 되는 유닛의 설정은 예를들면 중앙제어장치(5)내부의 디바이스메모리(6D)상에 할당해서 시퀸스프로그램에 의해 설정한다.
이 복원의 대상이 되는 유닛을 계속해서 갱신함으로써 다수의 A/D변환유닛의 복원처리를 한다.
다음 스텝 d3에서 복원의 대상이 되는 A/D변환유닛에 중앙제어장치(5)에 퇴피되어 있는 유저레인지설정을 복원하도록 중앙제어장치(5)에 지시한다. 복원대상의 유닛과 시퀸서 등의 중앙제어장치(5)의 내부에서 유저레인지복원의 블록도(도 8)대로의 동작이 실시된다.
다음 스텝(d4)에서 1유닛완료한 것을 유저는 완료스테이터스로부터 확인한다.
다음 스텝 d5에서 모든 유닛(이 경우, 유닛 D, E, F)에 대해 설정하였는지의 여부를 시퀸스 프로그램이 판단한다. 아직 설정이 미처리인 유닛이 있으면 스텝 d6으로 진행하고, 복원의 대상이 되는 유닛을 갱신한다. 그리고, 갱신된 복원대상의 유닛에 대해 다시 스텝 d3으로부터의 처리를 실행한다.
스텝 d5에서의 판단에서 모든 유닛을 설정하였다고 판단한 경우, 유저레인지 복원처리를 종료한다.
일련의 처리는 중앙제어장치(5)의 시퀸스 프로그램에 의해 자동화가 가능하다.
도 8에 표시한 시스템을 주로 세트메이커가 자사제품의 시스템에 여러대의 A/D변환유닛을 장착할 때에 동일한 유저레인지 설정을 대량으로 실시하는 경우를 상정한 것이다. 종래의 유저레인지 설정의 순서와 비교하고, 다수대의 A/D변환유닛에 대해 동시에 일괄해서 유저레인지 설정을 할 수가 있고, 유저레인지 설정작업의 시간단축, 성력화를 도모할 수가 있다. 이는 A/D변환유닛의 대수가 많은 시스템이 대규모의 것이 되는데 따라 그 효과는 큰 것이 된다.
실시의 형태 2.
FA시스템상에 A/D변환유닛이 한대 있고, 이 A/D변환유닛을 시스템 동작중에 빼내기전의 A/D변환유닛에서 유저레인지 설정을 퇴피해두고 빼낸 후, 다른 A/D변환유닛을 장착할 때에 유저레인지 설정을 복원할 때의 예를 표시한다.
도 10은 해당시스템을 블록도로 표시한 것이다. 시퀸서 등의 중앙제어장치 (5)와 유저레인지 설정의 퇴피, 복원의 대상이 되는 각각의 A/D변환유닛(4)을 동일시 스텝상에 준비한다. 도 10에서는 미리 유저레인지 설정완료의 A/D변환유닛 4g(유닛 G)가 존재하고, 시스템 가동중에 유닛 G를 빼내 다른 A/D변환유닛 4h(유닛 H)를 환장한다. 이때에 유닛 G에 존재하는 유저레인지 설정을 위한 데이터를 중앙제어장치 5에 퇴피하고, 유닛 H 장착시에 복원한다.
도 11은 이 실시의 형태에서의 시스템 가동중의 유닛 G에서 유닛 H에의 교환순서를 표시하는 플로차트이다.
도 11의 플로차트에서 우선 스텝 e1에서 유저는 유닛 G의 유저레인지 설정을 퇴피요구를 중앙제어장치(5)에 지시한다.
이 처리에 의해 유닛 G에 설정되어 있는 유저레인지 설저을 중앙제어장치(5)에 퇴피한다.
다음 스텝 e2에서 유저는 중앙제어장치(5)에 대해 유닛 G의 유닛교환을 지시한다.
다음 스텝 e3에서 유닛 G는 유닛교환의 지시를 받아 동작을 정지하고, 유닛 빼내지 OK스테이터스를 중앙제어장치(5)에 전한다. 유닛 G는 다음의 스텝의 빼내기에 대비해서 이 단계에서 동작을 정지한다.
다음 스텝 e4에서 유저는 시퀸서 등의 중앙제어장치 5에 되돌아온 유닛빼내기 OK스테이터스를 수취한다.
그후, 유저는 유닛 G의 외부배선을 풀고, 유닛 G 그 자체를 빼낸다(스텝 e5). 그후, 유닛 H를 시스템에 장착하고, 유닛 H의 외부배선을 한다(스텝 e6). 또, 중앙제어장치(5)에 대해 유닛 H의 유닛장착(유닛기동)요구를 지시한다(스텝 e7).
다음 스텝 e8에서 유닛 H는 웨이트 상태에서 상승제어개시요구가 중앙제어장치(5)로부터 발행될 때까지 A/D변환처리를 대기시킨다.
다음 스텝 e9에서 유저는 스텝 e8에서의 상승을 확인한 후, 유닛(G)으로부터 퇴피를 요한 유저설정 레인지데이터를 장착한 유닛 H에 대해 레인지 설정복원 요구를 중앙제어장치(5)에 대해 지시한다.
이 처리에 의해 유닛 H에 대해 레인지 설정복원 요구를 중앙제어장치(5)에 대해 지시한다.
이 처리에 의해 유닛 H는 유저레인지 설정이 완료하게 된다. 다음 스텝 e10에서 유닛 H는 중앙제어장치(5)로부터 유저레인지 설정복원 요구를 받아 복원한다.
다음 스텝 e11에서 유저는 유닛 H에 대해 중앙제어장치(5) 경유로 제어개시를 지시한다.
최후로 스텝 e12에서 유닛 H는 중앙제어장치(5) 경유로 유저로부터의 제어개시요구를 받아 A/D변환처리를 개시한다.
이 실시의 형태에서는 예를들면 A/D변환유닛을 포함하는 FA시스템을 실제로 사용하고 있는 현장의 유저가 시스템 전체를 정지시키지 않고, 특정의 A/D변환유닛만큼 교환하는 경우를 상정하고 있다.
종래의 유저레인지 설정의 순서와 비교해 시스템 전체를 정지시키는 필요가 없으므로 FA시스템 전체로서의 가동효율을 올릴 수가 있다.
실시의 형태 3.
예를들면, FA시스템상에 A/D변환유닛이 여러대 있고, 당해 FA시스템 전체를 정지시키지 않고, 경우에 따라 레인지 설정을 전환해 즉시 동작가능한 실시의 형태를 표시한다.
도 12는 당해 시스템을 블록도를 표시한 것이다.
중앙제어장치(5)와 유저레인지 설정퇴피, 복원의 대상이 되는 다수대의 A/D변환유닛 4j, 4k, 4l(유닛 J, K, L)를 동일시스템상에 준비한다. 이 실시의 형태에서는 케이스 1 내지 n까지의 입력레인지의 데이터를 디바이스메모리(6b)에 미리 저장하고 있다. 이 입력레인지의 데이터를 시스템상에 존재하는 유닛 J, K, L에 기억시켜서 동작을 실시하도록 한다.
예를들면, 케이스(1)에서는 -1V 내지 10V라는 입력레인지를 사용하고, 케이스(2)에서는 -1V 내지 5V와 같은 표준에서 설정되지 않는 입력레인지의 데이터를 준비하고, 사용직전에 A/D변환유닛에 설정한다.
종래의 방식에서는 그에 따라 시스템 전체를 정지시켜 오프셋치, 게인치의 설정을 하거나, 각각의 A/D변환유닛에 저장되어 있는 레인지의 범위내에서만 교환해서 사용하는데 대해 이 실시의 형태의 것에서는 데이터의 기억수단으로서 시퀸서 등의 중앙제어장치(5)내의 디바이스메모리(6b)를 사용할 수가 있다.
이 때문에, 다수의 입력레인지의 데이터보존, 전환이 가능하다. 또, 다수의 A/D변환유닛에 대한 동시, 일괄의 입력레인지의 데이터 설정이 가능하다.
이상과 같이 본 발명에 관한 아날로그 유닛 시스템은 다수대의 아날로그 유닛을 내장한 FA시스템 등에서 소망하는 아날로그 유닛만을 교환하는 경우 등에서 사용되는 것에 적합하다.

Claims (3)

  1. 제1의 공장설정치와, 제1의 유저설정치를 기억하는 제1의 기억수단을 갖는 제1의 아날로그 유닛과, 상기 제1의 공장설정치와 상기 제1의 유저설정치를 상기 제1의 기억수단에서 판독기억하는 제2의 기억수단을 구비한 것을 특징으로 하는 아날로그 유닛 시스템.
  2. 제1의 공장설정치와, 제1의 유저설정치를 기억하는 제1의 기억수단을 갖는 제1의 아날로그 유닛과, 상기 제1의 공장설정치와 상기 제1의 유저설정치를 상기 제1의 기억수단에서 판독해 기억하는 제2의 기억수단과 상기 제2의 기억수단으로부터 판독한 상기 제1의 공장설정치와 상기 제1의 유저설정치에 따라, 제2의 유저설정치를 산출하는 연산수단과, 이 연산수단에 의해 산출된 상기 제2의 유저설정치를 기억하는 제3의 기억수단을 갖는 제2의 아날로그 유닛을 구비한 것을 특징으로 하는 아날로그 유닛 시스템.
  3. 제2항에 있어서, 제2의 아날로그 유닛은 다수대 존재하고, 이 다수대의 제2의 아날로그 유닛에 대해 일괄해서 제2의 유저설정치를 공급시키는 것을 특징으로 하는 아날로그 유닛 시스템.
KR10-2003-7014154A 2002-01-31 2002-01-31 아날로그 유닛 시스템 KR100538481B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/000738 WO2003065588A1 (fr) 2002-01-31 2002-01-31 Systeme d'unites analogiques

Publications (2)

Publication Number Publication Date
KR20040069976A true KR20040069976A (ko) 2004-08-06
KR100538481B1 KR100538481B1 (ko) 2005-12-22

Family

ID=27639267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7014154A KR100538481B1 (ko) 2002-01-31 2002-01-31 아날로그 유닛 시스템

Country Status (5)

Country Link
US (1) US6911924B2 (ko)
JP (1) JP3969391B2 (ko)
KR (1) KR100538481B1 (ko)
DE (1) DE10296743B4 (ko)
WO (1) WO2003065588A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4134945B2 (ja) * 2003-08-08 2008-08-20 ヤマハ株式会社 自動演奏装置及びプログラム
WO2010137168A1 (ja) * 2009-05-29 2010-12-02 三菱電機株式会社 アナログユニット
JP5354669B2 (ja) * 2009-06-11 2013-11-27 Nec東芝スペースシステム株式会社 パイプライン型アナログ・ディジタル変換器およびその補正方法
US9729161B2 (en) * 2012-05-11 2017-08-08 Mitsubishi Electric Corporation Analog converter and programmable logic controller system
KR101523168B1 (ko) * 2014-01-27 2015-05-26 엘에스산전 주식회사 아날로그 입력모듈의 오프셋 및 게인 설정 시스템 및 방법
JP2023108808A (ja) * 2022-01-26 2023-08-07 株式会社Joled 電流制限回路、表示装置、及び、電流制限方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596322A (en) * 1994-10-26 1997-01-21 Lucent Technologies Inc. Reducing the number of trim links needed on multi-channel analog integrated circuits
JPH08265154A (ja) * 1995-03-20 1996-10-11 Pfu Ltd アナログ/ディジタル変換器
US6230063B1 (en) * 1995-07-07 2001-05-08 Samsung Electronics Co., Ltd. Factory mode free setting apparatus and method thereof
KR0147895B1 (ko) * 1995-07-07 1998-09-15 김광호 팩토리 모드 셋팅장치 및 방법
JPH1011511A (ja) * 1996-06-27 1998-01-16 Fuji Xerox Co Ltd 情報処理装置の保守システム
JP3407640B2 (ja) * 1998-02-06 2003-05-19 ヤマハ株式会社 演奏装置およびレジストレーションデータを記録した記録媒体
JP3887127B2 (ja) * 1999-07-16 2007-02-28 株式会社リコー 画像形成装置管理システム
DE19936329B4 (de) * 1999-08-02 2008-03-27 Infineon Technologies Ag Verfahren zum A/D-Wandeln analoger Signale und entsprechende A/D-Wandleranordnung
US6989861B2 (en) * 2001-09-14 2006-01-24 Hewlett-Packard Development Company, L.P. User selection of power-on configuration

Also Published As

Publication number Publication date
DE10296743T5 (de) 2004-04-29
WO2003065588A1 (fr) 2003-08-07
JP3969391B2 (ja) 2007-09-05
US20040150455A1 (en) 2004-08-05
JPWO2003065588A1 (ja) 2005-05-26
KR100538481B1 (ko) 2005-12-22
US6911924B2 (en) 2005-06-28
DE10296743B4 (de) 2014-02-06

Similar Documents

Publication Publication Date Title
EP0530170B1 (en) Tuning arrangement for process controllers
JP4271159B2 (ja) 対話形数値制御装置
KR100538481B1 (ko) 아날로그 유닛 시스템
US6463380B1 (en) Control system and method for controlling an engine in response to deterioration of the engine
EP1415771B1 (en) Robot comprising a changeable section with memory for stocking section inherent parameters
JP2006302171A (ja) 数値制御装置
JPH07253804A (ja) 制御装置
WO2003106945A2 (en) Apparatus and method for compensated sensor output
JPH0722010B2 (ja) 電子線描画装置
US20190036537A1 (en) Oscillating circuitry
CN102422538B (zh) 模拟单元
US5227881A (en) Electronic adjustment of video system parameters
US7092413B2 (en) Laser machining apparatus
JP2667150B2 (ja) 電源切断前の指令上の機械位置復元方法
US20200192326A1 (en) Automatic evaluation of a machine behaviour
CN113676795A (zh) 基于gpon路由器的bosa自动校准及数据存储系统
EP0481082B1 (en) Symbol definition method for programmable machine controller
JPS58149503A (ja) 調節計における制御演算方法
JP2851873B2 (ja) フイードバツク制御装置
JPH01128101A (ja) 加工機械の制御装置
JP4471636B2 (ja) デジタル制御装置
KR100740839B1 (ko) 아날로그/디지털 컨버터 보정장치 및 방법
KR200265053Y1 (ko) 산업용 계측기의 에이디변환기의 기준전압의 온도보상을위한 룩업테이블 자동생성장치
KR100397425B1 (ko) 산업용 계측기의 에이디변환기의 기준전압의 온도보상을위한 룩업테이블 자동생성장치 및 제어방법
JPH05240732A (ja) 構造物試験機の制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 15