KR20040068925A - 집적 회로 제조 동안 전하 축적을 광학적으로 제거하는 공정 - Google Patents

집적 회로 제조 동안 전하 축적을 광학적으로 제거하는 공정 Download PDF

Info

Publication number
KR20040068925A
KR20040068925A KR10-2004-7008048A KR20047008048A KR20040068925A KR 20040068925 A KR20040068925 A KR 20040068925A KR 20047008048 A KR20047008048 A KR 20047008048A KR 20040068925 A KR20040068925 A KR 20040068925A
Authority
KR
South Korea
Prior art keywords
integrated circuit
radiation pattern
broadband radiation
gate electrode
floating gate
Prior art date
Application number
KR10-2004-7008048A
Other languages
English (en)
Inventor
제이노스알란
베리이반
신노트안쏘니
스튜어트케빈
Original Assignee
액셀리스 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 액셀리스 테크놀로지스, 인크. filed Critical 액셀리스 테크놀로지스, 인크.
Publication of KR20040068925A publication Critical patent/KR20040068925A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)

Abstract

집적 회로 내의 전하 축적을 광학적으로 감소시키는 공정은 상기 집적 회로 또는 일부분을 광대역 방사원에 노출시키는 단계를 포함한다. 이 공정은 집적 회로의 제조시 발생되는 전하 축적을 효율적으로 감소시킨다.

Description

집적 회로 제조 동안 전하 축적을 광학적으로 제거하는 공정{PROCESS FOR OPTICALLY ERASING CHARGE BUILDUP DURING FABRICATION OF AN INTEGRATED CIRCUIT}
비휘발성 메모리(NVM) 어레이를 사용하는 각종 집적 회로가 제안되어 산업체에서 사용되고 있다. 비휘발성 메모리 어레이는 일반적으로, 플로우팅 게이트 기술을 기반으로 한다. 즉, 이 기술은 일반적으로, 전하를 산화물층 또는 유전체 층을 통해서 저장 또는 제거할 수 있는 도전성 플로우팅 게이트로 전달하는 것이다. 플로우팅 게이트 기술을 사용하는 비휘발성 메모리 어레이 장치의 예는 판독가능하며, 소거가능하고 기록가능한, 즉 프로그램가능한 소거 및 프로그램가능한 판독 전용 메모리("EPROM") 장치이다. EPROM은 일반적으로, 플로우팅 게이트상의 전하의 존재 또는 부재에 따라서 2진 상태를 갖는 플로우팅 게이트 전계 효과 트랜지스터를 사용한다. 전하, 예를 들어 전자를 플로우팅 게이트에 저장함으로써 데이터가 비휘발성 메모리 장치에 저장된다.
수많은 각종 EPROMs이 이용될 수 있다. 통상적이며 가장 기본적인 형태의EPROMs은 전기적으로 프로그램되고 자외선 광에 노출됨으로써 소거된다. 이들 유형의 EPROMs을 통상적으로 자외선 소거 및 프로그램가능한 판독 전용 메모리("UVEPROM")라 한다. UVEPROMSs은 정의 전위를 게이트에 인가하면서 UVEPROM 트랜지스터의 드레인 및 소스간에 고전류를 주행시킴으로써 프로그램될 수 있다. 게이트 상의 정의 전위는 드레인-소스 채널 전류로부터 활성(즉, 열) 전자를 끌어당기며, 이 전자들은 플로우팅 게이트로 점프 또는 주입되어 플로우팅 게이트상에 트랩(trap)된다. UVEPROM을 기반으로 한 이 기술은 광학적으로 제거되는 전하를 갖도록 설계된다. 이 방식으로, 저장된 전하는 재프로그래밍이 필요로 될 때마다 이 장치를 자외선 광에 노출시킴으로써 제거될 수 있다.
전형적인 UVEPROM이 도1에 도시되어 있다. 일반적으로, 이 장치(10)는 n-형 기판(16)상에 형성된 소스 영역(12) 및 드레인 영역(14)을 포함한다. 게이트 산화막(18)은 소스 영역(12) 및 드레인 영역(14)간에 규정된 채널을 통해서 기판 표면상에 형성된다. p-형 폴리실리콘 등으로 이루어진 플로우팅 게이트 전극(20)은 통상적으로, 게이트 산화막(18)상에 배치된다. UVEPROM이 광학적으로 제거되는 전하를 갖도록 설계되기 때문에, 이 장치를 제조 공정동안 자외선 광에 노출시킴으로써 어떠한 제조 공정동안 발생되는 전하 축적을 제거할 수 있다.
또 다른 형태의 EPROM은 "EEPROM" 또는 "E2PROM"이라 칭하는 전기적으로 소거 및 프로그램가능한 판독 전용 메모리이다. EEPROMs은 종종, Fowler-Nordheim 터널링으로 공지된 현상에 의해 전기적으로 프로그램되고 소거된다. 이들 장치는 동작 동안 광학적으로 소거되도록 설계되지 않는다. 결국, 위험한 전하 축적이 집적회로의 제조동안 발생될 수 있따.
또 다른 형태의 EPROM은 "플래시 EPROM"이며, 이는 열 전자를 사용하여 프로그램되고 Fowler-Nordheim 터널링 현상을 사용하여 소거된다. 플래시 EPROMs은 "플래시" 또는 벌크 모드로 소거될 수 있는데, 여기서 어레이 내의 모든 셀 또는 어레이의 일부분은 Fowler-Nordheim 터널링을 사용하여 동시에 소거될 수 있다. 플래시 EPROMs을 통상적으로, "플래시 셀" 또는 "플래시 장치"라 칭한다. EEPROM 장치와 유사하게, 플래시 EPROM 장치의 제조 동안 발생되는 전하 축적은 광학적으로 소거되도록 설계되지 않는다. 도2에 도시된 바와 같이, 전형적인, EEPROM 또는 플래시 EPROM 장치는 일반적으로, 플로우팅 게이트(20)위에 배치된 부가적인 도전성 게이트 층(22)을 포함한다.
집적 회로의 제조 동안, 원치않는 전하 축적이, 적용가능한 경우, EPROM 장치의 플로우팅 게이트 및/또는 집적 회로의 다른 에리어상에서와 같이 발생된다는 것이 널리 공지되어 있다. 이 전하 축적이 고 전압을 야기하고, 전하 축적이 제거되거나 중성화되지않는 경우 회로에 전기 손상을 야기시킬 수 있다. 전하 축적은 집적 회로를 제조하는데 공통되는 하나 이상의 수 많은 공정 단계 동안 손쉽게 발생될 수 있다. 예를 들어, 전하 축적은 어닐링 공정동안, 금속 애싱(ashing) 또는 에칭 공정 동안, 비어 및 패드(via and pad) 형성 단계 후, 등등에 발생될 수 있다. 집적 회로는 통상적으로 3 내지 5개의 도전성 금속 층을 사용하며, 이는 제조 동안 전하 축적에 기여할 수 있는 약 5 내지 7가지의 공정 단계를 포함한다. 장치가 제조될 때 전하 축적을 소거하는 것이 중요하다.
현재 제조 공정은 집적 회로, 특히 상술된 EEPROM 및 플래시 메모리와 같은 비휘발성 메모리 장치를 사용하는 집적 회로의 제조 동안 발생되는 전하 축적을 소거하는데 노력을 기울이고 있다. 회로와의 일시적인 접속을 위하여 전기 탐침을 사용함으로써, 필요로 되는 전압을 가해 전하 축적을 소거시킨다. 그러나, 이 방법은 시간을 낭비하고 대량 생산에 실용적이지 못하다. 전기 탐침을 사용하여 소거하는 시간은 통상적으로, 웨이퍼 당 약 10분 이상이 걸리며, 특정 회로 설계에 따라선,웨이퍼 당 1시간 이상이 걸린다.
전하 축적은 또한, 협대역 방사원에 집적 회로를 노출시킴으로써 제거된다. 현재의 전하 제거 공정은 약 254 나노미터의 파장에서 협대역 파라미터를 발생시키는 수정 전극 램프를 사용한다. 이 수정 램프는 집적 회로 스택을 통해서 전파되는 고 에너지 광자를 방출하여, 에너지를 저장된 전자 및 존재하는 다른 전하에 부여한다. 이들 활성화된 전자는 전자 및 다른 전하를 사전에 가두는 에너지 장벽을 극복하여, 재결합이 집적 회로 내의 전자 및 정공 또는 정 전하간에서 발생되도록 한다. 협-대역 UV 광 노출은 또한, 집적 회로의 다른 에리어상의 전하 이동도를 증가시킨다.
UVEPROMs에서, 협대역 방사원에 노출에 의해 전하 축적 제거는 일반적으로 효율성이 고려되어야 하는데, 그 이유는 이 유형의 장치는 원래 동작 동안 광 소거를 위하여 구성되기 때문이다. 플로우트 게이트에 걸쳐서 배치된 산화물층 또는 유전체 층은 수정 램프에 의해 방출되는 약 254nm의 파장의 협 대역 방사에 투명(transparent)하게 된다.
그러나, 협 대역 광원을 사용하는 현재 공정은 플로우팅 게이트 전극(예를 들어, EEPROM, 플래시 메모리 등)에 걸쳐서 배치된 도전성(예를 들어, 금속) 게이트 층을 포함한 장치 또는 플로우팅 게이트 메모리 셀 위의 많은 금속 라인 층을 포함한 장치와 같은 집적 회로 장치의 다른 유형에서 전하 축적을 제거하는데 비효율적이다. 도2에 도시된 바와 같이, 도전성 게이트 층(22)의 존재는 입사된 방사가 밑에 놓이는 플로우팅 게이트 전극(20)에 도달하는 것을 방지하도록 작용하여, 소거 효율성을 크게 감소시킨다. 따라서, 현재의 노출 도구는 전하 축적을 감소시키는데 오랜 노출 시간(즉, 특정 IC 설계에 따라선 웨이퍼 당 1시간 또는 2시간 이상)을 필요로 한다.
노출 시간은 광원의 세기(뿐 아니라, 이외 다른 요인들)에 직접적으로 좌우된다. 노출 도구에 사용되는 현재 기술의 광원의 소스 세기는 예를 들어, 평균적으로 평방 센티미터 당 약 30밀리와트(mW/cm2)로 제한되며, 램프가 새로운 것일 때 최대 약 60mW/cm2이 된다. 게다가, 사용되는 협대역 광원은 각 라인에서 낮은 총 출력 세기를 지닌 이산 및 협 스펙트럼 라인을 포함하는 방출 신호를 발생시킨다. 종래 기술의 광원의 스펙트럼 출력이 어느 정도 변화될 수 있지만, 최종 스펙트럼 라인은 약 254nm에서 1차 방출로부터 벗어난 많은 전력 또는 광 세기 출력을 포함하지 않는다.
전하 축적을 감소시키기는데 사용되는 현재의 광원은 내부 전극의 사용을 포함하는 전구 기술에 좌우된다. 내부 전극을 사용하는 전구의 세기는 전구의 사용수명에 걸쳐서 상당히 열화되는 것으로 공지되어 있다. 사용자들은 세기를 종종 전구를 대체하기 전 (새것과 비교하여) 세기의 50%만큼 낮게 떨어지도록 하여, 대체 비용을 감소시킨다. 따라서, 처리량의 감소는 전구가 시간에 걸쳐서 점진적으로 열화될 때 발생된다. 종래 기술의 전구의 사용으로부터 야기되는 다른 문제는, 램프에 대해 긴 냉간 시간(최대 수시간)이 수반되어, 전구를 냉각시키기 위하여 도심지에선 전구의 대체가 상당히 요구된다는 것이다. 게다가, 이들 유형의 전구는 램프가 턴오프된 후 재점등시에 고 실패율을 나타낸다. 따라서, 많은 집적 회로 제조자들은 통상적으로 전구를 비사용 기간 동안 턴오프하지 않아, 전구의 사용가능한 동작 수명에 상당히 영향을 미칠 뿐만 아니라 동작 비용을 크게 증가시킨다.
종래 기술의 광원을 사용하는 비효율성 이외에도, 현재 노출 도구는 상당한 량의 플로어 공간(floor space)을 요구하는 상대적으로 큰 풋프린트(footprint)를 갖는다. 게다가, 노출 도구는 통상적으로 웨이퍼를 도구로 수동 로딩하는 것을 필요로 한다. 이 공정은 오늘날, 수동 취급을 필요로하는 제조 공정에서 유일하게 남아있는 단계이다. 웨이퍼 파손 또는 웨이퍼 손상(예를 들어, 스크래치) 가능성, 부가적인 노동력 투입, 웨이퍼 오염 가능성 및 자동 웨이퍼 추적의 불편성 으로 인해, 수동 취급은 상당한 단점을 갖는다.
집적 회로 제조 동안, 특히 비휘발성 메모리 장치를 사용하는 집적 회로로 인한 전하 축적을 감소시키는 개선된 공정이 필요로 된다. 진보된 설계 규칙은 집적 회로의 제조에 사용되는 패턴을 더욱 축소시킨다. 동시에, 보다 많은 금속 라인 층이 부가되는데, 이 금속 라인은 서로 밀접하게되는데, 그 이유는 최소 라인 및공간 크기가 또한 축소되기 때문이다. 이 결과는, 소정의 협 대역 파장의 광이 IC 구조를 통과하게 하고 제조 공정 동안 발생되는 전하 축적을 소거시키는 것을 더욱 곤란하게 한다.
본 발명은 일반적으로, 집적 회로 제조를 위한 공정 및 장치에 관한 것이며, 특히, 집적 회로 장치의 제조 동안 발생되는 전하 축적을 광학적으로 제거하거나 감소시키는 공정 및 장치에 관한 것이다.
도1은 종래 기술의 UVEPROM 장치를 도시한 도면.
도2는 종래 기술의 EEPROM 장치를 도시한 도면.
도3은 집적 회로의 제조 동안 전하 축적을 소거하는 전형적인 노출 도구를 도시한 도면.
도4는 전하 소거를 위하여 사용되는 무전극 마이크로파 구동 전구의 광대역 스펙트럼 출력을 그래픽적으로 도시한 도면.
도5는 광대역 방사원에 대한 노출 시간의 함수로서 EEPROM 장치에 저장된 전하를 그래픽적으로 도시한 도면.
본원에는 집적 회로의 제조 동안 발생되는 전하 축적을 제거하는 공정 및 장치가 개시되어 있다. 일 실시예에서, 집적 회로의 제조 동안 전하 축적을 제거하는 공정은 집적 회로의 제조 동안 발생하는 전하 축적을 감소시키는데 유효한 노출 시간 및 세기에서 광대역 방사 패턴에 집적 회로를 노출시키는 단계를 포함한다.
또 다른 실시예에서, 집적 회로의 제조 동안 플로우팅 게이트 전극상의 전하 축적을 감소시키는 공정은 집적 회로를 공정실로 배치하는 단계로서, 상기 집적 회로는 플로우팅 게이트 전극을 포함하는, 배치 단계; 및, 전하 축적을 감소시키는데 유효한 세기 및 노출 시간에서 광대역 방사 패턴에 집적 회로를 노출시키는 단계를 포함한다.
광대역 방사 패턴은 약 10 나노미터 보다 큰 FWHM과 함께 약 280나노미터 보다 작은 하나 이상의 파장을 포함한다.
상술된 특징 및 이외 다른 특징은 이하의 도면 및 상세한 설명에 의해 예시된다.
지금부터 동일한 소자에 동일한 참조 번호가 병기된 도면을 참조한다.
집적 회로의 제조 동안 전하 축적을 감소시키는 공정은 전하 축적을 감소시키는데 유효한 세기 및 노출 시간 동안 광대역 방사원에 집적 회로를 노출시키는 단계를 포함한다. 바람직한 실시예에서, 이 공정은 비휘발성 메모리 장치를 사용하는 집적 회로의 제조 동안 사용된다. 이 공정은 제조 공정의 각종 스테이지 동안 실시되고, 비아 및 패드 형성 단계 후, 플라즈마 애싱 또는 에칭 공정 후, 어닐링 공정, 비어 및 패드 형성 단계 후, 등등과 같은 전하 축적에 기여하는데 공지된 공정 단계 동안 바람직하게 수행된다. 이 공정은 하나 이상의 도전층의 형성 후 사용되는 것이 바람직하다.
이론적으로 제한되기를 원하지 않지만, 상술된 공정과 같은 어떤 공정은 전하 축적하는데 기여하는 것으로 공지되어 있다. 예시를 위하여, 도전성 금속층을 패턴닝하는 것은 통상적으로, 플라즈마 중재 에칭 공정(plasma mediated etching process)을 포함하는데, 가스 혼합물은 에너지 원에 노출되고 플라즈마를 발생시킬때까지 파손된다. 이 플라즈마는 활성 원자, 래디컬(radicals), 이온, 전자 및 광자를 포함하는 반응 종을 포함한다. 이들 종의 농도 및 에너지 레벨에 따라서, 이들 종은 집적 회로내에서 각종 레벨에서의 전하 축적을 발생시킬 수 있다.
본원에 사용된 바와 같은, 용어 "광대역" 방사원은 약 10나노미터(nm) 보다 큰, 바람직하게는 약 15nm 보다 큰, 보다 바람직하게는 20nm 보다 큰 반치전폭(full-width half-maximum)을 갖는 적어도 하나의 파장을 갖는 방사원에 관한 것이다. 용어 반치전폭(FWHM)은 이하에서, 피크 또는 최대값의 1/2로 떨어질때, 파장 프로필에 걸친 폭으로 규정된다.
도3은 집적 회로의 제조 동안 전하 축적을 감소시키는데 적합한 전형적인 노출 도구(100)를 도시한다. 노출 도구(100)는 일반적으로, 공정실(112) 및 방사원실(113)을 포함한다. 이 공정실(112)은 웨이퍼(116)가 배치되는 척(chuck)(114)을 포함한다. 선택적으로, 척(114) 또는 공정실(112)은 공정 동안 웨이퍼를 가열하는 열원(도시되지 않음)을 제공하도록 적응될 수 있다. 선택적인 가열의 예로서 가열된 척을 들수 있다. 노출 도구(100)는 방사원(118)및, 상기 방사원(118)과 척(114)간에 배치된 플레이트(120)를 포함한다. 도관(122)은 공정실(112)과 유체 연결되어 배치되어, 상기 공정실(112)을 퍼지(purge)하며, 상기 공정실(112) 내의 압력을 조절한다. 노출 도구(100)는 웨이퍼 표면에 광을 균일하게 노출시키도록 하는 본원에 전체 내용이 참조된 Mattews 등에게 허여된 미국 특허 제4,885,047호에 서술된 구조적인 특징과 같은 부가적인 특징을 더 포함한다. 웨이퍼 표면에 광을 균일하게 노출시키면 과다노출에 대한 필요성을 감소시켜, 비휘발성 메모리 어레이를 갖는웨이퍼의 모든 에리어내의 전하 축적을 감소시켜 처리량을 증가시킨다.
이 플레이트(120)는 처리를 겪는 웨이퍼(116)로부터 방사원(118)을 분리시키는 작용을 한다. 유용하게도, 플레이트(120)를 사용하면은, 방사원(118)으로부터 웨이퍼(116)까지의 미립자 오염을 제거하며, 방사원을 공정실(112)과 분리시켜 각각의 액세스를 허용하며, 게다가, 제공된 경우, 가스를 사용하여 방사원 및 마이크로웨이브(도시되지 않음)를 냉각시킨다. 이 플레이트는 또한, 특수용으로 선택된 공정 가스가 광원의 동작과 간섭함이 없이 공정실에 사용되도록 한다. 이 방식으로, 도관(conduits)은 방사원실(113) 및 공정실(112)과 유체 연결되도록 배치되어, 이하에 보다 상세하게 설명되는 바와 같이 도관내에 포함된 흡수 대기(absorbing atmospheres)를 퍼지한다.
이 플레이트(120)는 동작 환경에서 열화되지 않는 재료로 제조되는 것이 바람직하다. 이 플레이트(120)는 전하 축적을 감소시키기 위한 바람직한 방사원에 실질적으로 투명한 광 투과율을 갖는 석영으로부터 제조된다. 재료가 상기 특성을 갖는 한, 석영 이외의 다른 재료가 사용될 수 있다. 예를 들어, 전하 소거를 위하여 웨이퍼를 220nm 보다 낮은 파장을 갖는 방사선에 노출시키는 것이 바람직하다. 일예의 이와 같은 석영 재료는 뉴저지 웨스트 베릴린에 소재하는 Dynasil Corporation의 상표명 Dynasil 1000으로 입수가능한다. 이 플레이트(120)는 적절한 스페이서를 포함할 수 있는 공정실(112) 내에 기존 설치 수단에 의해 설치된다. 플레이트(120) 및 척(114)은 처리되는 웨이퍼(116)의 형상과 합동하는 원형의 디스크 형상이 바람직하다. 방사원(116)은 약 280nm, 바람직하게는 약 180nm 내지 약280nm, 보다 바람직하게는 약 180nm 내지 약 250nm보다 작은 하나 이상의 파장을 갖는 광대역 방사 패턴을 방출한다. 바람직한 파장들 중 적어도 한 파장은 약 10nm, 바람직하게는 20nm 보다 큰 FWHM을 갖는다.
바람직한 실시예에서, 방사원(118)은 마이크로웨이브 구동 무전극 전구 및 세그먼트된 반사기를 사용하여, 웨이퍼상에 실질적으로 균일한 광대역 방사 패턴을 제공한다. 적절한 마이크로웨이브 구동 무전극 전구가 Wood 등에게 허여된 미국 특허 제5,541,475호에 개시되어 있다. 매우 양호하게 수행된다라고 밝혀진 전형적인 마이크로웨이브 구동 무전극 전구는 메릴랜드 주의 록빌에 소재하는 Axcelis Technologis, Inc.에 의한 상표명이 HL Bulb, Part Number 203662으로 입수할 수 있다. 광대역 자외선 방사원에 의해 발생된 스펙트럼은 도4에 도시되어 있고, 280nm 보다 아래의 상당한 스펙트럼 성분이 제공된다는 것을 알수 있다.
이 공정은 웨이퍼(116) 공정실(112)로 로딩하는 단계 및 방사원(118)에 의해 방출되는 웨이퍼(116)를 광대역 방사 패턴으로 노출시키는 단계를 포함한다. 공정실(112)은 자동 웨이퍼 취급을 위하여 구성되어, 웨이퍼(116) 수동 취급이 제거되도록 한다. 바람직한 실시예에서, 이 공정은 한 가지 이상의 불활성 가스로 공정실(112)을 퍼지하여 상기 공정실(112) 내에서 공기를 제거하고 나서, 웨이퍼(116)를 광대역 방사 패턴에 노출시키는 것을 포함한다. 공정실(112)로부터 공기를 퍼지하는 적절한 불활성 가스는 질소, 아르곤, 헬륨 하나 이상의 상술된 가스의 조성물 등을 포함하지만, 이에 국한되지 않는다.
공기는 약 21% 산소를 포함한다. 일반적으로, 산소는 약 200nm 보다 작은 파장을 흡수하고 다른 산출물들 간에서 오존을 형성하도록 반응한다는 것이 공지되어 있다. 오존 산출물은 파장 흡수를 악화시키는데, 그 이유는 오존이 250nm 보다 높게 흡수를 시작하고 보다 낮은 파장으로 지속되기 때문이다. 따라서, 이 공정 효율성은 감소한다. 웨이퍼(116)를 광대역 방사 패턴에 노출시키기 앞서, 공정실(112) 및 방사원실(113)을 퍼지하면은 파장 흡수를 감소시키고, 이에 따라서 공정 효율성을 증가시킨다.
집적 회로를 광대역 방사에 노출시키는 것은 수많은 장점을 갖는다. 예를 들어, 구성적이고 파괴적인 간섭 효과가 최소화 된다. 집적 회로 내 각 층의 필름 두께가 파장의 정수배 또는 1/2 정수배이고 저 레벨로 너무 많거나 너무 적은 일루미네이션(illumination)이 통과하도록 하는 경우, 간섭이 발생한다. 단일 파장을 사용하는 협 대역 방사원의 경우, 간섭 효과는 엄격하게 제한되고 전하 축적을 감소시키는 효율성을 감소시킨다. 대조적으로, 광대역 방사로부터의 이 간섭 효과는 간섭에 의해 영향받지 않는 다수의 파장을 포함하는 광대역 방사 패턴을 사용하기 때문에 최소로되는데, 즉 소정 필름 두께로 인해 비파괴적 또는 비구성적으로 된다. 게다가, 광대역 방사원의 사용은, 각종 크기의 모양(features)들로 인해, 광대역 방사 패턴의 각종 파장의 적어도 일부는 상기 모양 주위에서 (새도우를 피하면서) 굴절되고 메모리 어레이가 통상적으로 배치되는 스택의 최하부로 통과할 것이다. 게다가, 웨이퍼를 보다 짧은 파장, 즉 280nm 보다 작은 파장에 노출시킴으로써, 이 공정의 효율성은 크게 증가한다는 것이 밝혀졌다. 보다 짧은 파장이 보다 긴 파장 보다 높은 광자 에너지를 가져, 보다 많은 에너지를 전하에 가하도록 함으로서, 전하(예를 들어, 전자)가 전하 축적의 에너지 장벽 특성을 효율적으로 극복하도록 한다.
예 1
이 예에서, 웨이퍼는 FUSION PS3 노출 도구로부터 발생된 광대역 방사 패턴에 노출된다. 이 노출 도구는 HL Bulb에 정합되고 도4에 도시된 스펙트럼 패턴을 발생시킨다. FUSION PS3 노출 도구는 메릴랜드 주의 록빌에 소재하는 Axcelis Technologis, Inc.로부터 입수가능하다. 각 웨이퍼는 전기 탐침에 의해 대전된 상태로 프로그램된 비휘발성 메모리(NVM 또는 플래시)를 포함하는 여러 다이를 포함한다. 이 비휘발성 메모리 구조는 250nm 설계 규칙에 따라서 플로우팅 게이트 전극에 걸쳐 배치된 도전성 게이트를 포함한다. 마이크로웨이브 회로 내의 마그네트론으로의 전력은 4500와트(W)인데, 전송 효율은 마이크로웨이브 회로가 전구에 대해 약 67%에 이르도록 한다(즉, 전구에 대해 대략 3000와트)
노출 시간은 상이한 웨이퍼 세트에 대해 변화되고, 게이트상의 전하는 시간 함수로서 나타난다. 저장된 전하로 인한, 전압은 프로그램된 상태에 대해 "1"의 값으로 정규화된다. 수용가능한 한계는 수용가능한 "소거" 상태에 대한 제조자의 사양에 따라서 정규화된 프로그램된 상태의 퍼센티지로서 미리 결정되고 도5에 도시된 바와 같이 상부 수평 점선으로 규정된다. 도5는 광대역 방사원에 노출 시간의 함수로서 비휘발성 메모리 구조의 전하 상태를 도시한다.
이 결과는, 저장된 전하의 수용가능한 레벨로의 감소가 비휘발성 메모리 구조에 대해 1분 보다 작게 발생되어, 처리량 및 전하 축적 감소 효율성과 관련한 상당한 상업적인 이점을 나타낸다는 것을 명백하게 보여준다. 이 공정 윈도우는 수용가능한 시간 내의 전하 축적의 감소에 대한 영향 및 연장된 노출로부터 도시된 바와 같이 명백하게 된다. 즉, 과다 노출 또는 과다 소거는 문제로 되지 않는다. 대전된 상태는 플로우팅 게이트로부터 광학적으로 완전히 제거될 수 없다는 것을 알아야만 된다. 전하 축적을 제로로 감소시키는데 전자 탐침 등과 같은 전기 입력을 필요로 한다. 그러나, 이와 같은 저 전압 레벨 대전된 상태(도5에 도시된 바와 같은 상한)는 "소거된 상태" 또는 특히 "전기적으로 소거된 상태"와 대향되는 바와 같은 "UV-소거된 상태"로 수용가능하다. 상술된 바와 같이, 전하 축적을 감소시키기 위한 전기 탐침의 사용은 너무 많은 시간을 소모하고 생산에 있어 비실용적이다.
본 발명이 전형적인 실시예를 참조하여 설명되었지만, 당업자는 각종 변경을 행할 수 있고, 본 발명의 원리를 벗어남이 없이 등가물로 대체될 수 있다. 예를 들어, EEPROM 어레이가 도시되고 설명되었지만, 이 개시는 동일한 관련성으로 셀이 플로우팅 게이트를 사용하는 다른 비휘발성 메모리 에러에 적용되고, 심지어 비휘발성 집적 회로 또는 집적 회로의 비메모리 부에 적용된다. 게다가, 본 발명의 범위를 벗어남이 없이, 많은 수정이 본 발명의 개시에 따른 특정 상황 또는 재료를 채택할 수 있다. 그러므로, 본 발명을 실행하는데 고려되는 최적의 모드로 개시된 특정 실시예로 본 발명은 국한되지 않고, 본 발명은 첨부된 청구범위 영역내에 있는 모든 실시예들을 포함한다.

Claims (21)

  1. 집적 회로 제조 동안 전하 축적을 제거하는 공정으로서,
    집적 회로의 제조 동안 발생되는 전하 축적을 감소시키는데 효율적인 세기 및 노출 시간에서 광대역 방사 패턴으로 집적 회로를 노출시키는 단계를 포함하는전하 축적 제거 공정.
  2. 제 1 항에 있어서,
    상기 집적 회로는 플로우팅 게이트 구조를 포함하는 것을 특징으로 하는 전하 축적 제거 공정.
  3. 제 1 항에 있어서,
    상기 광대역 방사 패턴은 약 10nm 보다 큰 FWHM과 함께 약 280nm 보다 작은 하나 이상의 파장을 포함하는 것을 특징으로 하는 전하 축적 제거 공정.
  4. 제 1 항에 있어서,
    상기 광대역 방사 패턴은 약 20nm 보다 큰 FWHM과 함께 약 280nm 보다 작은 하나 이상의 파장을 포함하는 것을 특징으로 하는 전하 축적 제거 공정.
  5. 제 1 항에 있어서,
    상기 광대역 방사 패턴은 약 10nm 보다 큰 FWHM과 함께 약 180nm 내지 약 280nm의 하나 이상의 파장을 포함하는 것을 특징으로 하는 전하 축적 제거 공정.
  6. 제 1 항에 있어서,
    상기 광대역 방사 패턴은 약 20nm 보다 큰 FWHM과 함께 약 180nm 내지 약 250nm의 하나 이상의 파장을 포함하는 것을 특징으로 하는 전하 축적 제거 공정.
  7. 제 1 항에 있어서,
    상기 광대역 방사 패턴은 마이크로웨이브 구동 무전극 전구로부터 발생되는 것을 특징으로 하는 전하 축적 제거 공정.
  8. 제 1 항에 있어서,
    상기 플로우팅 게이트 구조는 플로우팅 게이트 전극, 도전성 게이트 전극 및상기 플로우팅 게이트 전극 및 상기 도전성 게이트 전극간에 삽입된 절연층을 포함하는 것을 특징으로 하는 전하 축적 제거 공정.
  9. 제1항에 있어서, 상기 웨이퍼를 가열하는 단계를 더 포함하는 것을 특징으로 하는 전하 축적 제거 공정.
  10. 제 1 항에 있어서, 상기 집적 회로를 상기 광대역 방사 패턴에 노출시키는것은 상기 집적 회로 내에 하나 이상의 도전층의 형성에 이어서 발생되는 것을 특징으로 하는 전하 축적 제거 공정.
  11. 집적 회로의 제조 동안 플로우팅 게이트 전극상에 전하 축적을 감소시키는 공정으로서,
    상기 집적 회로를 공정실 내로 배치하는 단계로서, 상기 집적 회로는 상기 플로우팅 게이트 전극을 포함하는, 배치 단계; 및,
    상기 플로우팅 게이트 전극상에 전하 축적을 감소시키는데 효율적인 세기 및 노출 시간에서 상기 집적 회로를 광대역 방사 패턴에 노출시키는 단계를 포함하는 전하 축적 감소 공정.
  12. 제 11 항에 있어서,
    상기 집적 회로를 광대역 방사 패턴에 노출시키는 단계는 상기 방사 패턴을 이동시키는 대기를 불활성 가스로 퍼지하는 단계를 더 포함하는 것을 특징으로 하는 전하 축적 감소 공정.
  13. 제 11 항에 있어서,
    상기 광대역 방사 패턴은 약 10nm 보다 큰 FWHM과 함께 약 280nm 보다 작은 하나 이상의 파장을 포함하는 것을 특징으로 하는 전하 축적 감소 공정.
  14. 제 11 항에 있어서,
    상기 불활성 가스는 질소, 헬륨, 아르곤, 상술된 불활성 가스중 적어도 하나를 포함하는 조성물로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 전하 축적 감소 공정.
  15. 제 11 항에 있어서,
    상기 광대역 방사 패턴은 약 15nm 보다 큰 FWHM 과 함게 약 280nm 보다 작은 하나 이상의 파장을 포함하는 것을 특징으로 하는 전하 축적 감소 공정.
  16. 제 11 항에 있어서,
    상기 광대역 방사 패턴은 약 20nm 보다 큰 FWHM과 함께 약 280nm 보다 작은 하나 이상의 파장을 포함하는 것을 특징으로 하는 전하 축적 감소 공정.
  17. 제 11 항에 있어서,
    상기 광대역 방사 패턴은 마이크로웨이브 구동 무전극 전구로부터 발생되는 것을 특징으로 하는 전하 축적 감소 공정.
  18. 제 11 항에 있어서,
    상기 집적 회로는 도전성 게이트 전극 및 상기 플로우팅 게이트 전극 및 상기 도전성 게이트 전극간에 삽입된 절연층을 더 포함하는 것을 특징으로 하는 전하축적 감소 공정.
  19. 전하 소거 광학 노출 도구에서 약 180nm 내지 약 200nm의 파장 흡수 대기를 제거하는 공정으로서, 상기 광학 노출 도구는 공정실과 광학 연결되는 방사원실을 포함하는, 파장 흡수 대기 제거 공정에 있어서,
    상기 주위(사전-퍼지된) 대기에 의해 흡수되는 파장에 실질적으로 투명한 불활성 가스로 상기 방사원실을 퍼지하는 단계 및,
    상기 주위(사전-퍼지된) 대기에 의해 흡수되는 파장에 실질적으로 투명한 불활성 가스로 상기 공정실을 퍼지하는 단계를 포함하는 파장 흡수 대기 제거 공정.
  20. 제 19 항에 있어서,
    상기 불활성 가스는 질소, 헬륨, 아르곤, 상술된 불활성 가스중 적어도 하나를 포함하는 조성물로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 파장 흡수 대기 제거 공정.
  21. 제 19 항에 있어서,
    상기 파장 흡수 대기는 공기를 포함하는 것을 특징으로 하는 파장 흡수 대기 제거 공정.
KR10-2004-7008048A 2001-11-30 2002-12-02 집적 회로 제조 동안 전하 축적을 광학적으로 제거하는 공정 KR20040068925A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/000,772 US6605484B2 (en) 2001-11-30 2001-11-30 Process for optically erasing charge buildup during fabrication of an integrated circuit
US10/000,772 2001-11-30
PCT/US2002/038310 WO2003049182A2 (en) 2001-11-30 2002-12-02 Process for optically erasing charge buildup during fabrication of an integrated circuit

Publications (1)

Publication Number Publication Date
KR20040068925A true KR20040068925A (ko) 2004-08-02

Family

ID=21692962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7008048A KR20040068925A (ko) 2001-11-30 2002-12-02 집적 회로 제조 동안 전하 축적을 광학적으로 제거하는 공정

Country Status (7)

Country Link
US (2) US6605484B2 (ko)
EP (1) EP1451868A2 (ko)
JP (1) JP4784851B2 (ko)
KR (1) KR20040068925A (ko)
CN (2) CN100336205C (ko)
AU (1) AU2002346599A1 (ko)
WO (1) WO2003049182A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787484B2 (en) * 2002-12-17 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Method of reducing visible light induced arcing in a semiconductor wafer manufacturing process
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US20060249175A1 (en) * 2005-05-09 2006-11-09 Applied Materials, Inc. High efficiency UV curing system
US20060251827A1 (en) * 2005-05-09 2006-11-09 Applied Materials, Inc. Tandem uv chamber for curing dielectric materials
CN103364706B (zh) * 2013-07-26 2017-03-08 上海华虹宏力半导体制造有限公司 验收测试装置及一次性可编程器件的验收测试方法
CN103820772B (zh) * 2014-02-12 2016-07-06 清华大学 去除pecvd装置的电荷的系统及其控制方法
US9576801B2 (en) * 2014-12-01 2017-02-21 Qualcomm Incorporated High dielectric constant/metal gate (HK/MG) compatible floating gate (FG)/ferroelectric dipole non-volatile memory

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US541475A (en) * 1895-06-25 Crank-planer
US4179627A (en) * 1977-06-10 1979-12-18 Tom Swift Enterprises, Inc. Electrical apparatus
US4452843A (en) * 1980-05-30 1984-06-05 Gao Gesellschaft Fur Automation Und Organisation Mbh. Security paper
US4665426A (en) * 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4885047A (en) 1986-08-11 1989-12-05 Fusion Systems Corporation Apparatus for photoresist stripping
JPH01310577A (ja) 1988-06-08 1989-12-14 Seiko Instr Inc 半導体不揮発性メモリ
JPH04152519A (ja) * 1990-10-16 1992-05-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5170091A (en) * 1990-12-10 1992-12-08 Ultraviolet Energy Generators, Inc. Linear ultraviolet flash lamp with self-replenishing cathode
US5117312A (en) * 1991-01-04 1992-05-26 Fusion Systems Corporation Apparatus including concave reflectors and a line of optical fibers
JPH08502381A (ja) * 1992-09-30 1996-03-12 フュージョン システムズ コーポレーション バルブ回転型無電極ランプ
US5712715A (en) * 1992-12-23 1998-01-27 Lucent Technologies Inc. Optical transmission system with spatially-varying Bragg reflector
US5541475A (en) 1993-04-16 1996-07-30 Fusion Lighting, Inc. Electrodeless lamp with profiled wall thickness
FR2707796B1 (fr) * 1993-06-30 1995-10-06 Sgs Thomson Microelectronics Procédé de gravure sous plasma d'une couche conductrice sur une tranche de silicium avec interposition d'une couche isolante mince.
US5530247A (en) * 1994-08-05 1996-06-25 Trw Inc. Millimeter wave imager device using pyroelectric effect
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5633424A (en) * 1994-12-29 1997-05-27 Graves; Clinton G. Device and methods for plasma sterilization
US5656521A (en) * 1995-01-12 1997-08-12 Advanced Micro Devices, Inc. Method of erasing UPROM transistors
US5648669A (en) * 1995-05-26 1997-07-15 Cypress Semiconductor High speed flash memory cell structure and method
JP3502498B2 (ja) * 1996-01-22 2004-03-02 大日本スクリーン製造株式会社 基板処理装置
JP3872535B2 (ja) * 1996-03-14 2007-01-24 株式会社オーク製作所 ワークの電荷の消去中和装置
DE69620199D1 (de) * 1996-12-16 2002-05-02 St Microelectronics Srl Verfahren zur Herstellung nichtflüchtiger Speicherzellen mit floating Gates
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6369420B1 (en) * 1998-07-02 2002-04-09 Silicon Storage Technology, Inc. Method of self-aligning a floating gate to a control gate and to an isolation in an electrically erasable and programmable memory cell, and a cell made thereby
US6091652A (en) * 1998-12-11 2000-07-18 Lsi Logic Corporation Testing semiconductor devices for data retention
US6207989B1 (en) 1999-03-16 2001-03-27 Vantis Corporation Non-volatile memory device having a high-reliability composite insulation layer
US6350651B1 (en) * 1999-06-10 2002-02-26 Intel Corporation Method for making flash memory with UV opaque passivation layer
US6350699B1 (en) * 2000-05-30 2002-02-26 Sharp Laboratories Of America, Inc. Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry

Also Published As

Publication number Publication date
US6605484B2 (en) 2003-08-12
CN100565807C (zh) 2009-12-02
US6803319B2 (en) 2004-10-12
CN101145520A (zh) 2008-03-19
CN100336205C (zh) 2007-09-05
JP4784851B2 (ja) 2011-10-05
CN1596467A (zh) 2005-03-16
AU2002346599A1 (en) 2003-06-17
WO2003049182A3 (en) 2003-09-12
US20030180976A1 (en) 2003-09-25
JP2005512324A (ja) 2005-04-28
EP1451868A2 (en) 2004-09-01
WO2003049182A2 (en) 2003-06-12
US20030104644A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
JP5496512B2 (ja) 誘電体膜を硬化させる多段階システム及び方法
CN100514545C (zh) 闪光灯退火装置
US6091652A (en) Testing semiconductor devices for data retention
US5707898A (en) Method of forming a programmable non-volatile memory cell by providing a shielding layer over the gate sidewalls
US7719047B2 (en) Non-volatile memory device and fabrication method thereof and memory apparatus including thereof
JP2011502343A (ja) 誘電膜の硬化方法
US20050156286A1 (en) Method for improving a physical property defect value of a gate dielectric
US7981816B2 (en) Impurity-activating thermal process method and thermal process apparatus
JP4421238B2 (ja) 熱処理装置および熱処理装置の洗浄方法
JP4437641B2 (ja) 熱処理装置
KR20040068925A (ko) 집적 회로 제조 동안 전하 축적을 광학적으로 제거하는 공정
US5837585A (en) Method of fabricating flash memory cell
US6867119B2 (en) Nitrogen oxidation to reduce encroachment
US20050106765A1 (en) Methods of testing/stressing a charge trapping device
JP2008187180A (ja) フラッシュメモリの製造方法
US6128232A (en) Method for erasing a non-volatile memory array
KR100836426B1 (ko) 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치
Liang et al. A hot-hole erasable memory cell
JPH01191075A (ja) 半導体エージング装置
KR100235105B1 (ko) 복다중 금속 산화 질화 산화막 반도체 플래쉬 아이피롬 셀
US6939766B1 (en) Method for fabricating a flash memory device
Waldfried et al. UV curing technology for advanced device fabrication: challenges and solutions
JP2720043B2 (ja) 半導体装置の製造方法
KR20020094960A (ko) 플래쉬 메모리 소자의 게이트 산화막 형성방법
KR20000065063A (ko) 프로그램 가능한 반도체 요소를 갖는 반도체 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application