KR20040064239A - 리셋 노이즈 억제 및 프로그램가능 비닝 능력을 갖춘ａｐｓ 화소 - Google Patents

리셋 노이즈 억제 및 프로그램가능 비닝 능력을 갖춘ａｐｓ 화소 Download PDF

Info

Publication number
KR20040064239A
KR20040064239A KR1020040001696A KR20040001696A KR20040064239A KR 20040064239 A KR20040064239 A KR 20040064239A KR 1020040001696 A KR1020040001696 A KR 1020040001696A KR 20040001696 A KR20040001696 A KR 20040001696A KR 20040064239 A KR20040064239 A KR 20040064239A
Authority
KR
South Korea
Prior art keywords
pixel cells
well pixel
binning
well
adjacent
Prior art date
Application number
KR1020040001696A
Other languages
English (en)
Inventor
도슬루오글루테이너
Original Assignee
다이얼로그 세미컨덕터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이얼로그 세미컨덕터 filed Critical 다이얼로그 세미컨덕터
Publication of KR20040064239A publication Critical patent/KR20040064239A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

액티브 화소 센서 어레이들에서 리셋 노이즈를 억제하는 회로 및 방법을 개시한다. P- 실리콘 에피택셜층에 형성된 다수의 N- 웰들 또는 N- 실리콘 에피택셜층에 형성된 다수의 P- 웰들을 갖는 회로가 제공된다. 각 웰들이 반대 극성의 실리콘으로 둘러싸여 있고 화소들의 어레이가 형성되도록 각각의 웰들에 화소가 형성된다. 인접한 N- 또는 P- 웰들을 선택적으로 결합하거나 비닝하는 수단이 제공된다. 촬상 사이클의 리셋 기간 동안 인접 화소들의 선택된 그룹들은 비닝되고 화소의 리세팅에 의해 주입된 전하는 인접 화소들 중에서 평균화되어, 화소들중 어느 하나에 대한 이러한 전하 주입의 효과를 감소시키고 따라서 발생되는 노이즈를 감소시킨다. 상기 리셋은 각각의 N- 웰에 형성된 PMOS 트랜지스터 또는 각각의 P- 웰에 형성된 NMOS 트랜지스터를 이용하여 달성된다. 선택적인 비닝은 인접 웰들 간의 영역에 형성된 NMOS 또는 PMOS 트랜지스터들을 이용하여 달성된다. 인접 웰들 간의 도전성 트레이스들 또한 선택적인 비닝을 달성하는데 이용될 수 있다.

Description

리셋 노이즈 억제 및 프로그램가능 비닝 능력을 갖춘 ＡＰＳ 화소{APS pixel with reset noise suppression and programmable binning capability}
발명의 분야
본 발명은 화소 리셋 중 노이즈를 억제하기 위한 회로 및 방법, 보다 상세하게는 리셋 중 인접한 화소들을 선택적으로 빈(bin)하기 위해 프로그램가능 비닝(binning)을 사용하는 것에 관한 것이다.
종래 기술의 설명
광학 촬상기들(optical imagers)에 있어서 화소들 사이의 스위칭에 기인한 노이즈는 매우 중요한 고려 사항이다. 이러한 노이즈의 제어는 이들 광학 촬상기들에 있어서 매우 중요한 고려 사항이다.
라욱스터만(Lauxterman) 등의 미국 특허 제 6,452,153 B1호는 적어도 2개의 센서들을 구비하고 센서들 사이에 비닝하는 광전자 센서를 개시하고 있다.
콜베스(Colbeth) 등의 미국 특허 제 6,424,153 B1호는 X-레이 촬상 시스템을 개시하고 있다. 콜베스 발명의 일 특징에 있어서, 화소 비닝은 검출기 어레이에 의해 수집된 화소 정보를 결합하기 위해 사용된다.
콜베스(Colbeth) 등의 미국 특허 제 5,970,115호는 다중 검출 및 디스플레이 모드들로 동작할 수 있는 방사 촬상 시스템들, 특히 X-레이 방사 시스템들을 개시하고 있다.
스트로머(Strommer)의 미국 특허 제 5,848,123호는 촬상 센서 시스템을 사용하여 물체로부터 반사된 방사 및 물체를 통해 투과된 방사를 검출함으로써 물체를 촬상하는 방법 및 장치를 개시하고 있다. 센서 시스템은 촬상 요소들의 결합 또는 비닝에 바탕으로 둔 제어 방법(control scheme)에 의해 구성된다.
사우어(Sauer)의 미국 특허 제 5,134,488호 및 미국 특허 제 5,134,489호는 X-Y 어드레서블 고체 촬상기(X-Y addressable solid state imager)를 개시하고 있다.
발명의 요약
전기 노이즈는 모든 전자 회로에서 기본적인 제한이고, 노이즈의 제어는 광학 촬상 시스템에서 특히 중요하다. 화소들의 어레이를 판독함으로써 생성되는 스위칭 노이즈는 이미지에서 바람직스럽지 못한 노이즈를 일으키며 광학계의 감도의 기본적인 제한을 나타낸다.
본 발명의 기본적인 목적은 화소들 및 리셋 노이즈 억제를 갖는 촬상 회로를 제공하는 것이다.
본 발명의 다른 기본적인 목적은 촬상 회로에서 리셋 노이즈를 억제하는 방법을 제공하는 것이다.
도 1은 각 N- 또는 P- 웰 내의 리셋 트랜지스터와 인접한 N- 또는 P-웰들 사이의 비닝 접속들을 나타내는 N- 또는 P-웰들내에 형성된 화소들의 어레이의 평면도.
도 2는 더욱 상세하게 리셋 트랜지스터를 나타낸 도 1의 화소들 중 하나의 평면도.
도 3은 도 2의 라인 3-3'에 따라 절취한 도 2의 화소의 단면도.
도 4는 비닝 접속을 위한 NMOS 또는 PMOS 트랜지스터와 트랜지스터를 온 또는 오프하기 위해 사용되는 전기 도전체를 가진, N- 또는 P- 웰들 내에 형성된 2개의 인접한 화소들의 평면도.
도 5는 도 4의 라인 5-5'를 따라 도시된 도 4의 화소들의 단면도.
도 6은 도 1의 라인 6-6'를 따라 도시된 비닝 접속들을 위해 도전성 트레이스들을 갖는, N- 또는 P- 웰들에 형성된 2개의 인접한 화소들의 단면도.
도 7은 선택된 N- 또는 P- 웰들 사이의 비닝 접속들로, N- 또는 P- 웰들에 형성된 화소들의 어레이를 위에서 본 도면.
도 8a는 비닝 접속들이 NMOS 트랜지스터들인 도 6의 4개의 화소들의 개략도.
도 8b는 비닝 접속들이 PMOS 트랜지스터들인 도 6의 4개의 화소들의 개략도.
도 9는 본 발명의 방법에 대한 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 화소 12 : N-웰
14 : 리셋 트랜지스터 16 : P- 에피택셜 실리콘
18 : P 영역 20, 28 : 게이트 전극
22 : 게이트 산화물 24, 50 : 도전성 전극
52 : 유전층 54: 전기 접촉
100,101,102,103 : 행 200, 201, 202, 203: 열
38A, 38B : 포토다이오드 40A, 40B : 출력 증폭기
이들 목적들은 P-실리콘 에피택셜 층에 형성된 다수의 N- 웰들을 가진 회로를 제공함으로써 달성된다. N- 웰들 각각이 P- 형 실리콘에 의해 둘러싸이고 화소들의 어레이가 형성되도록 화소가 N- 웰들 각각에 형성된다. 인접한 N- 웰들을 선택적으로 결합 또는 비닝하기 위한 수단이 제공된다. 촬상 사이클의 리셋 기간 중 인접한 화소들의 선택된 그룹들이 빈되고(binned) 화소의 리세팅에 의해 주입된 전하가 이웃하는 화소들 사이에서 평균화됨으로써, 화소들 중 임의의 하나에 대한 이러한 전하 주입 효과를 감소시키고 따라서 생성된 노이즈를 감소시킨다.
화소들을 비닝하기 위한 하나의 수단은 선택된 N- 웰들 사이의 P- 영역들 위에 형성된 도전성 재료의 트레이스(trace)들을 사용하여 선택된 N- 웰들을 선택된 인접한 N- 웰들에 접속하는 것이다. 이것은 선택된 인접한 N- 웰들을 전기적으로 접속 또는 빈한다. 화소들을 비닝하기 위한 다른 방법은 선택된 인접 N- 웰들 사이에 N+ 채널 영역들을 형성하고, N+ 채널 영역들 위에 게이트 절연체 및 게이트 전극을 형성하는 것이다. 이것은 N 채널 금속 산화물 반도체(NMOS) 트랜지스터를 형성하여, 필요할 때 이 NMOS 트랜지스터들을 온 또는 오프함으로써 선택된 인접 N- 웰들을 접속 또는 분리시킬 수 있다.
이들 목적들은 또한 N- 실리콘 에피택셜 층에 형성된 다수의 P- 웰들을 가진 회로를 제공함으로써 달성될 수 있다. P- 웰들 각각이 N- 형 실리콘에 의해 둘러싸이고 화소들의 어레이가 형성되도록 화소가 P- 웰들 각각에 형성된다. 인접한 P- 웰들을 선택적으로 결합 또는 비닝하기 위한 수단이 제공된다. 촬상 사이클의 리셋 기간 동안 인접한 화소들의 선택된 그룹들이 빈되고 화소의 리세팅에 의해 주입된 전하가 이웃하는 화소들 사이에서 평균화됨으로써, 화소들 중 임의의 하나에 대한 이러한 전하 주입 효과를 감소시키고 따라서 생성된 노이즈를 감소시킨다.
화소들을 비닝하기 위한 하나의 수단은 선택된 P- 웰들 사이의 N- 영역들 위에 형성된 도전성 재료의 트레이스들을 사용하여 선택된 P- 웰들을 선택된 인접 P- 웰들에 접속하는 것이다. 이것은 선택된 인접 P- 웰들을 전기적으로 접속 또는 빈한다. 화소들을 비닝하는 다른 방법은 선택된 인접 P- 웰들 사이에 P+ 채널 영역들을 형성하고, P+ 채널 영역들 위에 게이트 절연체 및 게이트 전극을 형성하는 것이다. 이것은 P 채널 금속 산화물 반도체(PMOS) 트랜지스터를 형성하며, 필요할 때 이 PMOS 트랜지스터들을 온 또는 오프함으로써 선택된 인접 P- 웰들을 접속 또는 분리시킬 수 있다.
바람직한 실시예의 설명
본 발명의 회로 및 방법의 양호한 실시예의 상세한 설명을 위해 이제 도 1-7 및 도 8a를 참조한다. 도 1은 도 1에 도시된 4개의 화소들(12)을 갖는 액티브 화소센서, APS, 어레이 부분을 도시하고 있다. 각각의 화소들(10)은 P- 에피택셜 실리콘(16)의 층에 형성된 N- 웰(12)을 포함한다. 이 N- 웰들과 P- 기판 사이의 접합은 다수의 광 다이오드들을 형성한다. 전하 통합 기간이 완료되고 화소에 의해 축적된 전하가 판독된 후, 리셋 트랜지스터(14)는 각각의 N- 웰들(12)에 형성되고 화소를 리셋하는 데 사용된다. 예로서, 리셋 트랜지스터(14)는 각각의 N- 웰들에 형성된 P 채널 금속 산화물 반도체(PMOS) 트랜지스터이다. N- 웰은 P- 에피택셜 실리콘 층에 대해 역바이어스된다. 그 사이클의 제 1 부분 동안 화소상에 입사된 신호는 이 역바이어스된 PN에 저장된 전하를 감쇠시킨다. 이 신호는 대개 광 방사이지만, 다른 신호들이 이 전하를 감쇠시키기 위해 사용될 수 있다. 화소상의 전하가 판독된 후, PMOS 트랜지스터는 음전하를 N- 웰 내에 주입하기 위해 턴온되고 화소 전하를 그것의 초기값으로 복원할 수 있다.
도 2 및 도 3은 리셋 트랜지스터의 보다 상세한 도면을 도시하고 있다. 도 2는 평면도이고 도 3은 도 2의 라인 3-3'을 따라 절취한 단면도이다. 2개의 P 영역들(18)은 소스 및 드레인 영역들을 형성하기 위해 N- 웰에 형성된다. 도 2를 참조하면, 게이트 산화물(22)은 2개의 P 영역들(18)사이의 N- 웰의 부분 위에 형성된다. 전기 접촉(21)은 게이트 전극(20)에 대해 형성되고, 전기 접촉(19)은 소스 접속을 형성하기 위해 P 영역들(18)의 하나에 대해 형성된다. 다른 P 영역(18)은 드레인을 형성하고, N- 웰 및 P- 기판에 의해 형성된 광 다이오드에 대한 접속을 형성하는 N- 웰과 접촉하고 있다.
도 1은 선택된 인접한 화소들 사이의 다수의 상호 접속들(22)을 도시하고 있다. 이 상호 접속들은 선택된 N- 웰들(12) 사이에 하드 접속을 형성하는 도전성 트레이스들일 수 있거나 다른 시간에 다른 N- 웰들의 조합들을 선택하도록 프로그래밍될 수 있는 스위치들일 수 있다. 도 4 및 도 5는 상호 접속들이 N 채널 금속 산화물 반도체(NMOS) 트랜지스터들에 의해 형성된 스위치들인 경우를 도시하고 있다. NMOS 비닝 트랜지스터에 의해 접속된 2개의 인접한 N- 웰들(12)에 대해, 도 4는 위에서 본 도면이고, 도 5는 도 4의 라인 5-5'를 따라 절취한 단면도이다. N- 웰들(12)은 각각 그 곳에 형성된 PMOS 리셋 트랜지스터(14)를 가진다. 도 5를 참조하면, NMOS 비닝 트랜지스터는 2개의 인접한 N- 웰들(12) 사이에 N+ 채널 영역(23)을 형성함으로써 형성된다. 도 5를 참조하면, 게이트 유전체(22)의 층과 함께 N+ 채널 영역(23) 위에 형성되고, 게이트 전극(28)은 게이트 전극(28)과 N+ 채널 영역(23) 사이에 형성된다. 제 2 유전체(26)의 층은, 게이트 전극들을 접촉하기 위해 도전성 전극(24)이 화소 어레이를 가로질러 라우팅되도록 게이트 전극(28) 및 게이트 유전체(22)의 층 위에 형성된다.
도 1로 되돌아가면, 선택된 N- 웰들(12) 사이의 상호 접속들은 영구적인 비닝 접속들을 형성하는 도전성 트레이스들일 수 있다. 도 6은 영구적인 비닝 접속들을 도시하는 도 1의 라인 6-6'을 따라 절취한 도 1의 2개의 인접한 N- 웰들의 단면도이다. 도 6에 도시된 바와 같이, 유전체(52)의 층은 N- 웰들(12) 및 개재하는 P- 에피택셜 실리콘(16) 위에 형성된다. 도전성 전극(50)은 유전체(52)의 층 상에 형성된다. 그후에, 전기 접촉들(54)이 유전체(52)를 통해 도전성 전극(50)과 두 개의 N-웰들(12) 사이에 형성된다.
도 7은 N-웰들(12)의 어레이 및 N-웰들 각각의 PMOS 리셋 트랜지스터와 행들 및 열들로 배열되는 화소들의 일부의 평면도이다. 도 7은 N-웰들(12)의 4개의 행들(100, 101, 102, 103)과 N-웰들(12)의 4개의 열들(200, 201, 202, 203)을 도시한다. 도 7에 도시된 어레이의 일부가 화소들의 4개의 행들 및 4개의 열들을 보여주는 반면, N-웰들(12)의 4개 이상 또는 그 이하의 행들 및 N-웰들의 4개 이상 또는 그 이하의 열들이 있을 수 있다. 도 7에 도시된 어레이에서, 비닝 접속들(binning connections)은 앞서 설명된 바와 같이 NMOS 트랜지스터들이다, N-웰들(12)의 선택된 열들 사이, 열(200)과 열 (201) 사이, 그리고 열(202)과 열(203) 사이의 수직 전극들(32)은 인접한 선택된 열 내의 인접한 N-웰들(12)에 대해 선택된 열들 중 하나 내의 N-웰들(12)을 접속시키는 NMOS 비닝 트랜지스터들의 게이트 전극들(22)에 전기 접속을 형성한다. 이 예에서, 접속들은 열(200) 내의 각 N-웰들(12)과 열(201) 내의 인접한 N-웰들(12) 사이 및 열(202) 내의 각 N-웰들(12)과 열(203) 내의 인접한 N-웰들(12) 사이에 있다.
동일한 방식으로, N-웰들(12)의 선택된 행들 사이의 수평 전극들(32)은 인접한 선택된 행 내의 인접한 N-웰들(12)에 대해 선택된 행들 중 하나 내의 N-웰들(12)을 접속시키는 NMOS 비닝 트랜지스터들의 게이트 전극들(22)에 전기 접속을 형성한다. 이 예에서, 접속들이 행(100) 내의 각 N-웰들(12)과 행(101) 내의 인접한 N-웰들(12) 사이, 그리고 행(102) 내의 각 N-웰들(12)(12)과 행(103) 내의 인접한 N-웰들(12) 사이에 있다. 이 예에 도시된 접속들은 NMOS 비닝 트랜지스터들이 턴 온되는 것에 의존하여 2 또는 4의 그룹들로 비닝되고, NMOS 트랜지스터들이턴 오프될 때 다른 하나로부터 절연될 수 있는 4개의 N-웰들의 서브어레이들을 얻게 한다. 서로 다른 어레이들 및 서로 다른 전기 접속들은 비닝 트랜지스터들이 턴온될 때 서로 다른 서브어레이들을 수집할 수 있다. N-웰들(12)의 전체 어레이는 그것이 요구된다면 비닝될 수 있다.
도 8a는 두 개의 열들 및 두 개의 행들 내에 배열된 4개의 포토다이오드들(38A)의 어레이의 개략도를 보여준다. 포토다이오드들(38A)은 화소를 형성하는 N- 및 P- 에피택셜 층간의 PN 접합에 대응한다. 리셋 PMOS 트랜지스터들(14A)은 각각의 포토다이오드(38A)에 접속되어 도시되어 있다. 인접한 행들 내의 인접한 포토다이오드(38A) 사이의 NMOS 비닝 트랜지스터들(34A)과 인접한 열들 내의 인접한 포토다이오드들(38A) 사이의 NMOS 비닝 트랜지스터들(36A)이 도 8a에 도시되어 있다. 각각의 포토다이오드(38A)에 대한 출력 증폭기(40A)는 도 8a에 도시되어 있다. 촬상기(imager)의 동작에서, 입사 신호는 포토다이오드(38A)에 의해 전하가 저장될 때 통합 기간(integration period) 동안 화소 내에 전하가 축적되게 한다. 판독 사이클(readout cycle)에 이어서, 리셋 트랜지스터들(14A)은 포토다이오드들(38A)에 대해 턴온된다. 비닝 트랜지스터들(34A, 36A)은 턴온되고 리셋 트랜지스터들(14A)이 턴 오프되는 동안 턴온으로 남아 있다. 비닝 트랜지스터들이 턴 온되므로, 리셋 트랜지스터들(14A)이 턴 오프될 때 주입되는 전하는 리셋에 의해 야기된 화소마다의 노이즈를 최소화시키는 비닝된 포토다이오드들 중에서 평균화된다. 기존의 액티브 화소 센서 어레이에서, 리셋 트랜지스터는 각각의 광다이오들을 개별적으로 리셋하며, 리셋을 사용하지 않으므로, 리셋에 의해 야기된 보다 많은화소마다의 노이즈를 일으킨다.
이하, 본 발명의 화소 및 방법의 또 다른 바람직한 실시예의 상세한 설명을 위해 도 1-7 및 8b를 참조하자. 도 1은 도 1에 도시된 4개의 화소들(12)을 갖는 어레이, 액티브 화소 센서, 및 APS의 일부를 나타낸다. 각각의 화소들(12)은 N- 에티택셜 실리콘(16)의 층에 형성된 이들 P-웰들을 포함한다. 이들 N-웰들과 N- 기판 사이의 접합은 다수의 포토다이오드들을 형성한다. 리셋 트랜지스터(14)는 각각의 P- 웰들(12)에 형성되고, 전하 통합 기간이 완료되고 화소에 의해 축적된 전하가 판독된 후에 화소를 리셋하는데 사용된다. 예로서, 리셋 트랜지스터(14)는 N-웰들 각각에 형성된 N 채널 금속 산화물 반도체, NMOS, 트랜지스터이다. N-웰은 N- 에피택셜 실리콘 층에 대하여 역바이어스된다. 사이클의 제 1 부분 동안, 화소 상에 입사된 신호는 이 역바이어스된 PN 접합에 저장된 전하가 감쇠(decay)되게 한다. 이 신호는 일반적으로 광학적 방사(optical radiation)이지만, 다른 신호들 또한 이 전하를 감쇠시킬 수 있다. 화소 상의 전하가 판독된 후, NMOS 트랜지스터는 P-웰에 양전하를 주입하고 화소 전하를 초기값으로 복원하기 위해 턴온될 수 있다.
도 2 및 도 3은 리셋 트랜지스터를 보다 상세히 보여준다. 도 2는 평면도이고, 도 3은 도 2의 3-3' 라인을 따라 절취한 단면도이다. 두 개의 N 영역들(18)은 도 2를 참조하면 소스와 드레인 영역들을 형성하기 위해 P-웰의 일부 위에 형성된다. 전기 접촉(21)은 게이트 전극(20)에 형성되고, 전극(19)은 소스 접속을 형성하기 위해 N 영역들(18) 중 하나에 대해 형성된다. 다른 N 영역(18)은 드레인을 형성하고 P-웰과 접촉하여 N-기판과 P-웰에 의해 형성되는 포토다이오드에 접속을 형성한다.
도 1은 선택된 인접 화소들 사이에 다수의 상호접속들(22)을 보여준다. 이들 상호접속들은 선택된 P-웰들(12) 사이에 하드 접속(hard connection)을 형성하는 도전성 트레이스들일 수 있거나 다른 시간들에서 P-웰들(12)의 다른 조합들을 선택하도록 프로그램될 수 있는 스위치들일 수 있다. 도 4 및 도 5는 상호접속들이 P 채널 금속 산화물 반도체(PMOS) 트랜지스터들에 의해 형성되는 스위치들인 경우를 보여준다. 도 4는 평면도를 보여주고 도 5는 도 4의 라인 5-5`를 따라 절취한 PMOS 비닝(binning) 트랜지스터에 의해 접속되는 2개의 인접 P-웰들(12)의 단면도이다. P-웰들(12)은 거기에 형성된 NMOS 리셋 트랜지스터(14)를 각각 갖는다. PMOS 비닝 트랜지스터는 두 개의 인접한 P-웰들(12) 사이의 P+ 채널 영역(23)을 형성하여 형성된다(도 5를 보라). 게이트 전극(28)은 P+ 채널 영역(23) 상에 형성되고 게이트 유전층(22)은 게이트 전극(28)과 P+ 채널 영역(23) 사이에 형성된다(도 5를 보라). 제 2 유전층(26)은 게이트 전극(28)과 게이트 유전층(22) 상에 형성되어 도전성 전극(24)이 게이트 전극들을 접촉하기 위해 화소 어레이를 가로질러 라우팅될 수 있다.
도 1로 돌아가서, 선택된 P-웰들(12) 사이의 상호접속들은 영구적인 비닝 접속들을 형성하는 도전성 트레이스들일 수 있다. 도 6은 도 1의 라인 6-6`을 따라 절취한 도 1의 두 개의 인접 P-월들의 단면도이며 영구적인 비닝 접속들을 보여준다. 도 6에 도시된 바와 같이, 유전층(52)은 P-웰들(12) 및 개재하는 N-에피택셜 실리콘(16) 상에 형성된다. 도전성 전극(50)은 유전층(52) 상에 형성된다. 그 후전기적 접촉들(54)은 도전성 전극(50)의 각각의 끝과 두 개의 P-웰들(12) 사이에 유전체(52)를 통해 형성된다.
도 7은 각각의 P-웰들 내의 NMOS 리셋 트랜지스터(14)와 행들 및 열들로 배열된 화소들 또는 P-웰들(12)의 어레이의 부분의 평면도를 보여준다. 도 7은 P-웰들(12)의 4개의 행들(100, 101, 102, 103)과 P-웰들(12)의 4개의 열들(200, 201, 202, 203)을 보여준다. 도 7에 도시된 어레이의 부분이 화소들의 4개의 행들 및 열들을 보여주지만 P-웰들(12)의 4개의 행들 보다 많거나 적을 수 있고 P-웰들(12)의 4개의 열들보다 많거나 적을 수 있다. 도 7에 도시된 어레이에서 비닝 접속들은 앞서 설명한 바와 같은 PMOS 트랜지스터들이다. P-웰들(12)의 선택된 열들 사이, 열들 200과 201 사이 및 열들 202 및 203 사이의 수직 전극들(32)은 PMOS 비닝 트랜지스터들의 게이트 전극들(22)에 전기적 접속을 형성하여 선택된 열들 중 하나의 P-웰들(12)을 인접한 선택된 열의 인접 P-웰들(12)에 접속한다. 이 실시예에서, 접속들은 열(200)의 각각의 P-웰들(12)과 열(201)의 인접 P-웰들(12)사이와 열(202)의 각각의 P-웰들(12)과 열(203)의 인접 P-웰들(12)사이이다.
유사한 방식으로, P-웰들(12)의 선택된 행들 사이의 수평 전극들(32)은 PMOS 비닝 트랜지스터들의 게이트 전극들(22)에 전기적 접속을 형성하여 선택된 행들 중 하나의 P-웰들(12)을 인접한 선택된 행의 인접 P-웰들(12)에 접속한다. 이 실시예에서, 접속들은 행(100)의 각각의 P-웰들(12)과 행(101)의 인접 P-웰들(12)사이와 행(102)의 각각의 P-웰들(12)과 행(103)의 인접 P-웰들(12)사이이다. 이 실시예에서 보여주는 접속들은 4개의 P-웰들의 서브-어레이들이 되고 이것은 PMOS 트랜지스터들이 턴오프될 때 PMOS 비닝 트랜지스터들이 턴온되고 서로로부터 격리되는 것에 따른 두 개 또는 4개의 그룹들로 비닝될 수 있다. 다른 어레이들과 다른 전기적 접속들은 비닝 트랜지스터들이 턴온될 때 다른 서브 어레이들을 수집할 수 있다. P-웰들의 전체 어레이는 필요하다면 비닝될 수 있다.
도8b는 두 개의 행들 및 두 개의 열들로 배열된 4개의 포토다이오드들(38B)의 어레이의 개략도를 보여준다. 포토다이오드들(38B)은 화소를 형성하는 N-에피택셜 층과 P-웰 사이의 PN접합에 대응한다. 리셋 NMOS 트랜지스터들(14B)은 각각의 포토다이오드(38B)에 접속되어 보여진다. 인접 열들의 인접 포토다이오드들(38B) 사이의 PMOS 비닝 트랜지스터들(34B)과 인접 행들의 인접 포토다이오드들(38B) 사이의 비닝 PMOS 트랜지스터들(36B)이 도 8b에 보여진다. 각각의 포토다이오드(38B)를 위한 출력 증폭기(40B)가 도 8b에 보여진다. 촬상기(imager)의 동작에서, 광학 방사와 같은 입사 신호 방사는 전하가 포토다이오드(38B)에 의해 저장될 때 통합 기간 동안 전하가 화소내에 축적되게 했다. 판독 사이클에 이어, 리셋 트랜지스터들(14B)이 포토다이오드들(38B)을 리셋하기 위해 턴온된다. 비닝 트랜지스터들(34B 및 36B)은 턴온되고 리셋 트랜지스터들(14B)이 턴오프되는 동안 턴온상태로 남는다. 비닝 트랜지스터들이 턴온되기 때문에 리셋 트랜지스터들(14B)이 턴오프될 때 주입되는 전하가 비닝된 포토다이오드들 사이에서 평균화되며 이것은 리셋에 의해 발생되는 화소-대-화소 노이즈를 최소화한다. 종래의 액티브 화소 센서 어레이에서 리셋 트랜지스터는 각각 포토다이오드를 개별적으로 리셋하는데, 그 이유는 비닝(binning)이 사용되지 않기 때문으로서, 리셋으로 인해 보다 더 큰 화소 대 화소 노이즈를 초래한다.
도 9는 본 발명의 방법을 도시하는 블록도이다. 제 1 블록(90)에 도시된 바와 같이, 촬상기는 전하가 포토다이오드에 의해 저장될 때 통합 기간 동안 화소에 전하를 축적시킨다. 다음으로, 제 2 블록(91)으로 도시된 바와 같이, 판독 기간 동안에, 화소상의 전하는 레지스터와 같은 적당한 장소로 판독된다. 제 3 및 제 4 블록들(92, 93)에 도시된 대로, 판독 기간이 종료된 후에, 리셋 트랜지스터들은 턴온되고 리셋 기간이 포토다이오드상의 초기 전하가 복원될 때 발생한다. 다음 세 개의 블록들(94, 95, 96)에 도시된 대로, 리셋 기간이 종료된 후에 비닝 트랜지스터들은 리셋 트랜지스터들이 여전히 온인 동안 턴온된다. 리셋 트랜지스터들은 이어서 비닝 트랜지스터들이 온인 동안 턴오프된다. 리셋 트랜지스터들이 턴오프되는 때에 비닝 트랜지스터들이 온으로 되게 하는 것이 본 방법의 노이즈 억제의 핵심이다. 다음으로, 리셋 트랜지스터들이 턴오프된 후에 비닝 트랜지스터들이 턴오프되고 사이클은 다음 통합 기간로 다시 개시될 수 있다.
비록 비닝 게이트들이 P-형 기판내의 N-형 웰들 또는 N-형 기판내의 P-형 웰들로부터 감광성 소자들을 형성하는 센서 어레이와 관련하여 도시되어 있을 지라도, 비닝 게이트들은 종래의 CMOS 화소 구조들을 갖는 어레이들에서 구현될 수 있을 것이다.
본 발명을 구체적으로 예시하고 그의 양호한 실시예들을 참조하여 기술하였지만, 본 발명의 사상 및 범위에서 일탈하지 않으면서 형태 및 세부 사항들의 다양한 변형이 행하여질 수 있음을 당업자들은 이해할 것이다.
본 발명은 화소들 및 리셋 노이즈를 억제하는 촬상 회로를 제공하고, 촬상 회로에서 리셋 노이즈를 억제하는 방법을 제공한다.

Claims (32)

  1. 촬상 회로에 있어서,
    P-형 에피택셜 실리콘 기판과;
    상기 P-형 에피택셜 기판 내의 다수의 N- 웰 화소 셀들로서, 상기 N- 웰 화소 셀들은 상기 P-형 에피택셜 실리콘에 의해 둘러싸이는, 상기 다수의 N- 웰 화소 셀들과;
    인접한 N- 웰 화소 셀들을 선택적으로 빈(bin)하는데 사용될 수 있는, 선택된 인접 N- 웰 화소 셀들 간의 비닝 접속들(binning connections)을 포함하는, 촬상 회로.
  2. 제 1 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 N- 웰 화소 셀들 간에 N+ 실리콘을 포함하는, 촬상 회로.
  3. 제 2 항에 있어서,
    선택된 인접 N- 웰 화소 셀들 간의 상기 N+ 실리콘은 이들 선택된 인접 N- 웰 화소 셀들 간의 NMOS 트랜지스터를 형성하는데 사용되어, 선택적 비닝 스위치(optional binning switch)를 형성하는, 촬상 회로.
  4. 제 1 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 N- 웰 화소 셀들 간의 도전성 트레이스(trace)들을 포함하는, 촬상 회로.
  5. 제 1 항에 있어서,
    상기 N- 웰 화소 셀들 각각은 그 내부에 형성된 제 1의 P 영역 및 제 2의 P 영역을 갖는, 촬상 회로.
  6. 제 5 항에 있어서,
    상기 제 1의 P 영역 및 상기 제 2의 P 영역은 상기 N- 웰 화소 셀들 각각에 PMOS 트랜지스터를 형성하는데 사용되고, 상기 PMOS 트랜지스터는 상기 N- 웰 화소 셀을 리셋하는데 사용될 수 있는, 촬상 회로.
  7. 제 1 항에 있어서,
    상기 N- 웰 화소 셀들 및 상기 P-형 에피택셜 실리콘 간의 접합은 포토다이오드(photodiode)를 형성하는, 촬상 회로.
  8. 제 7 항에 있어서,
    상기 포토다이오드는 빛 에너지에 의해 생성된 전하를 저장하는, 촬상 회로.
  9. 화소 리셋 노이즈 억제 방법에 있어서,
    P-형 에피택셜 실리콘 기판을 제공하는 단계와;
    상기 P-형 에피택셜 기판에 다수의 N- 웰 화소 셀들을 제공하는 단계로서, 상기 N- 웰 화소 셀들 각각은 상기 P-형 에피택셜 실리콘에 의해 둘러싸이는, 상기 다수의 N- 웰 화소 셀들을 제공하는 단계와;
    인접 N- 웰 화소 셀들을 선택적으로 빈하는데 이용될 수 있는 비닝 접속들을 선택된 인접 N- 웰 화소 셀들 간에 형성하는 단계와;
    상기 N- 웰 화소 셀들이 리셋되는 시간동안, 인접 N- 웰 화소 셀들을 선택적으로 비닝하는 단계를 포함하는, 화소 리셋 노이즈 억제 방법.
  10. 제 9 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 N- 웰 화소 셀들 간에 N+ 실리콘을 포함하는, 화소 리셋 노이즈 억제 방법.
  11. 제 9 항에 있어서,
    선택된 인접 N- 웰 화소 셀들 간의 상기 N+ 실리콘은 이들 선택된 인접 N- 웰 화소 셀들 간에 NMOS 트랜지스터를 형성하여, 선택적 비닝 스위치를 형성하는, 화소 리셋 노이즈 억제 방법.
  12. 제 9 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 N- 웰 화소 셀들 간의 도전성 트레이스들을 포함하는, 화소 리셋 노이즈 억제 방법.
  13. 제 9 항에 있어서,
    상기 N- 웰 화소 셀들 각각은 그 내부에 형성된 제 1의 P 영역 및 제 2의 P 영역을 갖는, 화소 리셋 노이즈 억제 방법.
  14. 제 13 항에 있어서,
    상기 제 1의 P 영역 및 상기 제 2의 P 영역은 PMOS 트랜지스터를 형성하는데 사용되고, 상기 PMOS 트랜지스터는 상기 N- 웰 화소 셀을 리셋하는데 사용되는, 화소 리셋 노이즈 억제 방법.
  15. 제 9 항에 있어서,
    상기 N- 웰 화소 셀들 각각과 상기 P-형 에피택셜 실리콘 간의 접합은 포토다이오드로서 사용되는, 화소 리셋 노이즈 억제 방법.
  16. 제 15 항에 있어서,
    상기 포토다이오드는 빛 에너지에 의해 생성된 전하를 저장하는, 화소 리셋노이즈 억제 방법.
  17. 촬상 회로에 있어서,
    N-형 에피택셜 실리콘 기판과;
    상기 N-형 에피택셜 기판 내의 다수의 P- 웰 화소 셀들로서, 상기 P- 웰 화소 셀들 각각은 상기 N-형 에피택셜 실리콘에 의해 둘러싸이는, 상기 다수의 P- 웰 화소 셀들과;
    인접 P- 웰 화소 셀들을 선택적으로 빈하는데 사용될 수 있는, 선택된 인접 P- 웰 화소 셀들 간의 비닝 접속들을 포함하는, 촬상 회로.
  18. 제 17 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 P- 웰 화소 셀들 간에 P+ 실리콘을 포함하는, 촬상 회로.
  19. 제 18 항에 있어서,
    선택된 인접 P- 웰 화소 셀들 간의 상기 P+ 실리콘은 이들 선택된 인접 P- 웰 화소 셀들 간의 PMOS 트랜지스터를 형성하는데 사용되어, 선택적 비닝 스위치를 형성하는, 촬상 회로.
  20. 제 17 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 P- 웰 화소 셀들 간에 도전성 트레이스들을 포함하는, 촬상 회로.
  21. 제 17 항에 있어서,
    상기 P- 웰 화소 셀들 각각은 그 내부에 형성된 제 1의 N 영역 및 제 2의 N 영역을 갖는, 촬상 회로.
  22. 제 21 항에 있어서,
    상기 제 1의 N 영역 및 상기 제 2의 N 영역은 상기 P- 웰 화소 셀들 각각에 NMOS 트랜지스터를 형성하는데 사용되며, 상기 NMOS 트랜지스터는 상기 P- 웰 화소 셀을 리셋하는데 사용될 수 있는, 촬상 회로.
  23. 제 17 항에 있어서,
    상기 P- 웰 화소 셀들 각각과 상기 N-형 에피택셜 실리콘 간의 접합은 포토다이오드를 형성하는, 촬상 회로.
  24. 제 23 항에 있어서,
    상기 포토다이오드는 빛 에너지에 의해 생성된 전하를 저장하는, 촬상 회로.
  25. 화소 리셋 노이즈 억제 방법에 있어서,
    N-형 에피택셜 실리콘 기판을 제공하는 단계와;
    상기 N-형 에피택셜 기판에 다수의 P- 웰 화소 셀들을 제공하는 단계로서, 상기 P- 웰 화소 셀들은 상기 N-형 에피택셜 실리콘에 의해 둘러싸이는, 상기 다수의 P- 웰 화소 셀들을 제공하는 단계와;
    인접 P- 웰 화소 셀들을 선택적으로 비닝하는데 사용될 수 있는 비닝 접속들을 선택된 인접 P- 웰 화소 셀들 간에 형성하는 단계와;
    상기 P- 웰 화소 셀들이 리셋되는 시간동안, 인접 P- 웰 화소 셀들을 선택적으로 비닝하는 단계를 포함하는, 화소 리셋 노이즈 억제 방법.
  26. 제 25 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 P- 웰 화소 셀들 간에 P+ 실리콘을 포함하는, 화소 리셋 노이즈 억제 방법.
  27. 제 25 항에 있어서,
    선택된 인접 P- 웰 화소 셀들 간의 상기 P+ 실리콘은 이들 선택된 인접 P- 웰 화소 셀들 간에 PMOS 트랜지스터를 형성하여, 선택적 비닝 스위치를 형성하는, 화소 리셋 노이즈 억제 방법.
  28. 제 25 항에 있어서,
    상기 비닝 접속들은 상기 선택된 인접 P- 웰 화소 셀들 간의 도전성 트레이스들을 포함하는, 화소 리셋 노이즈 억제 방법.
  29. 제 25 항에 있어서,
    상기 P- 웰 화소 셀들 각각은 그 내부에 형성된 제 1의 N 영역 및 제 2의 N 영역을 갖는, 화소 리셋 노이즈 억제 방법.
  30. 제 29 항에 있어서,
    상기 제 1의 N 영역 및 상기 제 2의 N 영역은 NMOS 트랜지스터를 형성하는데 사용될 수 있으며, 상기 NMOS 트랜지스터는 상기 P- 웰 화소 셀을 리셋하는데 사용될 수 있는, 화소 리셋 노이즈 억제 방법.
  31. 제 25 항에 있어서,
    상기 P- 웰 화소 셀들 각각과 상기 N-형 에피택셜 실리콘 간의 접합은 포토다이오드로서 사용되는, 화소 리셋 노이즈 억제 방법.
  32. 제 31 항에 있어서,
    상기 포토다이오드는 빛 에너지에 의해 생성된 전하를 저장하는, 화소 리셋 노이즈 억제 방법.
KR1020040001696A 2003-01-09 2004-01-09 리셋 노이즈 억제 및 프로그램가능 비닝 능력을 갖춘ａｐｓ 화소 KR20040064239A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/339,189 US6878918B2 (en) 2003-01-09 2003-01-09 APS pixel with reset noise suppression and programmable binning capability
US10/339,189 2003-01-09

Publications (1)

Publication Number Publication Date
KR20040064239A true KR20040064239A (ko) 2004-07-16

Family

ID=32711058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001696A KR20040064239A (ko) 2003-01-09 2004-01-09 리셋 노이즈 억제 및 프로그램가능 비닝 능력을 갖춘ａｐｓ 화소

Country Status (4)

Country Link
US (1) US6878918B2 (ko)
EP (1) EP1467410A3 (ko)
JP (1) JP2004221585A (ko)
KR (1) KR20040064239A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254360B1 (ko) * 2005-06-01 2013-04-12 옴니비전 테크놀러지즈 인코포레이티드 이미지 센서 및 이를 포함하는 카메라

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947536A1 (de) * 1999-10-02 2001-04-05 Philips Corp Intellectual Pty Verfahren zum Auslesen der Sensorelemente eines Sensors sowie Sensor
US20070131992A1 (en) * 2005-12-13 2007-06-14 Dialog Semiconductor Gmbh Multiple photosensor pixel image sensor
US20080136933A1 (en) * 2006-12-11 2008-06-12 Digital Imaging Systems Gmbh Apparatus for controlling operation of a multiple photosensor pixel image sensor
US20080296639A1 (en) * 2007-06-01 2008-12-04 Dalsa Corporation Semiconductor image sensor array device, apparatus comprising such a device and method for operating such a device
EP2223306B1 (en) * 2007-11-19 2011-08-03 Koninklijke Philips Electronics N.V. A radiation detector comprising an imaging radiation-collimating structure
GB2457716A (en) 2008-02-22 2009-08-26 Cmosis Nv Active pixel sensor (APS) array with selective passive pixel (charge binning) mode
US11792538B2 (en) 2008-05-20 2023-10-17 Adeia Imaging Llc Capturing and processing of images including occlusions focused on an image sensor by a lens stack array
EP2289235A4 (en) 2008-05-20 2011-12-28 Pelican Imaging Corp RECORDING AND PROCESSING IMAGES BY MONOLITHIC CAMERA ARRANGEMENT WITH HETEROGENIC IMAGE TRANSFORMER
US8866920B2 (en) 2008-05-20 2014-10-21 Pelican Imaging Corporation Capturing and processing of images using monolithic camera array with heterogeneous imagers
US7777171B2 (en) * 2008-08-26 2010-08-17 Eastman Kodak Company In-pixel summing of charge generated by two or more pixels having two reset transistors connected in series
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
US8913166B2 (en) 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
US8546737B2 (en) * 2009-10-30 2013-10-01 Invisage Technologies, Inc. Systems and methods for color binning
WO2011063347A2 (en) 2009-11-20 2011-05-26 Pelican Imaging Corporation Capturing and processing of images using monolithic camera array with heterogeneous imagers
US9117725B2 (en) 2010-04-09 2015-08-25 Scint-X Ab Pixel structures for optimized x-ray noise performance
SG10201503516VA (en) * 2010-05-12 2015-06-29 Pelican Imaging Corp Architectures for imager arrays and array cameras
RU2524055C1 (ru) * 2010-06-01 2014-07-27 Боли Медиа Коммуникейшнз (Шэньчжэнь) Ко., Лтд Светочувствительные устройства и способы и схемы для считывания с них
US8878950B2 (en) 2010-12-14 2014-11-04 Pelican Imaging Corporation Systems and methods for synthesizing high resolution images using super-resolution processes
WO2012155119A1 (en) 2011-05-11 2012-11-15 Pelican Imaging Corporation Systems and methods for transmitting and receiving array camera image data
FR2979485B1 (fr) 2011-08-26 2016-09-09 E2V Semiconductors Capteur d'image a regroupement de pixels
WO2013043761A1 (en) 2011-09-19 2013-03-28 Pelican Imaging Corporation Determining depth from multiple views of a scene that include aliasing using hypothesized fusion
KR102002165B1 (ko) 2011-09-28 2019-07-25 포토내이션 리미티드 라이트 필드 이미지 파일의 인코딩 및 디코딩을 위한 시스템 및 방법
EP2817955B1 (en) 2012-02-21 2018-04-11 FotoNation Cayman Limited Systems and methods for the manipulation of captured light field image data
US9210392B2 (en) 2012-05-01 2015-12-08 Pelican Imaging Coporation Camera modules patterned with pi filter groups
KR20150023907A (ko) 2012-06-28 2015-03-05 펠리칸 이매징 코포레이션 결함있는 카메라 어레이들, 광학 어레이들 및 센서들을 검출하기 위한 시스템들 및 방법들
US20140002674A1 (en) 2012-06-30 2014-01-02 Pelican Imaging Corporation Systems and Methods for Manufacturing Camera Modules Using Active Alignment of Lens Stack Arrays and Sensors
CN107346061B (zh) 2012-08-21 2020-04-24 快图有限公司 用于使用阵列照相机捕捉的图像中的视差检测和校正的系统和方法
WO2014032020A2 (en) 2012-08-23 2014-02-27 Pelican Imaging Corporation Feature based high resolution motion estimation from low resolution images captured using an array source
US9214013B2 (en) 2012-09-14 2015-12-15 Pelican Imaging Corporation Systems and methods for correcting user identified artifacts in light field images
EP2901671A4 (en) 2012-09-28 2016-08-24 Pelican Imaging Corp CREATING IMAGES FROM LIGHT FIELDS USING VIRTUAL POINTS OF VIEW
US9143711B2 (en) 2012-11-13 2015-09-22 Pelican Imaging Corporation Systems and methods for array camera focal plane control
WO2014130849A1 (en) 2013-02-21 2014-08-28 Pelican Imaging Corporation Generating compressed light field representation data
US9374512B2 (en) 2013-02-24 2016-06-21 Pelican Imaging Corporation Thin form factor computational array cameras and modular array cameras
WO2014138697A1 (en) 2013-03-08 2014-09-12 Pelican Imaging Corporation Systems and methods for high dynamic range imaging using array cameras
US8866912B2 (en) 2013-03-10 2014-10-21 Pelican Imaging Corporation System and methods for calibration of an array camera using a single captured image
US9521416B1 (en) 2013-03-11 2016-12-13 Kip Peli P1 Lp Systems and methods for image data compression
WO2014164909A1 (en) 2013-03-13 2014-10-09 Pelican Imaging Corporation Array camera architecture implementing quantum film sensors
US9124831B2 (en) 2013-03-13 2015-09-01 Pelican Imaging Corporation System and methods for calibration of an array camera
US9106784B2 (en) 2013-03-13 2015-08-11 Pelican Imaging Corporation Systems and methods for controlling aliasing in images captured by an array camera for use in super-resolution processing
WO2014165244A1 (en) 2013-03-13 2014-10-09 Pelican Imaging Corporation Systems and methods for synthesizing images from image data captured by an array camera using restricted depth of field depth maps in which depth estimation precision varies
US9578259B2 (en) 2013-03-14 2017-02-21 Fotonation Cayman Limited Systems and methods for reducing motion blur in images or video in ultra low light with array cameras
US9100586B2 (en) 2013-03-14 2015-08-04 Pelican Imaging Corporation Systems and methods for photometric normalization in array cameras
WO2014145856A1 (en) 2013-03-15 2014-09-18 Pelican Imaging Corporation Systems and methods for stereo imaging with camera arrays
US10122993B2 (en) 2013-03-15 2018-11-06 Fotonation Limited Autofocus system for a conventional camera that uses depth information from an array camera
US9497370B2 (en) 2013-03-15 2016-11-15 Pelican Imaging Corporation Array camera architecture implementing quantum dot color filters
US9445003B1 (en) 2013-03-15 2016-09-13 Pelican Imaging Corporation Systems and methods for synthesizing high resolution images using image deconvolution based on motion and depth information
US9497429B2 (en) 2013-03-15 2016-11-15 Pelican Imaging Corporation Extended color processing on pelican array cameras
KR102087225B1 (ko) * 2013-05-30 2020-03-11 에스케이하이닉스 주식회사 이미지 센싱 장치
US9898856B2 (en) 2013-09-27 2018-02-20 Fotonation Cayman Limited Systems and methods for depth-assisted perspective distortion correction
WO2015070105A1 (en) 2013-11-07 2015-05-14 Pelican Imaging Corporation Methods of manufacturing array camera modules incorporating independently aligned lens stacks
WO2015074078A1 (en) 2013-11-18 2015-05-21 Pelican Imaging Corporation Estimating depth from projected texture using camera arrays
EP3075140B1 (en) 2013-11-26 2018-06-13 FotoNation Cayman Limited Array camera configurations incorporating multiple constituent array cameras
US10089740B2 (en) 2014-03-07 2018-10-02 Fotonation Limited System and methods for depth regularization and semiautomatic interactive matting using RGB-D images
US9521319B2 (en) 2014-06-18 2016-12-13 Pelican Imaging Corporation Array cameras and array camera modules including spectral filters disposed outside of a constituent image sensor
CN113256730B (zh) 2014-09-29 2023-09-05 快图有限公司 用于阵列相机的动态校准的系统和方法
FR3030884B1 (fr) * 2014-12-19 2016-12-30 Stmicroelectronics (Grenoble 2) Sas Structure de pixel a multiples photosites
US9942474B2 (en) 2015-04-17 2018-04-10 Fotonation Cayman Limited Systems and methods for performing high speed video capture and depth estimation using array cameras
FR3043495A1 (fr) * 2015-11-09 2017-05-12 St Microelectronics Crolles 2 Sas Capteur d'images a obturation globale
US10313609B2 (en) 2016-04-14 2019-06-04 Qualcomm Incorporated Image sensors having pixel-binning with configurable shared floating diffusion
US10313610B2 (en) 2016-04-14 2019-06-04 Qualcomm Incorporated Image sensors with dynamic pixel binning
US10482618B2 (en) 2017-08-21 2019-11-19 Fotonation Limited Systems and methods for hybrid depth regularization
EP3762967A1 (en) * 2018-03-09 2021-01-13 Imasenic Advanced Imaging, S.L. Binning pixels
KR102646521B1 (ko) 2019-09-17 2024-03-21 인트린식 이노베이션 엘엘씨 편광 큐를 이용한 표면 모델링 시스템 및 방법
EP4042101A4 (en) 2019-10-07 2023-11-22 Boston Polarimetrics, Inc. SYSTEMS AND METHODS FOR DETECTING SURFACE NORMALS USING POLARIZATION
EP4066001A4 (en) 2019-11-30 2024-01-24 Boston Polarimetrics, Inc. SYSTEMS AND METHODS FOR TRANSPARENT OBJECT SEGMENTATION USING POLARIZATION GUIDES
JP7462769B2 (ja) 2020-01-29 2024-04-05 イントリンジック イノベーション エルエルシー 物体の姿勢の検出および測定システムを特徴付けるためのシステムおよび方法
WO2021154459A1 (en) 2020-01-30 2021-08-05 Boston Polarimetrics, Inc. Systems and methods for synthesizing data for training statistical models on different imaging modalities including polarized images
US11953700B2 (en) 2020-05-27 2024-04-09 Intrinsic Innovation Llc Multi-aperture polarization optical systems using beam splitters
US12020455B2 (en) 2021-03-10 2024-06-25 Intrinsic Innovation Llc Systems and methods for high dynamic range image reconstruction
US11290658B1 (en) 2021-04-15 2022-03-29 Boston Polarimetrics, Inc. Systems and methods for camera exposure control
US11954886B2 (en) 2021-04-15 2024-04-09 Intrinsic Innovation Llc Systems and methods for six-degree of freedom pose estimation of deformable objects
US11689813B2 (en) 2021-07-01 2023-06-27 Intrinsic Innovation Llc Systems and methods for high dynamic range imaging using crossed polarizers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5941351B2 (ja) * 1976-09-13 1984-10-06 株式会社日立製作所 カラ−用固体撮像素子
US5134488A (en) * 1990-12-28 1992-07-28 David Sarnoff Research Center, Inc. X-Y addressable imager with variable integration
US5134489A (en) * 1990-12-28 1992-07-28 David Sarnoff Research Center, Inc. X-Y addressable solid state imager for low noise operation
FI97665C (fi) * 1995-11-21 1997-01-27 Planmed Oy Menetelmät ja laitteet kohteen kuvantamisessa
US5970115A (en) * 1996-11-29 1999-10-19 Varian Medical Systems, Inc. Multiple mode digital X-ray imaging system
FR2794287B1 (fr) * 1999-05-25 2003-06-06 Commissariat Energie Atomique Detecteur a semi-conducteur pour la detection de rayonnements ionisants
EP1102323B1 (en) * 1999-11-19 2012-08-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Method for detecting electromagnetic radiation using an optoelectronic sensor
US6365926B1 (en) * 2000-09-20 2002-04-02 Eastman Kodak Company CMOS active pixel with scavenging diode
US6759641B1 (en) * 2000-09-27 2004-07-06 Rockwell Scientific Licensing, Llc Imager with adjustable resolution
US6756616B2 (en) * 2001-08-30 2004-06-29 Micron Technology, Inc. CMOS imager and method of formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254360B1 (ko) * 2005-06-01 2013-04-12 옴니비전 테크놀러지즈 인코포레이티드 이미지 센서 및 이를 포함하는 카메라

Also Published As

Publication number Publication date
US20040135063A1 (en) 2004-07-15
US6878918B2 (en) 2005-04-12
EP1467410A2 (en) 2004-10-13
JP2004221585A (ja) 2004-08-05
EP1467410A3 (en) 2006-04-12

Similar Documents

Publication Publication Date Title
KR20040064239A (ko) 리셋 노이즈 억제 및 프로그램가능 비닝 능력을 갖춘ａｐｓ 화소
US11114487B2 (en) Photoelectric conversion apparatus and imaging system using the same
US9711561B2 (en) Solid-state imaging device and camera including discrete trench isolation structure
US8017983B2 (en) Solid-state imaging device
CN102005461B (zh) 固体摄像器件、固体摄像器件制造方法和电子装置
US6963092B2 (en) Image sensors including photodetector and bypass device connected to a power supply voltage
JP2004259733A (ja) 固体撮像装置
KR100539253B1 (ko) 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스
KR20040064237A (ko) 이중 게이트 ｐｍｏｓ를 구비한 ｃｍｏｓ 화소
JP2018049855A (ja) 固体撮像装置及び電子機器
JPH05152552A (ja) 固体撮像装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid