KR20040059365A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20040059365A
KR20040059365A KR1020020085980A KR20020085980A KR20040059365A KR 20040059365 A KR20040059365 A KR 20040059365A KR 1020020085980 A KR1020020085980 A KR 1020020085980A KR 20020085980 A KR20020085980 A KR 20020085980A KR 20040059365 A KR20040059365 A KR 20040059365A
Authority
KR
South Korea
Prior art keywords
trench
fine particles
oxide film
forming
film
Prior art date
Application number
KR1020020085980A
Other languages
English (en)
Inventor
윤일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020085980A priority Critical patent/KR20040059365A/ko
Publication of KR20040059365A publication Critical patent/KR20040059365A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 제조 공정 중 소자 분리막 형성방법에 관한 것으로, 특히, 통상의 STI 공정에 따라 트렌치를 형성한 후, 상기 트렌치를 실리콘 옥사이드(SiO2), 지르코늄옥사이드(ZrO2) 및 알루미늄 옥사이드(Al2O3) 등과 같은 세라믹 물질의 미세 입자로 매립하고, 소결 공정을 통하여 상기 미세 입자를 결합시키고 나서, PETEOS, O3TEOS 및 HLD 등을 이용하여, 상기 미세 입자가 매립된 트렌치의 상부를 다시 한번 완전히 매립함으로써, 종래에 트렌치 매립에 사용되던 HDP 산화막보다 저가이며, 갭필 능력이 떨어지는 PETEOS, O3TEOS 및 HLD 등을 사용하더라도, 상기 트렌치가 완전히 매립되도록 할 수 있는 소자 분리막의 형성 방법에 관한 것이다.

Description

반도체 소자의 소자 분리막 형성 방법{Method for forming the Isolation Layer of Semiconductor Device}
본 발명은 반도체 소자의 제조 공정 중 소자 분리막 형성방법에 관한 것으로, 특히, 통상의 STI 공정에 따라 트렌치를 형성한 후, 상기 트렌치를 우선, 실리콘 옥사이드(SiO2), 지르코늄옥사이드(ZrO2) 및 알루미늄 옥사이드(Al2O3) 등과 같은 세라믹 물질의 미세 입자로 매립하고, 소결 공정을 통하여 상기 미세 입자를 결합시키고 나서, PETEOS, O3TEOS 및 HLD 등을 이용하여, 상기 미세 입자가 매립된 트렌치의 상부를 다시 한번 매립함으로써, 종래에 트렌치 매립에 사용되던 HDP 산화막보다 저가이며, 갭필 능력이 떨어지는 PETEOS, O3TEOS 및 HLD 등을 사용하더라도, 상기 트렌치가 완전히 매립되도록 할 수 있는 소자 분리막의 형성 방법에 관한 것이다.
일반적으로, 실리콘기판 상에 트랜지스터와 커패시터 등을 형성하기 위하여 실리콘기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.
그런데, 상기 소자분리영역을 형성하는 공정에 있어서는, 실리콘 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서, 이러한 트렌치에 산화막을 매립시킨 후, 화학·기계적 연마 공정으로 상기 산화막의 불필요한 부분을 식각함으로써, 소자분리영역을 반도체 기판에 형성시키는 STI 공정이 최근에 많이 이용되고 있다.
이러한 STI 공정에 있어서, 상기 트렌치의 매립을 위하여 증착되는 산화막으로는 PETEOS, O3TEOS, HLD 및 HDP 등의 여러 종류의 산화막이 사용될 수 있으나, 최근 들어, 반도체 소자가 고집적화되고 미세화됨에 따라, 트렌치 또한 미세화되는 경향을 보이고 있으며, 이에 따라, 갭필 능력이 떨어지는 PETEOS, O3TEOS 및 HLD등을 사용하여, 트렌치를 매립할 경우, 완전한 갭필이 이루어지지 않는 문제점이 발생하게 되었다. 이 때문에, 최근의 소자 분리막 형성 공정에 있어서는 상기 PETEOS, O3TEOS 및 HLD에 비해 고가이며, 갭필 능력이 우수한 HDP 산화막을 이용하여, 트렌치를 매립하고 있다.
즉, 상기 종래 기술에 의하면, 비교적 고가인 HDP 산화막을 사용하여 트렌치를 매립하여야 하므로, 소자의 제조 원가가 상승하는 문제점이 발생하였으며, 특히, 반도체 소자가 더욱더 고집적화, 미세화 됨에 따라, 상기 HDP 산화막을 사용하더라도, 트렌치가 완전히 매립되지 않아서, 소자 분리막이 제대로 형성되지 못하는 문제점이 발생하고 있다.
이하, 첨부한 도면을 참고로 하여, 상기한 바와 같은 종래 기술의 문제점을 더욱 상술하기로 한다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체소자의 소자 분리막 형성 방법을 나타내는 공정 순서도이다.
상기 종래 기술에 따르면, 우선, 도 1a에 도시된 바와 같이, 실리콘기판(1) 상에 패드산화막(2)과 패드질화막(3)을 순차적으로 증착한 후, 상기 패드질화막(3) 상에 트렌치를 형성하기 위한 감광막(미도시함) 패턴을 형성한 다음, 이를 식각 마스크로 이용하여 실리콘기판을 건식 식각함으로써, 실리콘기판(1) 내에 트렌치(4)를 형성한다.
그리고 나서, 도 1b에 도시된 바와 같이, 상기 트렌치(4)가 형성된 실리콘기판(1)에 세정공정을 진행한 후, 결과물 전체에 갭필 산화막(5)으로 HDP 산화막을 이용하여, 이를 증착함으로써 상기 트렌치(4)를 매립하고, 950 ~ 1200℃의 온도로 30분간 열처리하여 갭필산화막(5)의 식각율을 낮게 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 고 선택비 슬러리(High Selectivity Slurry : HSS)를 이용하여, 식각 정지막의 역할을 하는 패드질화막(3) 상부까지 화학·기계적 연마 공정을 진행함으로써, 활성영역과 소자분리영역을 평탄화하고, 상기 패드 질화막(3)에 대해 인산 용액을 이용한 습식 세정 공정을 진행함으로써, 상기 패드 질화막을 제거하여 최종적인 소자 분리막(6)을 형성하게 되는 것이다.
즉, 상기 종래 기술에 의한 소자 분리막 형성 방법에 의하면, 미세한 트렌치를 완전히 매립할 수 있도록 하기 위해 비교적 고가인 HDP 산화막을 사용하고 있는 바, 이 때문에 반도체 소자의 제조 원가가 증가하는 문제점이 존재하였으며, 더구나, 이러한 HDP 산화막을 사용하더라도, 첨부한 도 2에서 볼 수 있는 바와 같이 트렌치가 완전히 매립되지 않는 문제점이 존재하였는 바, 이러한 종래 기술의 문제점으로 인하여, 저가의 PETEOS, O3TEOS 및 HLD 등을 갭필 산화막으로 이용하더라도, 미세한 트렌치를 완전히 매립할 수 있는 소자 분리막 형성 방법이 절실히 요구되고 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 저가의 산화막을 갭필 산화막으로 사용하더라도, 미세한 트렌치를 완전히 매립할 수 있어서, 결국, 고집적화, 미세화된 반도체 소자의 제조 공정에 바람직하게 적용될 수 있고, 이와 더불어, 반도체 소자의 제조 원가를 감소시킬 수 있도록 하는 반도체 소자의 소자 분리막 형성 방법을 제공하기 위한 것이다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체소자의 소자 분리막 형성 방법을 나타내는 공정 순서도이며,
도 2a 내지 도 2e는 본 발명에 의한 소자 분리막 형성 방법의 일례를 나타내는 공정 순서도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 실리콘 기판 102 : 패드 산화막
104 : 패드 질화막 106 : 트렌치
108 : 미세 입자 110 : 갭필 산화막
상기 목적을 달성하기 위하여, 본 발명은 패드 산화막과 패드 질화막이 순차 적층된 실리콘 기판 상부에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 따라, 상기 패드 질화막 및 실리콘 기판을 식각함으로써, 실리콘 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 내에 세라믹 물질의 미세 입자를 매립하고, 이를 소결시킴으로써, 상기 트렌치 내에 매립된 미세 입자를 결합시키는 단계; 및 상기 서로 결합된 미세 입자가 매립된 결과물 전체에 갭필 산화막을 증착함으로써, 상기 미세 입자가 채워진 트렌치의 상부를 완전히 매립하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법을 제공한다.
즉, 상기 본 발명에 의한 소자 분리막 제조방법에 의하면, 통상적인 STI 공정에 의해 형성된 트렌치를 우선 세라믹 물질의 미세 입자로 매립하고, 이러한 미세 입자를 소결시켜, 결합시킴으로써, 상기 트렌치의 하부를 상기 미세 입자로 채우고 나서, 이러한 트렌치의 상부를 갭필 산화막을 사용하여 다시 매립함으로서 소자 분리막을 형성하게 되는 바, 상기 갭필 산화막을 사용하여 매립할 트렌치의 깊이가 감소되므로, 종래 기술에 갭필 산화막으로 사용되던 HDP 산화막에 비해 비교적 저가이며, 갭필 능력이 떨어지는 산화막을 사용하더라도, 미세한 트렌치를 완전히 매립할 수 있게 되며, 따라서, 미세화, 고집적화된 반도체 소자에 바람직하게 적용될 수 있는 동시에, 반도체 소자의 제조 원가를 줄일 수 있게 된다.
상기 본 발명에 의한 소자 분리막의 형성 방법에 있어서, 상기 세라믹 물질로는 종래부터 반도체 소자에 사용되던 세라믹 물질을 모두 사용할 수 있으나, 특히, 실리콘 옥사이드, 지르코늄 옥사이드 또는 알루미늄 옥사이드를 사용함이 바람직하다. 또한, 상기 미세 입자의 크기는 20 nm 이하의 크기로 함이 바람직하다. 입자의 크기가 20 nm를 넘어가게 되면, 상기 미세 입자가 트렌치의 하부를 완전히 채우지 못할 우려가 있는 바, 20nm 이하의 미세 입자를 사용함으로써, 트렌치의 하부를 상기 입자로 완전히 채울 수 있어서, 결국, 본 발명의 효과를 극대화할 수 있는 것이다.
또한, 상기한 바와 같이, 본 발명에 의하며 갭필 능력이 떨어지는 산화막이라 하더라도, 갭필 산화막으로 사용할 수 있으므로, 상기 갭필 산화막으로는 종래부터 사용되던 일반적인 산화막을 모두 사용할 수 있으나, PETEOS, O3TEOS 및 HLD로 이루어진 그룹에서 선택된 산화막을 사용함이 바람직하다. 이러한 산화막은 비교적 저가에 구할 수 있는 것으로, 이러한 산화막을 사용함으로써, 반도체 소자의 제조 원가를 최대한 낮출 수 있게 된다.
상기 트렌치 하부에 매립된 미세 입자를 소결하는 공정은 사용되는 세라믹 물질의 종류에 따라 다르게 진행될 수 있으나, 실리콘 옥사이드, 지르코늄 옥사이드 또는 알루미늄 옥사이드를 사용하는 경우에는 1300℃에서 1 시간 동안 열처리함으로써 진행할 수 있다.
이하, 첨부한 도면을 참고로 하여, 본 발명에 의한 소자 분리막 형성 방법의 일례를 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예로써 제시된 것으로, 이러한 실시예에 의하여 본 발명의 권리 범위가 한정되지는 않는다.
도 2a 내지 도 2e는 본 발명에 의한 소자 분리막 형성 방법의 일례를 나타내는 공정 순서도이다.
상기 본 발명에 따르면, 우선, 종래 기술에서와 마찬가지로 실리콘기판(100) 상에 패드산화막(102)과 패드질화막(104)을 순차적으로 증착한 후, 상기 패드질화막(104) 상에 트렌치를 형성하기 위한 감광막(미도시함) 패턴을 형성한 다음, 이를 식각 마스크로 이용하여 실리콘기판을 건식 식각함으로써, 도 2a에 도시된 바와 같이, 실리콘기판(100) 내에 트렌치(106)를 형성한다.
그리고 나서, 도 2b에 도시된 바와 같이, 상기 트렌치(106)가 형성된 실리콘기판(100)에 세정공정을 진행한 후, 상기 트렌치(106) 내에 실리콘 옥사이드, 지르코늄 옥사이드 또는 알루미늄 옥사이드와 같은 세라믹 물질의 미세 입자(108)를 매립하고, 이를 소결시킴으로써, 상기 트렌치(106) 하부를 서로 결합된 세라믹 물질의 미세 입자(108)로 채우게 된다. 상기 미세한 입자를 매립하는 공정은 피치니법(pechini)법 등을 통하여, 20nm 이하의 크기로 형성된 세라믹 물질의 미세 입자를 터치 폴리싱(touch polishing)법을 사용하여 10초 내외의 짧은 시간 동안 상기 트렌치에 가함으로써 진행할 수 있으며, 이러한 공정에 의하여 상기 트렌치의하부를 미세 입자(108)로 매립시킬 수 있다. 또한, 상기 트렌치의 하부에 매립된 미세 입자를 소결시키는 공정은 1300℃의 온도에서 1 시간 동안 열처리함으로써 진행하게 된다.
이러한 공정을 진행하면, 도 2b에 도시된 바와 같이 트렌치(106)의 하부는 서로 결합된 미세 입자로 완전히 채워지게 되는 바, 이 때문에 추후에 갭필 산화막을 사용하여 매립할 트렌치 상부의 잔여 깊이가 줄어들게 된다.
한편, 상기 미세 입자를 채우는 공정을 진행한 후에는 도 2c에 도시된 바와 같이, PETEOS, O3TEOS 및 HLD 등의 산화막을 갭필 산화막(110)으로 사용하여, 이를 상기 미세 입자가 채워진 결과물 전체에 증착 함으로써, 미세 입자가 하부를 채우고 있는 트렌치(106)의 상부를 갭필 산화막(110)으로 완전히 채우는 한편, 패드 질화막(104)의 상부에 산화막을 형성하게 된다.
이러한 공정에 있어서는 트렌치(106)의 하부가 이미 미세 입자(108)로 완전히 채워져 있으므로, 결국, 트렌치 중 상기 미세 입자층 상부의 잔여 깊이만을 갭필 산화막(110)을 사용하여 매립하면 되며, 따라서, 갭필 능력이 떨어지는 PETEOS, O3TEOS 또는 HLD 등을 사용하더라도, 미세한 트렌치(106)의 내부를 완전히 채울 수 있게 되는 것이다.
상기 갭필 산화막에 대한 증착 공정을 진행한 후에는 상기 산화막(110)에 대해 950 ~ 1200℃의 온도로 30분간 열처리하여 갭필 산화막(110)의 식각율을 낮게 형성한다.
그리고 나서, 도 2d에 도시된 바와 같이, 고 선택비 슬러리(High Selectivity Slurry : HSS)를 이용하여, 식각 정지막의 역할을 하는 패드 질화막(104) 상부까지 화학·기계적 연마 공정을 진행함으로써, 활성영역과 소자분리영역을 평탄화하고 나서, 도 2e에서 볼 수 있는 바와 같이, 상기 패드 질화막(104)에 대해 인산 용액을 이용한 습식 세정 공정을 진행함으로써, 상기 패드 질화막을 제거하여 최종적인 소자 분리막을 형성하게 되는 것이다.
즉, 상기 본 발명에 의한 소자 분리막 형성 방법에 의하면, 트렌치의 하부를 세라믹 물질의 미세 입자로 완전히 채우고 나서, 그 상부만을 갭필 산화막으로 채우게 되는 바, 비교적 저가이고, 갭필 능력이 떨어지는 산화막을 갭필 산화막으로 사용하더라도, 미세한 트렌치가 완전히 채워지도록 할 수 있으며, 이에 따라, 반도체 소자의 제조 원가를 줄일 수 있는 동시에, 미세화, 고집적화된 반도체 소자의 소자 분리막 형성을 위해 바람직하게 적용될 수 있게 된다.
따라서, 상기 본 발명에 의하면, 반도체 소자가 고집적화, 미세화됨에 따라 트렌치가 미세화되더라도, 상기 트렌치에 갭필 산화막을 완전히 채울 수 있게 되어, 갭필 공정 효과를 극대화시킬 수 있게 되며, 또한, 갭필 산화막으로 비교적 저가인 PETEOS, O3TEOS 또는 HLD 등을 사용할 수 있게 되어, 반도체 소자의 제조 원가를 줄일 수 있게 된다.

Claims (5)

  1. 패드 산화막과 패드 질화막이 순차 적층된 실리콘 기판 상부에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴에 따라, 상기 패드 질화막 및 실리콘 기판을 식각함으로써, 실리콘 기판 내에 트렌치를 형성하는 단계;
    상기 트렌치 내에 세라믹 물질의 미세 입자를 매립하고, 이를 소결시킴으로써, 상기 트렌치 내에 매립된 미세 입자를 결합시키는 단계; 및
    상기 서로 결합된 미세 입자가 매립된 결과물 전체에 갭필 산화막을 증착함으로써, 상기 미세 입자가 채워진 트렌치의 상부를 완전히 매립하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서, 상기 세라믹 물질로는 실리콘 옥사이드, 지르코늄 옥사이드 또는 알루미늄 옥사이드를 사용함을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 미세 입자는 20 nm 이하의 크기로 함을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서, 상기 갭필 산화막으로는 PETEOS, O3TEOS 및 HLD로 이루어진 그룹에서 선택된 산화막을 사용함을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 트렌치 하부에 매립된 미세 입자를 소결하는 공정은 1300℃에서 1 시간 동안 열처리함으로써 진행함을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
KR1020020085980A 2002-12-28 2002-12-28 반도체 소자의 소자 분리막 형성 방법 KR20040059365A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020085980A KR20040059365A (ko) 2002-12-28 2002-12-28 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085980A KR20040059365A (ko) 2002-12-28 2002-12-28 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20040059365A true KR20040059365A (ko) 2004-07-05

Family

ID=37351374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085980A KR20040059365A (ko) 2002-12-28 2002-12-28 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20040059365A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802381B1 (ko) * 2005-12-26 2008-02-13 주식회사 아토 대기압 화학기상증착 장치를 이용하여 나노 갭을 채우는이산화규소 절연막 증착 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802381B1 (ko) * 2005-12-26 2008-02-13 주식회사 아토 대기압 화학기상증착 장치를 이용하여 나노 갭을 채우는이산화규소 절연막 증착 방법

Similar Documents

Publication Publication Date Title
US6468853B1 (en) Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US8580649B2 (en) Method for manufacturing semiconductor device
KR101615814B1 (ko) 얕은 트렌치 격리 구조물의 형성 방법
US6242320B1 (en) Method for fabricating SOI wafer
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
US6127244A (en) Method of manufacturing semiconductor device
JP2001267413A (ja) 実質的に平坦なトレンチ分離領域を有する半導体デバイス及びその製造方法
KR100528569B1 (ko) 실리콘 기판에 트렌치 구조물을 형성하는 방법
KR100234416B1 (ko) 반도체장치의 소자분리방법
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
US20020072196A1 (en) Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
US6436833B1 (en) Method for pre-STI-CMP planarization using poly-si thermal oxidation
US6103581A (en) Method for producing shallow trench isolation structure
KR20040059365A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100731090B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100511903B1 (ko) 에스오아이 기판의 제조방법
KR100511896B1 (ko) 에스오아이 기판의 제조방법
CN102468214A (zh) 浅沟槽隔离结构及其形成方法
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR20090022227A (ko) 소자분리막 제조 방법
KR20010009416A (ko) 박막의 질화막을 이용한 트렌치형 소자분리 방법
KR100454850B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100303365B1 (ko) 에스오아이 기판의 제조방법
KR20000060946A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application