KR20040058453A - 유기전계 발광소자용 박막트랜지스터의 제조방법 - Google Patents
유기전계 발광소자용 박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20040058453A KR20040058453A KR1020020084609A KR20020084609A KR20040058453A KR 20040058453 A KR20040058453 A KR 20040058453A KR 1020020084609 A KR1020020084609 A KR 1020020084609A KR 20020084609 A KR20020084609 A KR 20020084609A KR 20040058453 A KR20040058453 A KR 20040058453A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- crystal
- laser beam
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000005401 electroluminescence Methods 0.000 title 1
- 238000002425 crystallisation Methods 0.000 claims abstract description 32
- 230000008025 crystallization Effects 0.000 claims abstract description 30
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000002844 melting Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims description 46
- 239000013078 crystal Substances 0.000 claims description 41
- 239000010408 film Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 67
- 239000002245 particle Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 239000002250 absorbent Substances 0.000 description 3
- 230000002745 absorbent Effects 0.000 description 3
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012686 silicon precursor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 유기전계 발광소자에 관한 것으로, 특히 다결정 박막트랜지스터를 구동 소자 및 스위칭 소자의 액티브층으로 사용하는 유기전계 발광소자에 있어서, 상기 다결정 액티브층을 형성하는 방법에 관한 것이다.
본 발명에 따른 유기전계 발광소자용 박막트랜지스터의 액티브층 형성방법은, 일반적인 엑시머 레이저를 사용한 결정화 방법에서, 완전용융대(near complete melting)의 에너지를 사용하여 결정화함으로서 작지만 균일한 그레인으로 구성된 다결정 실리콘을 얻는 제 1 방법과, 측면성장 결정화 방법(SLS방법)을 이용하여 결정화하는 제 2 방법을 제안한다.
전술한 바와 같은 방법 공정상 효율을 높일 수 있을 뿐 아니라 동작특성이 개선된 박막트랜지스터를 제공하여, 유기전계 발광소자의 표시능을 개선할 수 있는 장점이 있다.
Description
본 발명은 유기전계 발광소자에 관한 것으로 특히, 유기전계 발광소자의 다결정 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
또한, 유기전계 발광소자는 고품위 패널특성(저전력, 고휘도, 고반응속도, 저중량)을 나타낸다. 이러한 특성때문에 OELD는 이동통신 단말기, CHS, PDA, Camcorder, Palm PC등 대부분의 consumer전자 응용제품에 사용될수 있는 강력한 차세대 디스플레이로 여겨지고 있다.
또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.
이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
반면 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있다.
도 1은 종래의 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 유기전계 발광소자(10)는 투명한 제 1 기판(12)의 상부에 박막트랜지스터(T)어레이부(14)와, 상기 박막트랜지스터 어레이부(14)의 상부에 제 1 전극(16)과 유기 발광층(18)과 제 2 전극(20)이 구성된다.
이때, 상기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.
상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착되므로서 캡슐화된 유기전계 발광소자(10)가 완성된다.
이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분과 산소를 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 흡습제(22)를 채우고 테이프(25)로 고정한다.
이하, 도 2를 참조하여 유기전계 발광소자의 한 화소에 대응하는 어레이부를 개략적으로 설명한다.
도 2는 유기전계 발광소자에 포함되는 박막트랜지스터 어레이부를 개략적으로 도시한 평면도이다.
일반적으로, 능동 매트릭스형 박막트랜지스터 어레이부는 기판(12)에 정의된 다수의 화소마다 스위칭 소자(TS)와 구동 소자(TD)와 스토리지 캐패시터(storage capacitor : CST)가 구성되며, 동작의 특성에 따라 상기 스위칭 소자(TS) 또는 구동 소자(TD)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.
이때, 상기 기판(12)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예를 들 수 있다.
도시한 바와 같이, 기판(12)상에 서로 소정 간격 이격 하여 일 방향으로 구성된 게이트 배선(32)과, 상기 게이트 배선(32)과 절연막을 사이에 두고 서로 교차하는 데이터 배선(34)이 구성된다.
동시에, 상기 데이터 배선(34)과 평행하게 이격된 위치에 일 방향으로 전원 배선(35)이 구성된다.
상기 스위칭 소자(TS)와 구동 소자(TD)로 각각 게이트 전극(36,38)과 액티브층(40,42)과 소스 전극(46,48) 및 드레인 전극(50,52)을 포함하는 박막트랜지스터가 사용된다.
전술한 구성에서, 상기 스위칭 소자(TS)의 게이트 전극(36)은 상기 게이트 배선(32)과 연결되고, 상기 소스 전극(46)은 상기 데이터 배선(34)과 연결된다.
상기 스위칭 소자(TS)의 드레인 전극(50)은 상기 구동 소자(TD)의 게이트 전극(38)과 콘택홀(54)을 통해 연결된다.
상기 구동 소자(TD)의 소스 전극(48)은 상기 전원 배선(35)과 콘택홀(56)을 통해 연결된다.
또한, 상기 구동 소자(TD)의 드레인 전극(52)은 화소부(P)에 구성된 제 1 전극(16)(발광부의 제 1 전극)과 접촉하도록 구성된다.
이때, 상기 전원 배선(35)과 그 하부의 다결정 실리콘층인 제 1 전극(15)은 절연막을 사이에 두고 겹쳐져 스토리지 캐패시터(CST)를 형성한다.
이하, 도 3을 참조하여 전술한 바와 같이 구성된 박막트랜지스터 어레이부를포함하는 유기전계 발광소자의 단면구성을 설명한다.
도 3은 도 2의 Ⅲ-Ⅲ`을 따라 절단한 유기전계 발광소자의 단면도이다.(구동소자와 발광부의 단면만을 도시한 도면이다.)
도시한 바와 같이, 유기전계 발광소자는 게이트 전극(38)과, 액티브층(42)과 소스 전극(48)과 드레인 전극(52)을 포함하는 구동소자인 박막트랜지스터(TD)가 구성되고, 구동소자(TD)의 상부에는 절연막(57)을 사이에 두고 구동소자(TD)의 드레인 전극(52)과 접촉하는 제 1 전극(16)과, 제 1 전극(16)의 상부에 특정한 색의 빛을 발광하는 발광층(18)과, 발광층(18)의 상부에는 제 2 전극(20)이 구성된다.
상기 구동소자(TD)와는 병렬로 스토리지 캐패시터(CST)가 구성되며, 소스 전극(56)은 스토리지 캐패시터(CST)의 제 2 전극(전원배선)(35)과 접촉하여 구성되며, 상기 제 2 전극(36)의 하부에는 상기 제 1 전극(15)이 구성된다.
상기 구동소자(TD)와 스토리지 캐패시터(CST)와 유기 발광층(18)이 구성된 기판의 전면에는 제 2 전극(20)이 구성된다.
이하, 도 4는 종래의 유기전계 발광소자의 등가회로도이다.
도시한 바와 같이, 기판(12)의 전면에 서로 이격하여 평행하게 구성된 데이터 배선(34)과 전원배선(35)이 구성되고, 상기 데이터 배선(34)과 전원배선(35)과 수직하게 교차하고, 상기 데이터배선(34)과는 화소영역(P)을 정의하는 게이트 배선(32)이 구성된다.
상기 화소 영역(P) 내에는 앞서 설명한 구성으로 스위칭 소자(Ts)와 구동 소자(TD)와 캐패시터(CST)가 구성된다.
그리고, 상기 구동소자(TD)와 연결되는 발광부(EL)가 구성된다.
전술한 구성에서, 상기 스위칭 소자(TS)와 구동 소자(TD)는 다결정 박막트랜지스터로 제작되며, 다결정 박막트랜지스터의 액티브층은 일반적으로 레이저빔을 이용한 결정화 공정으로 형성된다.
이하, 도 5a 내지 도 5d를 참조하여, 종래의 레이저 공정을 이용한 다결정 액티브층 형성방법을 설명한다.
도 5a 내지 도 5d는 종래의 레이저결정화 방법에 따른 다결정 액티브층 형성공정을 순서대로 도시한 공정 단면도이다.
도 5a에 도시한 바와 같이, 먼저 기판(60)상에 산화 실리콘(SiO2)을 증착하여 버퍼층(62)을 형성한다.
연속하여, 상기 버퍼층(62)의 상부에 비정질 실리콘(A-Si:H)을 증착한 후 탈수소화 공정을 진행하여 비정질 선행막(64)을 형성한다.
도 5b에 도시한 바와 같이, 상기 비정질 선행막(64)의 상부로 니얼컴플리트 멜팅(near complete melting)영역대의 레이저빔을 조사하면, 상기 비정질 선행막은 대부분 용융된 용융질(66)와 그 하부에 미쳐 용융되지 않은 부분인 실리콘 씨드(seed)(68)가 부분적으로 남게 된다.
도 5c에 도시한 바와 같이, 상기 용융된 비정질 실리콘은 순간적으로 급속히냉각되면서 상기 씨드를 중심으로 측면성장하면서 다수의 결정립(grain)(70)으로 결정화 하게 된다.
그런데, 이는 도 5d에 도시한 바와 같이 결정이 완료되면 각 결정립(70)이 충돌하는 지점에서 결정립계(그레인의 바운더리)(74)가 심하게 돌출되는 문제가 발생한다.
또한, 상기 니얼컴플리트멜팅영역대의 에너지로 비정질 선행막을 결정화 하게되면 그레인의 크기가 일정하지 않은 분포를 가지게 된다.
이에 대해서는 이하, 도 6과 도 7을 참조하여 설명한다.
도 6은 레이저 에너지 밀도에 따른 입자의 크기의 관계를 나타낸 그래프이다.
그래프에서 표시한 영역Ⅱ는 니얼컴플리트멜팅영역대이고, 영역 Ⅲ은 컴플리트 멜팅영역대를 나타낸다.
보여지는 바와 같이, 니얼컴플리트멜팅영역대(영역 Ⅱ)의 레이저빔을 조사하여 비정질 실리콘을 결정화하게 되면, 입자(70)의 크기가 고르지 못한 분포를 가지게 되나, 컴플리트 멜팅영역대(영역 Ⅲ)의 레이저빔을 조사하면 입자의 크기는 작으나 고른 분포를 나타냄을 알 수 있다.
도 7은 레이저 빔 프로파일(laser beam profile)을 나타낸 그래프이다.
도시한 바와 같이, 일정한 영역을 결정하 하기 위해 1회의 조사로 결정화 된 영역의 90%를 레이저빔을 겹쳐 조사하는 공정을 진행해야만 입자의 크기가 균일한 결정을 얻을 수 있다.
따라서, 니얼컴플리트멜팅영역대의 에너지로 결정화를 하게 되면 레이저를 90%이상 중첩하여 조사하여 결정립의 입자가 고른 분포를 가지도록 해야 한다.
따라서, 공정시간이 길어 수율이 저하되는 문제가 있으며, 또한, 종래의 레이저 결정화 공정은 같은 위치를 수회 레이저 빔을 조하하기 때문에, 결정립계가 심하게 돌출되는 문제를 해결하기 위해 진공에서 결정화 공정이 이루어 져야 하기 때문에 공정상 효율이 떨어지는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 본 발명에 따른 유기전계 발광소자용 다결정 박막트랜지스터의 액티브층을 결정화하는 제 1 방법은 대기 또는 질소(N2)분위기에서 완전용융대의 에너지를 가지는 레이저빔을 조사하여 결정립의 크기가 일정한 결정층을 얻는 것이고, 제 2 방법은 그레인 바운더리의 길이를 제어하기 용이한 측면 성장 결정화 방법을 이용하여 액티브층을 결정화하는 방법을 제안한다.
상기 제 1 방법에 의해 결정화된 액티브층은 비록 결정립이 작게 형성되나 고른 분포를 가질 수 있기 때문에 유기전계 발광소자가 고른 화질을 가질 수 있는 장점이 있고, 제 2 방법은 결정립들이 일 방향으로 연장하여 구성되기 때문에 속도가 빠른 외부 회로와 호환을 완벽히 실현할 수 있고, 특히 빠른 데이터 처리 속도가 요구되는 고해상도 유기전계발광소자에 적용할 수 있는 장점이 있다.
도 1은 유기전계 발광소자를 개략적으로 도시한 단면도이고,
도 2는 종래의 유기전계 발광소자의 어레이배선 구성을 개략적으로 도시한 평면도이고,
도 3은 도 2의 Ⅲ-Ⅲ`을 따라 절단한 단면도이고,
도 4는 유기전계 발광소자의 일반적인 등가회로로 도시한 평면도이고,
도 5a 내지 도 5d는 종래의 다결정 실리콘 형성공정을 공정 순서대로 도시한 공정 단면도이고,
도 6은 레이저 에너지 밀도에 따른 입자의 크기의 관계를 나타낸 그래프이다.
도 7은 종래에 따른 레이저 빔 프로파일을 나타낸 도면이고,
도 8a 내지 도 8c는 본 발명의 제 1 실시예에 따른 실리콘 결정화 공정을 공정 순서에 따라 도시한 공정 단면도이고,
도 9는 본 발명에 따른 레이저 빔 프로파일을 나타낸 도면이고,
도 10은 측면성장 결정화에 사용되는 마스크의 구성을 개략적으로 도시한 평면도이고,
도 11a 내지 도 11e는 본 발명의 제 2 실시예에 따른 실리콘 결정화 공정을 공정 순서에 따라 도시한 공정 단면도이고,
도 12과 도 13은 본 발명의 제 1 예에 따른 p형 다결정 박막트랜지스터의 단면구성과 평면구성을 나타낸 도면이고,
도 14는 본 발명의 제 2 예에 따른 n형 박막트랜지스터의 평면구성을 나타낸 도면이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 버퍼층 110 : 결정립(그레인)
112 : 다결정층
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 폴리실리콘 형성방법은 기판 상에 비정질 실리콘 선행막을 형성하는 단계와; 상기 비정질 선행막에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔를 조사하여, 비정질 선행막의 일부를 1차 결정화하는 단계와; 상기 1차 결정화된 부분의 1/2영역에 대응하는 부분에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔을 겹쳐 조사하여, 2 차 결정화하는 단계와; 상기 결정화를 반복하여, 상기 비정질 선행막을 다결정 실리콘층으로 결정화하는 단계를 포함한다.
상기 니얼컴플리트멜팅 영역대의 에너지는 420J/㎡인이다.
본 발명의 특징에 따른 유기전계 발광소자용 다결정 박막트랜지스터 제조방법은 기판 상에 비정질 실리콘 선행막을 형성하는 단계와; 상기 비정질 선행막에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔를 조사하여, 비정질 선행막의 일부를 1차 결정화 하는 단게와; 상기 1차 결정화된 부분의 1/2영역에 대응하는 부분에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔을 겹쳐 조사하여, 2 차 결정화하는 단계와; 상기 결정화를 반복하여, 상기 비정질 선행막을 다결정실리콘층으로 결정화 하는 단계와; 상기 다결정 실리콘층을 패턴하고, 제 1 액티브 영역과, 제 1 액티브 영역의 양측을 제 2 액티브 영역으로 정의하는 단계와; 상기 제 1 액티브 영역의 상부에 제 1 절연막과 게이트 전극을 형성하는 단계와; 상기 제 1 절연막의 상부로부터 상기 제 2 액티브 영역 n+ 또는 p+을 도핑하여, 오믹 콘택층으로 형성하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 2 절연막을형성하고 패턴하여, 상기 오믹 콘택층을 노출하는 단계와; 상기 오믹 콘택층과 접촉하면서 소정간격 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 다결정 박막트랜지스터 제조방법은 기판 상에 비정질 실리콘 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 일 방향으로 연장된 막대 형상의 투과부와 차단부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 레이저빔을 조사하여, 상기 마스크의 투과부에 대응하는 영역을 결정립의 측면 성장방향이 대칭되는 제 1 결정영역과 제 2 결정영역으로 결정화하는 단계와; 상기 마스크 또는 기판을 이동하여, 상기 마스크의 투과부가 상기 제 1 결정영역의 일부와 중첩하도록 하는 단계와; 상기 마스크의 상부에서 레이저 빔을 조사하여, 상기 제 1 결정영역의 결정립이 연속하여 측면성장한 제 1 영역과 새롭게 결정화된 제 2 영역으로 구성된 결정층을 형성하는 단계와; 상기 결정공정을 반복하여, 측면성장한 결정립으로 구성된 다결정 실리콘층을 형성하는 단계와; 상기 다결정 실리콘층을 패턴하고, 제 1 액티브 영역과, 제 1 액티브 영역의 양측을 제 2 액티브 영역으로 정의하는 단계와; 상기 제 1 액티브 영역의 상부에 제 1 절연막과 게이트 전극을 형성하는 단계와; 상기 제 1 절연막의 상부로부터 상기 제 2 액티브 영역 n+ 또는 p+을 도핑하여, 오믹 콘택층으로 형성하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성하고 패턴하여, 상기 오믹 콘택층을 노출하는 단계와; 상기 오믹 콘택층과 접촉하면서 소정간격 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
이때, 상기 박막트랜지스터의 오믹콘택층에 도핑된 불순물이 n+일 경우에는상기 결정층의 결정립의 방향은 상기 소스 및 드레인 전극의 사이의 길이 방향에 대해 수직한 방향으로 형성하고, 상기 박막트랜지스터의 오믹콘택층에 도핑된 불순물이 p+일 경우에는 상기 결정층의 결정립의 방향은 상기 소스 및 드레인 전극의 사이의 길이 방향에 대해 평행한 방향으로 형성한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 제 1 실시예 --
본 발명의 제 1 실시예는 유기전계 발광소자용 다결정 박막트랜지스터의 액티브층을 결정화 할 때, 완전멜팅용융대(near complete melting)의 에너지를 가지는 레이저빔을 조사하여 결정화하는 것을 특징으로 한다.
이하, 도 8a 내지 도 8c는 본 발명의 제 1 실시예에 따른 실리콘 결정화 공정을 공정 순서에 따라 도시한 공정 단면도이다.
먼저, 도 8a에 도시한 바와 같이, 투명한 절연 기판(100)상에 산화 실리콘(SiO2)을 증착하여 버퍼층(102)을 형성한다.
상기 버퍼층(102)의 상부에 비정질 실리콘을 증착한 후 탈수소화 공정을 진행하여 비정질 선행막(104)을 형성하다.
다음으로 도 8b에 도시한 바와 같이, 상기 비정질 선행막(104)의 상부에서 레이저 빔을 조사한다.
이때, 상기 레이너빔의 에너지 영역대는 앞서 설명한 도 6의 그래프에서 영역Ⅲ(완전멜팅영역대)에 해당하며 약 420J/m2의 에너지값을 가진다.
상기한 바와 같은 에너지대의 레이저빔을 조사하게 되면, 비정질 선행막은 순간적으로 모두 용융되어 미세한 핵(106)으로 구성된 용융질(108)로 변하게 된다.
상기 용융된 비정질 선행막이 급속히 냉각되면서 도 8c에 도시한 바와 같은 작지만 고른 결정립(110)분포를 가진 결정층(112)이 된다.
전술한 공정에서, 완전멜팅영역대(도 6의 영역Ⅲ)로 결정화를 진행하게 되면 입자의 분포가 고르기 때문에 도 9에 도시한 바와 같이, 최대 에너지강도가 유지되는 빔너비의 50%정도만 겹쳐 조사하는 것이 가능해 진다.
따라서, 생산성이 향상되며 빔을 반복해서 조사하지 않아도 되므로 종래와는 달리 진공분위기에서 공정을 진행할 필요 없이 대기 또는 질소(N2)분위기에서 공정을 진행하는 것이 가능하다.
또한, 완전멜팅 영역은 에너지의 범위가 넓기 때문에 프로세스 윈도우(pross window)가 증가하게 된다.
전술한 바와 같이 형성된 다결정 액티브층은 비록 입자는 작으나, 유기전계 발광소자의 동작 특성상 균일도를 보장한다는 측면에서 유리한 장점을 가진다.
이하, 제 2 실시예는 다결정 박막트랜지터의 액티브층을 결정화하는 또 다른 방법을 제안한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예는 일방향(연속적인) 측면결정화(sequential lateral solidification : 이하, "SLS"라 칭함)방법을 통해 유기전계 발광소자용 다결정 박막트랜지스터의 액티브층을 형성하는 것을 특징으로 한다.
상기 SLS 기술은 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화하는 것이다.
이때, 상기 레이저빔을 소정의 형상으로 가공하기 위한 마스크를 필요로 하게 된다.
도 10은 SLS결정화 공정시 사용되는 마스크의 대략적인 구성이다.
도시한 바와 같이, SLS 공정에 사용되는 마스크(M)는 레이저빔을 소정의 형상으로 정의하는 슬릿 형상의 투과부(E)와, 레이저 빔을 차단하는 차단부(F)로 구성된다.
상기 투과부(E)는 레이저빔 패턴을 정의하며, 투과부의 형상에 따라 하부의 비정질 선행막이 결정화된다.
이하, 도 11a 내지 도 11e를 참조하여, 상기 마스크를 이용한 일방향의 측면성장 결정화 공정에 따른 폴리실리콘 형성방법을 설명한다.
도 11a 내지 도 11e는 본 발명의 제 2 실시예에 따른 실리콘 결정화 공정을 공정 순서에 따라 도시한 공정 단면도이다.
(이때, 상기 마스크에는 3개의 슬릿이 형성되었다고 가정하자.)
도 11a에 도시한 바와 같이, 기판(200)상에 비정질 실리콘(a-Si:H)을 증착한 후, 탈수소화 공정을 진행하여 비정질 선행막(202)을 형성한다.
도 11b는 레이저 빔을 1차 조사하였을 경우이며, 비정질 실리콘이 결정질 실리콘으로 결정화되는 단계를 도시한 도면이다.
먼저, 비정질 선행막(202)의 상부에 위치한 상기 마스크(미도시)를 통해 1차 레이저 빔을 조사한다. 이때, 조사된 레이저 빔은 상기 마스크에 구성된 다수의 슬릿(투과영역)에 의해 나누어져 부분적(G,H,I)으로 비정질 선행막(202)을 녹여 액상화한다. 이와 같은 경우, 상기 레이저 에너지의 정도는 상기 비정질 실리콘 박막이 완전히 녹을 정도의 고 에너지 영역대(complete melting regime)를 사용한다.
상기 완전히 멜팅되어 액상화된 실리콘은 레이저빔의 조사가 끝나면 비정질 실리콘 영역과 액상화된 실리콘 영역의 계면(204a,204b)에서 실리콘 결정립(206a,206b)의 측면성장이 진행된다. 결정립의 측면성장은 상기 계면(204a,204b)에 대해 수직으로 일어난다.
일반적으로 레이저빔 조사공정으로 진행되는 결정성장의 길이는 일반적으로 1㎛∼1.5㎛의 길이로 성장하게 되며, 빔 패턴이 상기 그레인 성장길이의 두배 보다 크다면, 도시한 바와 같이 상기 실리콘 영역의 양측 계면에서 각각 성장한 그레인(J)과 그레인(K)이 근접하는 영역은 다수의 핵생성영역(미세 다결정 실리콘 입자영역)(L)이 존재하게 된다.
전술한 바와 같은 1 차 레이저빔 조사를 통한 결정화 공정으로, 상기마스크(도 10의 M)에 구성한 슬릿(E)의 수만큼 한 블럭내에 부분적으로 결정화된 영역(G,H,I)이 발생한다.
다음으로, 도 11c에 도시한 바와 같이, 상기 레이저 빔을 1차 조사하여 결정화 된 기판(200) 상부의 마스크(미도시)를 이동하여, 상기 마스크(M)의 투과부(E)가 상기 핵 생성영역(L)을 기준으로 일 측 영역(J)의 결정립(206a)의 길이보다 작게 마스크를 이동한 후, 다시 2차 레이저빔 조사를 실시한다.
전술한 바와 같이 하는 이유는, 상기 마스크(미도시)를 통해 형성된 레이저 빔 패턴이 상기 핵 생성영역(L)에 근접하여 위치하게 된다면, 상기 핵은 씨드(seed)로 작용하여 상기 1 차 레이저 조사공정에 의해 형성된 결정과는 다른 독립적인 결정이 성장하게 된다. 이와 같은 경우에는 상기 그레인의 결정성장이 더욱 진행될 수 없다.
따라서, 상기 레이저 빔 패턴이 상기 핵 생성영역(L)을 포함하여 위치할 수 있도록 하기 위해 전술한 바와 같이, 상기 레이저 빔 패턴(마스크 패턴)을 상기 그레인의 측면성장 길이보다 작게 즉, 1 ㎛이하로 이동해야 한다.
도 11d는 레이저 빔을 2차 조사하여, 그레인이 성장한 모양을 도시한 도면이다.
전술한 바와같이, 마스크를 위치시킨 후 레이저 빔을 조사하게 되면, 2차 조사된 레이저빔에 닿은 실리콘 부분은 상기 결정영역의 상당 부분과 비정질 영역을 포함하며, 이 두 영역은 액상화 된 후 다시 결정화된다.
이때, 1 차 조사결과로 형성된 다결정 실리콘 영역(J)의 실리콘 결정립(도11b의 206a)에 연속하여 실리콘 용융영역으로 그레인의 측면성장이 이루어진다.
2 차 레이저빔 조사가 끝난 후의 실리콘 결정은 1 차 조사에 의해 성장한 제 1 그레인 영역(J+α)과 핵생성 영역(L`)과 새로운 제 2 그레인 영역(K`)으로 형성된다.
따라서, 전술한 바와 같은 공정을 다수 반복하여 도 11e에 도시한 바와 같이 한 블록에 해당하는 비정질막 결정질 실리콘막(210)으로 형성할 수 있다.
또한, 상기 블록단위의 결정화 공정을 반복하여, 큰 면적의 비정질 박막(202)을 결정질 박막으로 형성할 수 있다.
전술한 바와 같은 방법으로 제작된 폴리실리콘은 패턴되어 박막트랜지스터의 액티브층으로 사용된다. 이하, 도 12와 도 13을 참조하여 p형 다결정 박막트랜지터와 n형 다결정 박막트랜지스터의 구성을 설명한다.
도 12와 도 13은 본 발명의 제 1 예에 따른 p형 다결정 박막트랜지스터의 단면구성과 평면구성이다. 도 12와 도 13을 함께 설명한다.
도시한 바와 같이, 박막트랜지스터는 기판(300)상에 앞서 설명한 공정으로 제작된 다결정 액티브층(304)을 형성한다.
상기 다결정 액티브층(304)은 액티브 패널층이 되는 제 1 액티브 영역(304a)과, 이의 양측에 위치하고 오믹 영역이 되는 제 2 액티브 영역(304b)으로 정의된다.
상기 액티브층(304)의 상부에는 게이트 절연막(306)이 위치하고, 게이트 절연막 상부(306)의 상기 제 1 액티브영역(304a)에 대응하여 게이트 전극(308)을 형성한다.
상기 게이트 전극(308)이 형성된 기판(300)의 전면에는 상기 제 2 액티브 영역(304b)을 노출하는 층간 절연막(310)이 위치한다. 상기 층간 절연막(310)의 상부에는 상기 노출된 제 2 액티브 영역(304b)과 각각 접촉하는 소스 전극(312)과 드레인 전극(314)을 구성한다.
전술한 바와 같은 구성에서, 상기 제 2 액티브 영역(304b)에는 p형 불순물을 도핑하게 되는데, 이때 액티브층(304)을 이루는 결정립계(305)는 채널길이(소스 전극과 드레인 전극 사이의 거리, D) 방향으로 형성하는 것을 특징으로 한다.
도 14는 n형 다결정 박막트랜지스터의 구성을 개략적으로 도시한 평면도이다.
n형 다결정 박막트랜지스터의 단면 구성은 도 13과 동일하므로 설명은 생략하도록 한다. 단, 상기 오믹 영역에 불순물을 도핑할 때 n형 불순물을 도핑한다.
도시한 바와 같이, 일방성 결정화 공정을 통해 액티브층(304)을 형성할 경우, n형 박막트랜지스터의 경우에는 결정립의 결정립계(305)가 채널길이의 수직방향이 되도록 한다.
이와 같이 하면, 스트레스에 둔감하게 되어 신뢰성을 확보할 수 있는 장점이 있다.
전술한 바와 같은 공정을 통해 본 발명의 제 1 실시예와 제 2 실시예에 따른 유기전계발광소자용 다결정 박막트랜지스터의 다결정 실리콘층 형성방법을 설명하였다.
전술한 바와 같이 제작된 박막트랜지스터는 앞서 설명한 도 2와 도 3의 구성에서 구동 박막트랜지스터와 스위칭 박막트랜지스터 뿐 아니라 외부의 회로용으로 사용 가능하다.
본 발명에 따른 유기전계 발광소자용 다결정 박막트랜지스터는 액티브층을 형성할 때, 일반적인 엑시머 레이저를 이용한 결정화 공정에서 완전 멜팅 영역대의 레이저빔을 이용하기 때문에, 레이저 빔을 스캐닝할 때 레이저 빔의 중첩횟수를 현저히 줄일 수 있어 공정 시간 단축을 통한 공정 수율을 개선할 수 있는 효과가 있고, 고른 분포를 가진 결정립을 얻을 수 있기 때문에 유기전계 발광소자의 표시능을 개선할 수 있는 효과가 있다.
또한, 일 방향의 결정화 공정을 통해 형성된 액티브층은 거대하고 고른 분포를 가지는 결정립을 얻을 수 있기 때문에, 유기 발광층에 필요한 충분한 전류를 공급할 수 있어, 박막트랜지스터의 크기를 줄일 수 있어 그만큼의 개구율 향상하는 제 1 효과가 있다.
또한, 유기발광층 구동용 박막트랜지스터는 충분한 구동 특성을 가지는 소자를 사용해야 하기 때문에 채널방향과 평행한 방향으로 형성시킨 결정화막 사용시 캐리어의 흐름을 원활하게 함으로서 구동특성을 확보할 수 있는 효과가 있다.
또한, 회로용으로 많이 사용되는 N형 박막트랜지스터의 경우 스트레스에 약한 면을 가지고 있는데, 채널방향과 수직한 방향으로 결정화를 시킨막의 경우 스트레스에 둔감한 소자를 형성할 수 있어 구동특성을 개선할 수 있는 효과가 있다.
또한, 전술한 바와 같은 방법으로 형성할 액티브층을 포함하는 박막트랜지스터를 사용함으로서, 어레이부와 회로부 모두 안정적이고 구동특성이 뛰어난 박막트랜지스터 소자를 형성할 수 있어 화질이 우수한 유기전계 발광소자를 형성할 수 있는 효과가 있다.
Claims (7)
- 기판 상에 비정질 실리콘 선행막을 형성하는 단계와;상기 비정질 선행막에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔를 조사하여, 비정질 선행막의 일부를 1차 결정화하는 단게와;상기 1차 결정화된 부분의 1/2영역에 대응하는 부분에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔을 겹쳐 조사하여, 2 차 결정화하는 단계와;상기 결정화를 반복하여, 상기 비정질 선행막을 다결정 실리콘층으로 결정화하는 단계를포함하는 폴리실리콘 결정화 방법.
- 제 1 항에 있어서,상기 니얼컴플리트멜팅 영역대의 에너지는 420J/㎡인 폴리실리콘 결정화 방법.
- 기판 상에 비정질 실리콘 선행막을 형성하는 단계와;상기 비정질 선행막에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔를 조사하여, 비정질 선행막의 일부를 1차 결정화 하는 단게와;상기 1차 결정화된 부분의 1/2영역에 대응하는 부분에 니얼컴플리트멜팅 영역대의 에너지를 가지는 레이저빔을 겹쳐 조사하여, 2 차 결정화하는 단계와;상기 결정화를 반복하여, 상기 비정질 선행막을 다결정실리콘층으로 결정화 하는 단계와;상기 다결정 실리콘층을 패턴하고, 제 1 액티브 영역과, 제 1 액티브 영역의 양측을 제 2 액티브 영역으로 정의하는 단계와;상기 제 1 액티브 영역의 상부에 제 1 절연막과 게이트 전극을 형성하는 단계와;상기 제 1 절연막의 상부로부터 상기 제 2 액티브 영역 n+ 또는 p+을 도핑하여, 오믹 콘택층으로 형성하는 단계와;상기 게이트 전극이 형성된 기판의 전면에 제 2 절연을 형성하고 식각하여, 상기 오믹 콘택층을 노출하는 단계와;상기 오믹 콘택층과 접촉하면서 소정간격 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 유기전계 발광소자용 박막트랜지스터 제조방법.
- 제 3 항에 있어서,상기 니얼컴플리트멜팅 영역대의 에너지는 420J/㎡인 폴리실리콘 결정화 방법.
- 기판 상에 비정질 실리콘 선행막을 형성하는 단계와;상기 비정질 선행막의 상부에 일 방향으로 연장된 막대 형상의 투과부와 차단부로 구성된 마스크를 위치시키는 단계와;상기 마스크의 상부로 레이저빔을 조사하여, 상기 마스크의 투과부에 대응하는 영역을 결정립의 측면 성장방향이 대칭되는 제 1 결정영역과 제 2 결정영역으로 결정화하는 단계와;상기 마스크 또는 기판을 이동하여, 상기 마스크의 투과부가 상기 제 1 결정영역의 일부와 중첩하도록 하는 단계와;상기 마스크의 상부에서 레이저 빔을 조사하여, 상기 제 1 결정영역의 결정립이 연속하여 측면성장한 제 1 영역과 새롭게 결정화된 제 2 영역으로 구성된 결정층을 형성하는 단계와;상기 결정공정을 반복하여, 측면 성장한 결정립으로 구성된 다결정 실리콘층을 형성하는 단계와;상기 다결정 실리콘층을 패턴하고, 제 1 액티브 영역과, 제 1 액티브 영역의 양측을 제 2 액티브 영역으로 정의하는 단계와;상기 제 1 액티브 영역의 상부에 제 1 절연막과 게이트 전극을 형성하는 단계와;상기 제 1 절연막의 상부로부터 상기 제 2 액티브 영역 n+ 또는 p+을 도핑하여, 오믹 콘택층으로 형성하는 단계와;상기 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성하고 패턴하여, 상기 오믹 콘택층을 노출하는 단계와;상기 오믹 콘택층과 접촉하면서 소정간격 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 유기전계 발광소자용 박막트랜지스터 제조방법.
- 제 5 항에 있어서,상기 박막트랜지스터의 오믹콘택층에 도핑된 불순물이 n+일 경우에는 상기 결정층의 결정립의 방향은 상기 소스 및 드레인 전극의 사이의 길이 방향에 대해 수직한 방향으로 형성된 유기전계 발광소자용 박막트랜지스터 제조방법.
- 제 5 항에 있어서,상기 박막트랜지스터의 오믹콘택층에 도핑된 불순물이 p+일 경우에는 상기 결정층의 결정립의 방향은 상기 소스 및 드레인 전극의 사이의 길이 방향에 대해 평행한 방향으로 형성된 유기전계 발광소자용 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0084609A KR100499580B1 (ko) | 2002-12-26 | 2002-12-26 | 유기전계 발광소자용 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0084609A KR100499580B1 (ko) | 2002-12-26 | 2002-12-26 | 유기전계 발광소자용 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058453A true KR20040058453A (ko) | 2004-07-05 |
| KR100499580B1 KR100499580B1 (ko) | 2005-07-05 |
Family
ID=37350551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0084609A KR100499580B1 (ko) | 2002-12-26 | 2002-12-26 | 유기전계 발광소자용 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100499580B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100786293B1 (ko) * | 2006-05-24 | 2007-12-18 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| KR100953657B1 (ko) * | 2007-11-13 | 2010-04-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치 |
| KR101137734B1 (ko) * | 2005-04-06 | 2012-04-25 | 삼성전자주식회사 | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 |
-
2002
- 2002-12-26 KR KR10-2002-0084609A patent/KR100499580B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101137734B1 (ko) * | 2005-04-06 | 2012-04-25 | 삼성전자주식회사 | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 |
| KR100786293B1 (ko) * | 2006-05-24 | 2007-12-18 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| KR100953657B1 (ko) * | 2007-11-13 | 2010-04-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100499580B1 (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9005697B2 (en) | Polysilicon thin film transistor array panel and manufacturing method thereof | |
| US7812895B2 (en) | Thin film transistor (TFT) array panel with TFTs having varying leakage currents | |
| US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US8106409B2 (en) | Thin film transistor array panel | |
| KR100496300B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| US20060157711A1 (en) | Thin film transistor array panel | |
| KR100796590B1 (ko) | 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법 | |
| US20050062047A1 (en) | Transistor substrate, display device, and method of manufacturing transistor substrate and display device | |
| US20040144988A1 (en) | Active matric display device including polycrystalline silicon thin film transistor and manufacturing method of the same | |
| US7173368B2 (en) | Flat panel display with thin film transistor (TFT) | |
| KR100544117B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| EP1860699A1 (en) | Display having thin fim transistors with channel region of varying crystal state | |
| KR100499580B1 (ko) | 유기전계 발광소자용 박막트랜지스터의 제조방법 | |
| KR100552958B1 (ko) | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법 | |
| KR100501700B1 (ko) | 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터 | |
| KR101483629B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100592264B1 (ko) | 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치 | |
| KR101032944B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법 | |
| KR101032940B1 (ko) | 박막 트랜지스터 표시판 | |
| KR100430234B1 (ko) | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 | |
| KR101348759B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 | |
| KR101018749B1 (ko) | 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법 | |
| KR20040063518A (ko) | 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100507345B1 (ko) | 엘디디 구조를 구비하고 있는 박막 트랜지스터 및 이를사용하는 평판 표시 소자 | |
| KR20040072182A (ko) | 규소 결정화 방법 및 이를 이용한 유기 발광 표시 장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 15 |