KR20040058073A - 반도체 장치의 제조 방법 및 반도체 제조 장치 - Google Patents
반도체 장치의 제조 방법 및 반도체 제조 장치 Download PDFInfo
- Publication number
- KR20040058073A KR20040058073A KR1020030096719A KR20030096719A KR20040058073A KR 20040058073 A KR20040058073 A KR 20040058073A KR 1020030096719 A KR1020030096719 A KR 1020030096719A KR 20030096719 A KR20030096719 A KR 20030096719A KR 20040058073 A KR20040058073 A KR 20040058073A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- stencil mask
- potential
- semiconductor device
- potential difference
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 239000002245 particle Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000008859 change Effects 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims 2
- 230000003247 decreasing effect Effects 0.000 claims 2
- 208000032368 Device malfunction Diseases 0.000 abstract 1
- 238000010884 ion-beam technique Methods 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 5
- 238000006386 neutralization reaction Methods 0.000 description 5
- 230000003472 neutralizing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005591 charge neutralization Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
피처리 기판 위에, 개구부를 가지며 기판에 대하여 대향하는 스텐실 마스크를 설치하는 단계와, 기판과 스텐실 마스크 사이에 흐르는 전류값에 따라 스텐실 마스크와 기판 간의 전위 차를 조정하면서 스텐실 마스크의 개구부를 통해 기판에 대전 입자를 조사하는 단계를 포함하는 반도체 장치의 제조 방법이 개시된다.
Description
본 발명은, 전사용 마스크로서 예를 들어 스텐실 마스크(stencil mask)를 이용하는 반도체 장치의 제조 방법 및 반도체 장치를 제조하는 장치에 관한 것이다.
반도체 장치의 제조 공정에서, 소정의 패턴을 갖는 스텐실 마스크를 피처리 기판 위에 일정한 거리를 두고 설치하고, 스텐실 마스크의 패턴을 규정하는 개구부를 통해서 전자 혹은 이온 등의 대전 입자(charged particles)를 피처리 기판에 주입하는 방법이 공지되어 있다. 이 방법에서는, 입자원(particle source)으로부터 소정의 에너지에 의해 가속된 이온 등의 대전 입자(이온 빔)는, 스캐너 또는 마그넷(magnet)을 통과하여 패턴화된 이온 빔으로 성형된다. 패턴화된 이온 빔은, 스텐실 마스크에 형성된 개구부를 통해 피처리 기판 상에 주입된다. 여기서, 언급되는 피처리 기판은 반도체 기판으로서, 표면에 반도체 장치가 형성되거나 혹은 형성되어 있다(도시하지 않음).
대전 입자를 이용하여 기판에 처리를 행하면, 기판 상에 잔류 전하가 축적되어, 기판 상에 형성된 반도체 장치가, 축적된 전하에 의한 대전에 의해서 파괴될 수도 있다고 하는 문제가 있었다. 이 문제를 해결하기 위한 종래의 방법(일본 특허 출원 공개 제9-283411호)이 공지되어 있다. 이 방법에서는, 2차 전자 또는 플라즈마 전자를 발생시켜 축적 전하를 중화함으로써, 축적 전하로 인한 기판의 파괴를 방지한다.
일본 특허 출원 공개 제2002-203806호(도 29 및 도 35)에는, 피처리 기판 상에 축적된 전하량을 제어하는 방법이 개시되어 있다. 이 방법에서는, 스텐실 마스크와 기판 간의 거리 및 전위차를 변화시키는 것에 의해, 기판 상에 축적된 전하량을 제어한다. 스텐실 마스크와 기판 사이에 전원을 제공하거나, 혹은 스텐실 마스크와 접지 사이에 전원을 제공하고, 또한 기판과 접지 사이에 다른 전원을 제공함으로써, 전하량의 제어가 수행된다.
그러나, 2차 전자 또는 플라즈마 전자를 발생시킴으로써 축적 전하를 중화하는 것은, 기판 및 스텐실 마스크의 전하량, 대전 입자의 에너지량, 장치 내의 진공도 등에 민감하기 때문에, 이들 상황에 따라서 중화되는 전하량이 크게 변화한다. 따라서, 2차 전자 또는 플라즈마 전자를 발생시킴으로써 축적 전하를 중화하는 방법에 따르면, 중화된 전하량이 부족하거나, 혹은 과잉의 전자가 공급되어, 마이너스로 대전하게 되어 반도체 장치를 파괴할 가능성이 있다. 또한, 2차 전자 또는 플라즈마 전자를 발생시키는 전하 중화 기구는 구조가 복잡하다.
반면에, 스텐실 마스크와 기판 간의 거리 및 전위차를 변화시키는 것에 의해, 기판 상에 축적된 전하량을 제어하는 방법에 따르면 수율이 개선된다. 그러나, 이온 주입 공정을 행하기 전에, 스텐실 마스크와 기판 간의 거리 및 전위차를 설정할 필요가 있다. 대전 입자의 조사 조건이 안정되고, 장치가 안정된 상태로 처리되고 있는 경우 문제는 발생하지 않는다. 그러나, 장치가 불안정하고, 단위 시간 당 대전 입자의 조사량(전류량)이 처리 동안에 변화하는 경우에는, 중화되는 전하량이 부족하거나, 혹은 과잉의 전자 공급이 행해져서, 마이너스로 대전될 수도 있으며 이로 인해 반도체 장치가 파괴될 가능성이 있다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치 제조 장치의 일부를 나타낸 도면.
도 2는 본 발명의 제2 실시 형태에 따른 반도체 장치 제조 장치의 일부를 나타낸 도면.
도 3은 본 발명의 제3 실시 형태에 따른 반도체 장치 제조 장치의 일부를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
11, 21, 31 : 스텐실 마스크
12, 22, 32 : 피처리 기판
13, 23, 33 : 이온 빔
14, 24, 34, 36 : 전원
15, 25, 26, 35, 37 : 전류계
본 발명의 일특징에 따르면, 피처리 기판 위에, 개구부를 가지며 기판에 대하여 대향하는 스텐실 마스크(stencil mask)를 설치하는 단계와, 기판과 스텐실 마스크 사이에 흐르는 전류값에 따라 상기 스텐실 마스크와 상기 기판 간의 전위 차를 조정하면서 상기 스텐실 마스크의 개구부를 통해 상기 기판에 대전 입자를 조사하는 단계를 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 특징에 따르면, 피처리 기판 위에, 개구부를 가지며 상기 기판에 대하여 대향하는 스텐실 마스크를 설치하는 단계와, 상기 기판에 흐르는 전류값과 상기 스텐실 마스크에 흐르는 전류 값 간의 비(ratio)에 따라 상기 스텐실 마스크와 상기 기판 간의 전위 차를 조정하면서, 상기 스텐실 마스크의 개구부를 통해 상기 기판에 대전 입자를 조사하는 단계를 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또다른 특징에 따르면, 피처리 기판 위에, 개구부를 가지며 상기 기판에 대하여 대향하여 설치되는 스텐실 마스크와, 상기 스텐실 마스크의 개구부를 통해 대전 입자를 상기 피처리 기판에 조사하는 입자원(particle source)과, 상기 스텐실 마스크에 접속되며 상기 스텐실 마스크의 전위를 변화시키는 제1 전원과, 상기 피처리 기판에 접속되는 제1 전류계를 포함하는 반도체 장치의 제조 장치가 제공된다.
이하, 도면을 참조하여, 본 발명의 실시 형태에 대하여 상세히 설명한다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 반도체 제조 장치를 나타낸 도면이다.
반도체 제조 공정에서, 개구부가 형성된 소정의 패턴을 갖는 스텐실 마스크(11)를 피처리 기판(12) 상에 일정한 거리를 두고 설치한다. 에너지에 의해 가속된 이온 등의 대전 입자(13)(이온 빔)는, 스캐너 및 마그넷을 통과하여, 대전 입자의 패턴으로 성형된다. 패턴화된 이온 빔(13)은, 스텐실 마스크의 개구부를 통해 기판(12) 상에 조사된다. 여기서, 피처리 기판(12)은 반도체 기판으로서, 반도체 장치가 형성되거나 형성되어 있다(도시하지 않음).
스텐실 마스크(11)는 전원(14)에 접속되어 있으며 이는 접지에도 또한 접속된다. 이 때문에, 장치 외벽 또는 접지를 기준 전위로 하여, 스텐실 마스크(11)의 전위를 제어할 수 있다. 기판(12)은 전류계(15)를 개재하여, 장치 외벽 또는 접지에 접속되어 있다. 이 때문에, 기판으로부터 흐르는 전류를 전류계(15)에 의해 측정할 수 있다.
이온 주입 공정 등의 반도체 제조 공정에서, 이온 빔(13)의 조사량이 변화하지 않으면, 즉 기판(12)에 인가되는 대전 입자량이 일정하면, 전류계(15)에 의해 측정되는 전류 I1도 일정하다. 즉, 기판(12)을 처리하는 처리 조건에 대한 적정한 전류값이 존재하며, 통상적으로 이 적정한 전류값은 일정하다. 가장 바람직하게는, 전류 I1의 일정값은, 0 (A) 이지만, 이 값에 한정되지 않으며, 0 (A) 이외의 다른 일정값일 수도 있다.
장치의 상황 변화에 의해서, 스텐실 마스크(11)와 기판(12) 간의 전기적 밸런스가 무너져서 중화 효과가 낮아질 경우, 기판(12)의 표면 상에 과도한 양전하가 축적되기 시작한다. 기판(12)의 표면 상에 축적한 과도한 양전하는 장치 외벽으로 흘러 전류 I1이 증가한다. 따라서, 본 실시의 형태에서는, 기판(12)에 흐르는 전류 I1을 측정하여, 이온 주입 공정 중에 몇몇 원인으로 전류 I1이 적정한 전류값보다도 커진 경우에는, 전원(14)에 의해서 스텐실 마스크(11)의 전위를 내리는 것에 의해, 기판(12)에 축적되기 시작한 양전하를 중화할 수 있다. 스텐실 마스크(11)의 전위의 조정을 행할 때에, 전위를 지나치게 내리면, 기판(12)의 표면에 음전하가 축적되고, 전류 I2가 적정한 전류값 보다 작아지게 된다. 전류 I2는 전원(14)을 통해 흐르는 전류이다. 이 경우, 전원(14)에 의해 스텐실 마스크(11)의 전위를 올림으로써, 기판(12)에 축적되기 시작한 음전하를 중화할 수 있다.
따라서, 본 실시의 형태에서는, 이온 주입 공정 등의 대전 입자를 이용한 반도체 제조 공정에서, 불안정한 장치 상태에 의해 중화 조건이 변화되는 경우에도, 장치 상태에 따라 스텐실 마스크의 전위를 변화시킬 수 있다. 이에 따라, 기판 상에 축적된 전하에 의해서 반도체 장치가 파괴될 가능성을 감소시켜 수율을 향상시킬 수 있다.
(제2 실시 형태)
도 2는 본 발명의 제2 실시 형태에 따른 반도체 제조 장치를 도시한 도면이다. 도 1에서 사용된 것에 대응하는 참조 부호는 대응 구성요소에 부가되며 이에 대한 설명은 생략한다.
반도체 제조 공정에서, 개구부가 형성된 소정의 패턴을 갖는 스텐실 마스크(21)를 피처리 기판(22) 상에 일정한 거리를 두고 설치한다. 에너지에 의해 가속된 이온 등의 대전 입자(23)(이온 빔)는, 스캐너 및 마그넷을 통과하여 대전 입자의 패턴으로 성형된다. 패턴화된 이온 빔(23)은, 스텐실 마스크의 패턴 개구부를 통해서 기판(22) 상에 조사된다. 여기서, 전술한 기판(22)은, 반도체 기판으로서, 반도체 장치가 형성되어 있으며 이는 도시하지 않는다.
스텐실 마스크(21)는 전원(24)에 접속되어 있으며 이는 또한 전류계(25)를 통해 접지(즉, 장치의 외벽)에도 접속되어 있다. 이 때문에, 장치 외벽 또는 접지를 기준 전위로 하여 스텐실 마스크(21)의 전위를 제어할 수 있다. 또한, 스텐실 마스크(21)로부터 흐르는 전류를 전류계(25)에 의해 측정할 수 있다. 기판(22)은, 전류계(26)를 개재하여, 접지(즉, 장치 외벽)에 접속된다. 이 때문에, 기판으로부터 흐르는 전류를 전류계(26)에 의해 측정할 수 있다.
이온 주입 공정 등의 반도체 제조 공정에서, 이온 빔(23)의 조사량이 변화하지 않으면, 즉, 기판(22)에 인가되는 대전 입자량이 일정하면, 전류계(25)에 의해 측정되는 전류 I1도 일정하다. 즉, 기판(22)을 처리하는 처리 조건에 대한 적정한 전류값이 존재하며 통상적으로 이 적정한 전류값은 일정하다. 가장 바람직하게는, 전류 I1의 일정값은 0 (A) 이지만, 이 값에 한정되지 않으며, 0 (A) 이외의 다른 일정값일 수도 있다.
그러나, 이온 주입 공정 등의 반도체 제조 공정에서, 이온 빔(23)의 단위 시간 당 조사량이 시간적에 따라 변화하는 경우, 기판(22)에 인가되는 단위 시간 당 대전 입자량도 또한 변화하기 때문에, 전류계(26)에 의해 측정되는 전류 I1도 변화한다. 반면에, 스텐실 마스크(21)와 피처리 기판(22) 간의 전기적 밸런스가 안정된 경우, 중화 효과가 유지되기 때문에, 스텐실 마스크(21)로부터 흐르는 전류 I2에 대한 기판(22)으로부터 흐르는 전류 I1의 비, 즉 전류비 I1/I2는 일정값이 된다. 즉, 기판(22)을 처리하는 처리 조건에 따른 적정한 전류비가 존재하며 이 값은 통상적으로 일정하다.
장치의 상황 변동에 의해서, 스텐실 마스크(21)와 기판(22) 간의 전기적 밸런스가 무너져서 중화 효과가 낮아지면, 기판(22)의 표면 상에 과도한 양전하가 축적되기 시작한다. 기판(22)의 표면에 과도한 양전하가 축적되기 시작하면, 스텐실 마스크(21)로부터 흐르는 전류 I2에 대한, 기판(22)으로부터 흐르는 전류 I1의 비, 즉 전류비 I1/I2가 증가한다. 그 후, 본 실시의 형태에서는, 전류비 I1/I2를 측정하여, 이온 주입 공정 중에 몇몇 요인으로, 전류비 I1/I2가 적정한 전류비보다 커진 경우에는, 전원(24)을 통해 스텐실 마스크(21)의 전위를 내리는 것에 의해서, 기판(22)에 축적되기 시작한 양전하를 중화할 수 있다. 스텐실 마스크(21)의 전위의 조정을 행할 때에 전위를 지나치게 내리면, 기판(22)의 표면에 음전하가 축적되고 전류비 I1/I2가 적정한 전류비보다도 작아진다. 이 경우, 전원(24)에 의해 스텐실 마스크(21)의 전위를 내리는 것에 의해서, 기판(22)에 축적되기 시작한 음전하를 중화할 수 있다.
따라서, 본 실시의 형태에서는, 이온 주입 공정 등의 대전 입자를 이용한 반도체 제조 공정에서, 이온 빔의 조사량이 시간에 따라 변화하는 경우에도, 기판 상에 축적된 전하에 의해서 반도체 장치가 파괴될 가능성을 감소시켜 수율을 향상시킬 수 있다.
(제3 실시 형태)
도 3은 본 발명의 제3 실시 형태에 따른 반도체 제조 장치를 도시한 도면이다. 도 1에서 사용된 것에 대응하는 참조 부호는 대응 구성요소에 부가되며 이에 대한 설명은 생략한다.
반도체 제조 공정에서, 개구부가 형성된 소정의 패턴을 갖는 스텐실 마스크(31)를 피처리 기판(32) 상에 일정한 거리를 두고 설치한다. 에너지에 의해 가속된 이온 등의 대전 입자(33)(이온 빔)는 스캐너 및 마그넷을 통과하여, 대전 입자의 패턴으로 성형된다. 패턴화된 이온 빔(33)은, 스텐실 마스크의 패턴 개구부를 통해서 기판(32) 상에 조사된다. 여기서, 전술한 기판(32)은 반도체 기판으로서, 반도체 장치가 형성되며 이에 대해 도시하지 않는다.
스텐실 마스크(31)는 전원(34)에 접속되며 이는 또한 접지(즉, 장치 외벽)에도 접속된다. 이 때문에, 장치 외벽 또는 접지를 기준 전위로 하여, 스텐실 마스크(31)의 전위를 제어할 수 있다. 또한, 스텐실 마스크(31)로부터 흐르는 전류는 전류계(35)에 의해 측정될 수 있다. 기판(32)은 전원(36)에 접속되어 있으며 이는 또한 전류계(37)를 통해 접지(즉, 장치 외벽)에도 접속되어 있다. 이 때문에, 장치 외벽 또는 접지를 기준 전위로 하여서, 기판(32)의 전위를 제어할 수 있다. 또한 기판(32)으로부터 흐르는 전류는 전류계(37)에 의해 측정될 수 있다.
이온 주입 공정 등의 반도체 제조 공정에서, 이온 빔(33)의 조사량이 변하지 않으면, 즉, 기판(32)에 인가되는 대전 입자량이 일정하면, 전류계(37)에 의해 측정되는 전류 I1도 일정하다. 즉, 기판(32)을 처리하는 처리 조건에 대한 적정한 전류값이 존재하며, 통상적으로 적정한 전류값은 일정하다. 가장 바람직하게는, 전류 I1의 일정값은 0 (A) 이지만, 이 값에 한정되지 않으며, 0 (A) 이외의 다른 일정값일 수도 있다.
그러나, 이온 주입 공정 등의 반도체 제조 공정에서, 이온 빔(33)의 단위 시간 당의 조사량이 시간에 따라 변화하는 경우, 기판(32)에 인가되는 단위 시간 당의 대전 입자의 양도 변화하기 때문에, 전류계(37)에 의해 측정되는 전류 I1도 변화한다. 반면에, 스텐실 마스크(31)와 기판(32) 간의 전기적 밸런스가 안정된 경우 중화 효과가 유지되기 때문에, 스텐실 마스크(31)로부터 흐르는 전류 I2에 대한, 기판(32)으로부터 흐르는 전류 I1의 비, 즉 전류비 I1/I2는 일정값이 된다. 즉, 기판(32)을 처리하는 처리 조건에 따른 적정한 전류비가 존재하며, 통상적으로 이 값은 일정하다.
장치의 상황 변동으로 인해 스텐실 마스크(31)와 기판(32) 간의 전기적 밸런스가 무너져 중화 효과가 낮아지면, 기판(32)의 표면에 과도한 양전하가 축적되기시작한다. 기판(32)의 표면에 과도한 양전하가 축적되기 시작하면, 스텐실 마스크(31)로부터 흐르는 전류 I2에 대한, 기판(32)으로부터 흐르는 전류 I1의 비, 즉 전류비 I1/I2가 증가한다. 그 후, 본 실시의 형태에서는, 전류비 I1/I2를 측정하여, 이온 주입 공정 중에 몇몇 요인으로, 전류비 I1/I2가 적정한 전류비보다 커진 경우에는, 전원(34, 36)을 통해 스텐실 마스크(31)와 기판(32) 간의 전위차를 작게 함으로써, 기판에 축적되기 시작한 양전하를 중화할 수 있다. 스텐실 마스크(31)와 기판(32) 간의 전위차의 조정을 행할 때에, 전위차를 지나치게 작게 하면, 기판의 표면에 음전하가 축적하고, 전류비 I1/I2가 적정한 전류비보다 작아지게 된다.
본 실시의 형태에 따르면, 전원(34) 및 전원(36)을 조정하여 스텐실 마스크(31)과 기판(32) 간의 전위차를 크게 함으로써, 기판(32)에 축적되기 시작한 음전하를 중화할 수 있다. 이 때, 기판(32)에 접속된 전원(36)은, 반도체 장치의 영향을 고려하여, 전원(34)의 보조적 역할로서 사용하는 것이 바람직하다. 스텐실 마스크(31) 및 기판(32)에 접속된 전원(34) 및 전원(36)을 이용하여, 스텐실 마스크(31)와 피처리 기판(32)의 전위를 독립적으로 조정할 수 있기 때문에, 최적의 중화가 얻어질 수 있다. 이에 따라, 본 실시 형태에서도, 이온 주입 공정 등의 대전 입자를 이용한 반도체 제조 공정에서, 이온 빔의 조사량이 시간에 따라 변화하는 경우에도, 기판에 축적되는 전하로 인해 반도체 장치가 파괴될 가능성을 감소시켜 수율을 향상시킬 수 있다.
전술한 바와 같이, 본 발명의 실시 형태들에 따르면, 이온 주입 공정 등의 대전 입자를 이용한 반도체 제조 공정에서, 기판에 축적되는 전하에 의해서 반도체 장치가 파괴될 가능성을 감소시켜 수율을 향상시킬 수 있다.
부가적인 이점 및 변경은 본 기술분야의 당업자에 의해 용이하게 행해질 것이다. 따라서, 넓은 관점에서의 본 발명은, 본 명세서에서 도시되고 기술된 특정 상세 사항 및 대표적 실시예들에 한정되지 않는다. 따라서, 첨부된 특허청구범위 및 이들의 동등물에 의해 정의되는 바와 같이 일반적인 진보적인 개념의 정신 및 범주를 벗어나지 않고 여러가지 변경이 행해질 수도 있다.
Claims (13)
- 반도체 장치의 제조 방법에 있어서,피처리 기판 위에, 상기 기판에 대하여 대향하여, 개구부를 갖는 스텐실 마스크(stencil mask)를 설치하는 단계와,상기 기판과 상기 스텐실 마스크 사이에 흐르는 전류값에 따라 상기 스텐실 마스크와 상기 기판 간의 전위 차를 조정하면서 상기 스텐실 마스크의 개구부를 통해 상기 기판에 대전 입자(charged particles)를 조사하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 전위 차를 조정하는 단계는, 상기 스텐실 마스크와 접지 간에 제공된 제1 전원을 이용하여, 상기 접지를 기준 전위로 하여 상기 스텐실 마스크의 전위를 변화시키는 단계를 포함하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 전위 차를 조정하는 단계는, 상기 스텐실 마스크와 접지 사이에 제공된 제1 전원, 및 상기 기판과 상기 접지 사이에 제공된 제2 전원을 이용하여, 상기 스텐실 마스크와 상기 기판 간의 전위차를 변화시키는 단계를 포함하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 전위 차를 조정하는 단계는, 상기 전류값이 증가하면 상기 전위 차를 감소시키고, 상기 전류값이 감소하면 상기 전위 차를 증가시키는 단계를 포함하는 반도체 장치의 제조 방법.
- 반도체 장치의 제조 방법에 있어서,피처리 기판 위에, 상기 기판에 대하여 대향하여, 개구부를 갖는 스텐실 마스크를 설치하는 단계와,상기 기판에 흐르는 전류값과 상기 스텐실 마스크에 흐르는 전류 값 간의 비(ratio)에 따라 상기 스텐실 마스크와 상기 기판 간의 전위 차를 조정하면서, 상기 스텐실 마스크의 개구부를 통해 상기 기판에 대전 입자를 조사하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제5항에 있어서,상기 전위 차를 조정하는 단계는, 상기 스텐실 마스크와 접지 간에 제공된 제1 전원을 이용하여 상기 접지를 기준 전위로 하여 상기 스텐실 마스크의 전위를 변화시키는 단계를 포함하는 반도체 장치의 제조 방법.
- 제5항에 있어서,상기 전위 차를 조정하는 단계는, 상기 스텐실 마스크와 접지 사이에 제공된 제1 전원, 및 상기 기판과 상기 접지 사이에 제공된 제2 전원을 이용하여, 상기 스텐실 마스크와 상기 기판 간의 전위차를 변화시키는 단계를 포함하는 반도체 장치의 제조 방법.
- 제5항에 있어서,상기 전위 차를 조정하는 단계는, 상기 전류 비가 증가하면 상기 전위 차를 감소시키고, 상기 전류 비가 감소하면 상기 전위 차를 증가시키는 단계를 포함하는 반도체 장치의 제조 방법.
- 반도체 장치의 제조 장치에 있어서,피처리 기판 위에, 상기 기판에 대하여 대향하여 설치된, 개구부를 갖는 스텐실 마스크와,상기 스텐실 마스크의 개구부를 통해 대전 입자를 상기 피처리 기판에 조사하는 입자원(particle source)과,상기 스텐실 마스크에 접속되어 상기 스텐실 마스크의 전위를 변화시키는 제1 전원과,상기 피처리 기판에 접속된 제1 전류계를 포함하는 반도체 장치의 제조 장치.
- 제9항에 있어서,상기 기판의 전위를 변화시키기 위해 상기 기판에 제2 전원이 접속되어 있는 반도체 장치의 제조 장치.
- 제9항에 있어서,상기 기판은 접지에 접속되며, 상기 제1 전원은, 접지를 기준 전위로 하여 상기 스텐실 마스크의 전위를 변화시키는 반도체 장치의 제조 장치.
- 제9항에 있어서,상기 스텐실 마스크에 제2 전류계가 접속되어 있는 반도체 장치의 제조 장치.
- 제12항에 있어서,상기 기판의 전위를 변화시키기 위해 상기 기판에 제2 전원이 접속되어 있는 반도체 장치의 제조 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375979A JP3790215B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法及び半導体製造装置 |
| JPJP-P-2002-00375979 | 2002-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058073A true KR20040058073A (ko) | 2004-07-03 |
| KR100567713B1 KR100567713B1 (ko) | 2006-04-05 |
Family
ID=32708276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030096719A KR100567713B1 (ko) | 2002-12-26 | 2003-12-24 | 반도체 장치의 제조 방법 및 반도체 제조 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7094612B2 (ko) |
| JP (1) | JP3790215B2 (ko) |
| KR (1) | KR100567713B1 (ko) |
| TW (1) | TWI336494B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3842727B2 (ja) * | 2002-12-26 | 2006-11-08 | 株式会社東芝 | ステンシルマスク及びその製造方法 |
| JP2004207561A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
| US20060258128A1 (en) * | 2005-03-09 | 2006-11-16 | Peter Nunan | Methods and apparatus for enabling multiple process steps on a single substrate |
| KR100907787B1 (ko) * | 2007-05-29 | 2009-07-15 | 재단법인서울대학교산학협력재단 | 패턴-천공된 마스크를 이용하는 하전입자의 집속 패터닝방법 및 이에 사용되는 마스크 |
| US20090227095A1 (en) * | 2008-03-05 | 2009-09-10 | Nicholas Bateman | Counterdoping for solar cells |
| KR101378168B1 (ko) | 2012-07-13 | 2014-03-24 | 재단법인 멀티스케일 에너지시스템 연구단 | 나노입자를 포함하는 전자소자의 제조방법 |
| KR101358098B1 (ko) | 2012-07-13 | 2014-02-05 | 재단법인 멀티스케일 에너지시스템 연구단 | 3차원 형상의 나노입자 조립 구조물 및 이를 이용한 가스센서 |
| KR101391010B1 (ko) * | 2012-07-13 | 2014-04-30 | 재단법인 멀티스케일 에너지시스템 연구단 | 나노입자로 조립된 3차원 구조물 제조방법 |
| US9401450B2 (en) | 2013-12-09 | 2016-07-26 | Sunpower Corporation | Solar cell emitter region fabrication using ion implantation |
| US9577134B2 (en) | 2013-12-09 | 2017-02-21 | Sunpower Corporation | Solar cell emitter region fabrication using self-aligned implant and cap |
| US9263625B2 (en) | 2014-06-30 | 2016-02-16 | Sunpower Corporation | Solar cell emitter region fabrication using ion implantation |
| US20160284913A1 (en) | 2015-03-27 | 2016-09-29 | Staffan WESTERBERG | Solar cell emitter region fabrication using substrate-level ion implantation |
| KR20230114045A (ko) * | 2022-01-24 | 2023-08-01 | 재단법인 멀티스케일 에너지시스템 연구단 | 전도성 부유 마스크를 이용한 3차원 구조물의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1443215A (en) * | 1973-11-07 | 1976-07-21 | Mullard Ltd | Electrostatically clamping a semiconductor wafer during device manufacture |
| JPH01282818A (ja) | 1988-05-10 | 1989-11-14 | Canon Inc | Ｘ線露光方法、装置およびｘ線露光用原版 |
| US4871919A (en) * | 1988-05-20 | 1989-10-03 | International Business Machines Corporation | Electron beam lithography alignment using electric field changes to achieve registration |
| JPH09283411A (ja) | 1996-04-16 | 1997-10-31 | Hitachi Ltd | イオンビーム投射方法およびその装置 |
| JPH10144249A (ja) | 1996-11-06 | 1998-05-29 | Hitachi Ltd | イオンビーム投射方法およびイオンビーム投射装置 |
| JP2002203806A (ja) | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体装置の製造方法、ステンシルマスク及びその製造方法 |
-
2002
- 2002-12-26 JP JP2002375979A patent/JP3790215B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-16 TW TW092135566A patent/TWI336494B/zh not_active IP Right Cessation
- 2003-12-23 US US10/743,003 patent/US7094612B2/en not_active Expired - Fee Related
- 2003-12-24 KR KR1020030096719A patent/KR100567713B1/ko not_active IP Right Cessation
-
2006
- 2006-07-19 US US11/488,849 patent/US7339247B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004207562A (ja) | 2004-07-22 |
| JP3790215B2 (ja) | 2006-06-28 |
| TWI336494B (en) | 2011-01-21 |
| US20040137759A1 (en) | 2004-07-15 |
| KR100567713B1 (ko) | 2006-04-05 |
| US7339247B2 (en) | 2008-03-04 |
| US7094612B2 (en) | 2006-08-22 |
| TW200426924A (en) | 2004-12-01 |
| US20060263704A1 (en) | 2006-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339247B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| US6237527B1 (en) | System for improving energy purity and implant consistency, and for minimizing charge accumulation of an implanted substrate | |
| US20050260837A1 (en) | Methods for stable and repeatable ion implantation | |
| US6403453B1 (en) | Dose control technique for plasma doping in ultra-shallow junction formations | |
| JPH0393141A (ja) | イオン注入装置 | |
| JP2989986B2 (ja) | イオン注入と同時に電子シャワーを照射するイオン注入装置 | |
| JP4124437B2 (ja) | イオン注入装置およびイオン注入方法 | |
| JP3202002B2 (ja) | 不純物の導入装置及び不純物の導入方法 | |
| KR20000063075A (ko) | 플라즈마 보강된 반도체 웨이퍼 처리 시스템에서의토포그라피에 의존한 차징 효과를 감소하기 위한 방법 | |
| JPH08106876A (ja) | イオン注入装置およびイオン注入方法 | |
| JP3473219B2 (ja) | イオンビーム発生装置 | |
| KR20210006875A (ko) | 기판 처리 장치 | |
| JPH03269941A (ja) | イオン注入方法及びイオン注入装置 | |
| JPS63207127A (ja) | イオン注入装置 | |
| JP3296206B2 (ja) | イオン注入方法およびイオン注入装置 | |
| KR200222117Y1 (ko) | 이온주입장비의전자역류방지장치 | |
| JPH01146241A (ja) | イオン注入装置 | |
| JP2023001063A (ja) | 電荷キャリア発生源 | |
| JPH03179653A (ja) | イオン注入装置 | |
| JPS6355775B2 (ko) | ||
| JPH0445269A (ja) | イオン注入装置 | |
| JPH04199509A (ja) | イオン注入装置 | |
| JPS63184256A (ja) | イオン注入装置 | |
| JPH02297856A (ja) | イオン注入方法 | |
| JPH0896744A (ja) | イオン注入装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120302 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |