KR20040057835A - 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법 - Google Patents
인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법 Download PDFInfo
- Publication number
- KR20040057835A KR20040057835A KR1020020084655A KR20020084655A KR20040057835A KR 20040057835 A KR20040057835 A KR 20040057835A KR 1020020084655 A KR1020020084655 A KR 1020020084655A KR 20020084655 A KR20020084655 A KR 20020084655A KR 20040057835 A KR20040057835 A KR 20040057835A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- inductor
- line width
- forming
- monitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 종래의 다양한 테스트 패턴을 한 패턴으로 통합하기 위해 기술적으로 해결하기 위해 인덕터의 라인이 1회 감길 때 마다 선폭(line width) 및 간격을 변화시킨 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법을 제공하는 것이다.
인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법은 소정의 하부 구조를 구비하는 반도체 기판을 준비하는 단계와, 반도체 기판 내에 나선형으로 선폭(line width) 및 간격(space)이 공정의 진행에 따라 다양하게 변화할 수 있는 패턴을 형성하는 단계를 포함한다.
Description
본 발명은 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법에 관한 것으로서, 보다 상세하게는, 패턴 하나에 다양한 선폭(line width)과 간격을 모두 연속해서 변화를 줌으로써, 인덕터의 식각, 화학적 기계적 연마(chemicalmechanical polishing; CMP), Cu의 충진 등의 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법에 관한 것이다.
도 1a 및 도 1b는 종래의 기술에 의한 인덕터 모니터링 패턴 형성 방법을 설명하기 위한 평면도 및 단면도이다.
도 1a 및 도 1b에 도시된 바와 같이, 기판(100) 내에 인덕터 패턴(102)이 폭(width) 10 ㎛와 간격(space) 2 ㎛로 일정하게 감기는 형태로 구성되어 있다. 이러한, 다양한 크기의 폭과 간격을 갖는 인덕터 패턴(102)을 모니터링하기 위해서는 그 크기와 맞는 테스트 패턴이 요구되었다.
하지만, 테스트 패턴을 다양한 패턴으로 형성할 경우 칩의 면적에 많은 손실을 주게 되므로 다이(die)의 크기를 증가시키는 원인이 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 종래의 다양한 테스트 패턴을 한 패턴으로 통합하기 위해 기술적으로 해결하기 위해 인덕터의 라인이 1회 감길 때 마다 선폭(line width) 및 간격을 변화시킨 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법을 제공하는 것이다.
도 1a 및 도 1b는 종래의 기술에 의한 인덕터 모니터링 패턴 형성 방법을 설명하기 위한 평면도 및 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 인덕터 모니터링 테스트 패턴의 형성 방법에 의하여 형성된 테스트 패턴의 평면도 및 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 반도체 기판 102 : 인덕터
상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부 구조를 구비하는 반도체 기판을 준비하는 단계와, 상기 반도체 기판 내에 나선형으로 선폭(line width) 및 간격(space)이 공정의 진행에 따라 다양하게 변화할 수 있는 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 2a 및 도 2b는 본 발명에 따른 인덕터 모니터링 테스트 패턴의 형성 방법에 의하여 형성된 테스트 패턴의 평면도 및 단면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 인덕터(102)의 선폭이 w1, w2, w3...으로 1회전할 때마다 바뀌는 형태로 되어있다. 또한, 간격도 s1, s2...등으로 변하게 된다. 물론, 더 다양한 목적을 위해서는 w1 선폭을 2회전, 3회전 또는 그 이상 권선(turn) 수를 더 늘려서 그 특성을 확인할 수 있으며, 간격도 또한 동일한 선폭에 대하여 s1, s2등을 변화를 줄 수 있다.
본 발명의 바람직한 실시예에 따른 이러한 구조로 인덕터(102)가 형성될 경우 선폭, 간격 변화에 따른 화학적 기계적 연마(chemical mechanical polishing; CMP)로 인한 휘어짐 영향(dishing effect)을 한 패턴에서 모니터링할 수 있고, 마찬가지로 선폭, 간격 변화에 따른 식각 정도(etching loading effect) 및 구리 전해도금(Cu electro plating)시 충진 정도(filing effect)를 관찰할 수 있다.
특히, 본 발명의 바람직한 실시예에 따른 이러한 패턴은 디램(dynamic random access memory; DRAM)과는 달리 논리(logic) 회로의 인터커넥트(interconnect)가 불규칙성을 가지고 있으므로, 이러한 특성을 분석하는 것도 가능하다.
또한, 본 발명의 다른 바람직한 실시예로써, 도 2a 및 도 2b에 도시된 인덕터(102)의 한쪽 사이드 영역에 더미 패턴(dummy pattern)을 삽입하여 더미 패턴 효과를 동시에 볼 수 있다.
이러한 더미 패턴 효과는 본 발명의 제 1 실시예에서 언급한 바와 같이 CMP로 인한 휘어짐 영향, 식각 정도 및 트렌치 내에 구리의 충진 정도 등을 동시에 모니터링할 수 있다. 또한, 각 공정의 공정 마진(margin)을 확인할 수도 있어서 매우 유용한 패턴으로 활용할 수 있다.
상기한 바와 같이 본 발명은 인덕터의 선폭, 간격의 변화에 따른 CMP로 인한 휘어짐의 영향을 한 패턴에서 모니터링할 수 있는 효과가 있다.
또한, 본 발명은 인덕터의 선폭 및 간격의 변화에 따른 식각 정도 및 트렌치 내에 구리의 충진 정도 등을 동시에 모니터링할 수 있는 효과가 있다.
그리고, 본 발명은 다이(die) 크기의 감소를 모니터링할 수 있는 효과가 있다.
더욱이, 본 발명은 생산 제품에 레퍼런스 모니터링 테스트 패턴(reference monitoring test pattern)으로 적용이 가능한 효과가 있다.
또한, 본 발명은 인덕터와 더미 효과(dummy effect)를 동시에 모니터링할 수 있는 장점을 가지고 있다.
Claims (8)
- 소정의 하부 구조를 구비하는 반도체 기판을 준비하는 단계와,상기 반도체 기판 내에 나선형으로 선폭(line width) 및 간격(space)이 공정의 진행에 따라 다양하게 변화할 수 있는 패턴을 형성하는 단계를포함하는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
- 제 1항에 있어서, 상기 반도체 기판 내에 나선형으로 선폭(line width) 및 간격(space)이 공정의 진행에 따라 다양하게 변화할 수 있는 패턴을 상기 반도체 기판의 한쪽에 더미(dummy)로 형성하는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
- 제 항에 있어서, 상기 패턴이 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 모니터링하기 위해 선폭 및 간격을 동시에 변화하는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
- 제 1항에 있어서, 상기 패턴의 선폭 및 간격을 트렌치 식각을 모니터링하기 위하여 변화시키는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
- 제 4항에 있어서, 상기 패턴의 선폭 및 간격을 상기 트렌치의 구리(Cu)를 모니터링하기 위하여 변화시키는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
- 제 4항에 있어서, 상기 패턴의 선폭 및 간격을 상기 트렌치를 모니터링하기 위하여 변화시키는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
- 제 1항에 있어서, 상기 패턴의 한쪽에 더미 패턴을 나선형으로 형성하는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
- 제 1항에 있어서, 상기 패턴은 선폭과 간격이 동시에 변화할 수 있는 것을 특징으로 하는 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084655A KR20040057835A (ko) | 2002-12-26 | 2002-12-26 | 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084655A KR20040057835A (ko) | 2002-12-26 | 2002-12-26 | 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040057835A true KR20040057835A (ko) | 2004-07-02 |
Family
ID=37350383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020084655A KR20040057835A (ko) | 2002-12-26 | 2002-12-26 | 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20040057835A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100842475B1 (ko) * | 2006-12-28 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 스파이럴 인덕터의 형성 방법 |
-
2002
- 2002-12-26 KR KR1020020084655A patent/KR20040057835A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100842475B1 (ko) * | 2006-12-28 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 스파이럴 인덕터의 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6674156B1 (en) | Multiple row fine pitch leadless leadframe package with use of half-etch process | |
EP3240028B1 (en) | Contact pad structure and method for fabricating the same | |
US10412835B2 (en) | Package substrate | |
KR100319883B1 (ko) | 패드 주위에 더미 패턴을 구비한 반도체소자 | |
JP2007273577A (ja) | 半導体集積回路 | |
CN104218021B (zh) | 电路结构及制造具有增强的接触通孔电性连接的方法 | |
KR20040057835A (ko) | 인덕터의 제조 공정을 모니터링 하기 위한 패턴의 형성 방법 | |
JP2013084926A (ja) | 半導体装置の製造方法および半導体装置 | |
US20110079920A1 (en) | Electrical connection via for the substrate of a semiconductor device | |
US20030070149A1 (en) | Semiconductor integrated circuit having a plurality of circuit regions where different power supply voltages are used and method of manufacturing the same | |
CN116472608A (zh) | 形成导电通孔的方法及其相关装置及系统 | |
US20170325330A1 (en) | Manufacturing method of circuit substrate | |
US6903428B2 (en) | Semiconductor device capable of preventing a pattern collapse | |
KR100881484B1 (ko) | 지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법 | |
US20150294932A1 (en) | Semiconductor package substrate | |
JP4191110B2 (ja) | 半導体装置 | |
KR20030092520A (ko) | 반도체 소자의 배선 형성 방법 | |
CN101916732B (zh) | 线路基板、线路基板制作工艺 | |
KR100501495B1 (ko) | 상층부 인터컨넥션 공정의 모니터링 방법 | |
KR100735482B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2001237346A (ja) | 半導体素子搭載基板、及び半導体装置の製造方法 | |
US20050110120A1 (en) | Scribe line structure of wafer | |
KR100559678B1 (ko) | 플라즈마 손상 모니터링을 위한 안테나 테스트 패턴제작방법 | |
CN103179794B (zh) | 线路板及其制作方法 | |
KR20100012279A (ko) | 마이크로칩 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |