KR20040057795A - Apparatus and Method for Driving Plasma Display Panel - Google Patents
Apparatus and Method for Driving Plasma Display Panel Download PDFInfo
- Publication number
- KR20040057795A KR20040057795A KR1020020084605A KR20020084605A KR20040057795A KR 20040057795 A KR20040057795 A KR 20040057795A KR 1020020084605 A KR1020020084605 A KR 1020020084605A KR 20020084605 A KR20020084605 A KR 20020084605A KR 20040057795 A KR20040057795 A KR 20040057795A
- Authority
- KR
- South Korea
- Prior art keywords
- selective
- driven
- period
- data
- load
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것으로 특히, 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것이다.The present invention relates to a driving apparatus and a driving method of a plasma display panel, and more particularly, to a driving apparatus and a driving method of a plasma display panel to improve contrast.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panel (hereinafter referred to as "PDP") displays an image including text or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe or Ne + Xe inert mixed gas. . Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode Y and a sustain electrode Z formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. X). Each of the scan electrode Y and the sustain electrode Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z and is formed at one edge of the transparent electrode 13Y, 13Z).
투명전극(12Y,12Y)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The transparent electrodes 12Y and 12Y are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 스트라이프(Stripe) 또는 격자형 형태로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The partition wall 24 is formed in a stripe or lattice shape to prevent the ultraviolet rays and the visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert mixed gas is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Here, the initialization period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling lamp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .
이와 같은 PDP의 구동방법은 어드레스 기간동안 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 소거(Selective erasing) 방식과 선택적 쓰기(Selective writing) 방식으로 대별된다.Such a driving method of the PDP is roughly classified into a selective erasing method and a selective writing method according to whether or not the discharge cells are selected by the address discharge during the address period.
선택적 소거방식의 구동방법은 첫번째 서브필드의 리셋기간에 전화면을 라이팅 방전하여 턴-온(Turn-on) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-오프(Turn-off)시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.In the selective erasing driving method, the full screen is turned on and turned on during the reset period of the first subfield, and then the selected discharge cells are turned off during the address period. Subsequently, in the sustain period, an image is displayed by sustaining discharge cells not selected by the address discharge.
이와 같은 선택적 소거방식에서는 프레임당 한 번만 전면 라이팅하고(첫번째 서브필드의 리셋기간) 매 서브필드마 필요없는 방전셀들을 꺼나가게 된다. 그러나 이와 같은 방법은 이전 서브필드가 반드시 켜져 있어야만 다음 서브필드가 구동될 수 있으므로 계조수가 서브필드의 개수+1개 밖에 되지 않는 단점이 있다. 즉, 한 프레임이 10 개의 서브필드들을 포함한다면 아래의 표 1과 같이 계조 수는 11개가된다.In this selective erasing method, the front lighting is performed only once per frame (resetting period of the first subfield) and the discharge cells unnecessary for every subfield are turned off. However, this method has a disadvantage in that the next subfield can be driven only when the previous subfield is turned on, so that the number of gradations is only +1 of the subfields. That is, if one frame includes 10 subfields, the number of gray levels is 11 as shown in Table 1 below.
여기서, 'SFx(y)'는 x 번째 서브필드와 그 가중치 y를 의미한다. 그리고 "0"은 해당 서브필드가 켜진 상태를 나타내고 "X"는 해당 서브필드가 꺼진 상태를 나타낸다.Here, 'SFx (y)' means the x-th subfield and its weight y. "0" represents a state in which the corresponding subfield is turned on and "X" represents a state in which the corresponding subfield is turned off.
표 1에 도시된 바와 같이 선택적 소거 방식에서는 적색, 녹색 및 청색의 모든 조합에 의하여 1331 색밖에 표현되지 않으므로 1670만 색의 트루컬러(True Color)에 비하여 색표현 능력이 현저히 부족하게 된다.As shown in Table 1, since only 1331 colors are represented by all combinations of red, green, and blue in the selective erasing method, the color expressing ability is remarkably insufficient in comparison with True Color of 16.7 million colors.
반면에, 선택적 쓰기방식의 구동방법은 모든 서브필드의 리셋기간에 전화면을 턴-오프(Turn-off) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-온(Turn-on)시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.On the other hand, in the selective write driving method, the full screen is turned off in the reset period of all subfields, and then the discharge cells selected in the address period are turned on. Subsequently, in the sustain period, an image is displayed by sustaining discharge cells selected by the address discharge.
이와 같은 선택적 쓰기 방식의 구동방법에서는 이전 서브필드의 상태에 관계없이 방전셀의 턴-온 및 턴-오프 상태를 조절할 수 있기 때문에 선택적 소거 방식의 구동방법에 비하여 색표현 능력이 현저하게 증가하게 된다. 하지만, 선택적 쓰기 방식의 구동방법에서는 모든 서브필드의 리셋기간에 전화면을 턴-오프(Turn-off)시키기 때문에, 즉 모든 서브필드가 리셋기간을 포함하기 때문에 콘트라스트가 저하되는 단점이 있다.In this selective write driving method, since the turn-on and turn-off states of the discharge cells can be adjusted regardless of the state of the previous subfield, the color expressing ability is significantly increased compared to the selective erasing driving method. . However, the selective write driving method has a disadvantage in that the contrast is reduced because the full screen is turned off during the reset period of all subfields, that is, because all the subfields include the reset period.
이를 상세히 설명하면, 선택적 쓰기 방식의 리셋기간에 주사전극(Y)에 공급되는 리셋펄스에 의하여 모든 방전셀들에서 리셋방전이 일어난다. 리셋방전에 의하여 방전셀들에서는 원하지 않는 광이 방출되고, 이 원하지 않는 광의 방출에 의하여 콘트라스트가 저하되게 된다. 실례로, 선택적 쓰기 방식의 구동방식에서 한 프레임동안 블랙을 표현하더라도 모든 서브필드에 포함되어 있는 리셋기간이 리셋방전에 의하여 소정의 광이 PDP의 외부로 방출되게 된다.In detail, the reset discharge occurs in all the discharge cells by the reset pulse supplied to the scan electrode Y in the reset period of the selective writing method. Undesired light is emitted from the discharge cells by the reset discharge, and contrast is reduced by the emission of the unwanted light. For example, in the selective writing method, even if black is expressed for one frame, the reset period included in all subfields causes the predetermined light to be emitted to the outside of the PDP by the reset discharge.
따라서, 본 발명의 목적은 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a driving apparatus and a driving method of a plasma display panel which can improve contrast.
도 1은 일반적인 3전극 교류 면방전형 플라즈마 디스플레이 패널이 방전셀 구조를 나타내는 사시도.1 is a perspective view showing a discharge cell structure of a typical three-electrode AC surface discharge type plasma display panel.
도 2는 다수의 서브필드를 포함하는 플라즈마 디스플레이 패널의 프레임을 나타내는 도면.2 illustrates a frame of a plasma display panel including a plurality of subfields.
도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도.3 is a block diagram showing a driving apparatus of a plasma display panel according to an embodiment of the present invention;
도 4는 본 발명의 실시예에 의해 연속되는 서브필드가 선택적 쓰기 방식으로 구동될 때의 구동파형을 나타내는 파형도.Fig. 4 is a waveform diagram showing a drive waveform when successive subfields are driven in a selective writing manner according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 의해 선택적 쓰기 방식으로 구동되는 서브필드 이후에 선택적 소거 방식으로 구동되는 서브필드가 위치될 때를 나타내는 파형도.FIG. 5 is a waveform diagram showing when a subfield driven by a selective erasing method is located after a subfield driven by a selective writing method according to an embodiment of the present invention; FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
1 : 입력라인 10 : 상부기판1: input line 10: upper substrate
12Y,12Z : 투명전극 13Y,13Z : 금속버스전극12Y, 12Z: transparent electrode 13Y, 13Z: metal bus electrode
14,22 : 유전체층 16 : 보호막14,22 dielectric layer 16: protective film
18 : 하부기판 24 : 격벽18: lower substrate 24: bulkhead
26 : 형광체층 30 : 프레임 메모리26 phosphor layer 30 frame memory
32A,32B : 역감마 보정부 34 : 이득 제어부32A, 32B: reverse gamma correction unit 34: gain control unit
36 : 오차 확산부 38 : 서브필드 맵핑부36: error diffusion unit 38: subfield mapping unit
40 : 데이터 정렬부 42 : APL부40: data alignment unit 42: APL unit
44 : 파형 발생부 46 : 패널44: waveform generator 46: panel
50 : 데이터로드 계산부50: data load calculation unit
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 외부로부터 입력되는 데이터를 이용하여 로드를 계산하는 단계와, 계산된 로드에 대응하여 플라즈마 디스플레이 패널을 선택적 쓰기 방식 및 선택적 소거 방식 중 어느 하나의 방식으로 구동시키는 단계를 포함한다.In order to achieve the above object, a method of driving a plasma display panel according to the present invention includes calculating a load using data input from an external source, and selecting one of a selective writing method and a selective erasing method for the plasma display panel corresponding to the calculated load. Driving in one manner.
상기 계산된 로드가 30% 이하일 때 선택적 소거 방식으로 구동되고, 그 외의 경우에 선택적 쓰기 방식으로 구동된다.When the calculated load is 30% or less, it is driven by the selective erase method, otherwise it is driven by the selective write method.
상기 계산된 로드가 20% 이하일 때 선택적 소거 방식으로 구동되고, 그 외의 경우에 선택적 쓰기 방식으로 구동된다.When the calculated load is 20% or less, it is driven by the selective erase method, otherwise it is driven by the selective write method.
상기 선택적 쓰기 방식으로 구동될 때 초기화기간은 상승램프파형이 공급되는 셋업기간 및 하강램프파형이 공급되는 셋다운기간을 포함한다.When driven by the selective write method, the initialization period includes a setup period in which the rising ramp waveform is supplied and a set down period in which the falling ramp waveform is supplied.
상기 선택적 소거 방식으로 구동될 때 초기화기간은 하강램프파형이 공급되는 셋다운기간만을 포함한다.When driven in the selective erasing scheme, the initialization period includes only a set down period in which the falling ramp waveform is supplied.
n(n은 자연수) 서브필드가 선택적 소거 방식으로 구동될 때 n-1 서브필드의 서스테인 기간 이후에 소거펄스가 공급되지 않는다.When the n (n is natural number) subfield is driven in the selective erasing manner, the erase pulse is not supplied after the sustain period of the n-1 subfield.
한 프레임에 포함되어 있는 첫 번째 서브필드는 계산된 로드와 무관한게 선택적 쓰기 방식으로 구동된다.The first subfield included in one frame is driven by selective writing regardless of the calculated load.
본 발명의 플라즈마 디스플레이 패널의 구동장치는 외부로부터 데이터를 입력받고, 입력된 데이터의 로드를 계산하기 위한 데이터로드 계산부와; 데이터로드 계산부에서 계산된 데이터 로드에 대응하여 플라즈마 디스플레이 패널을 선택적 쓰기 방식 및 선택적 소거 방식 중 어느 하나의 방식으로 구동시키기 위한 파형 발생부를 구비한다.According to an aspect of the present invention, there is provided a driving apparatus of a plasma display panel, comprising: a data load calculator configured to receive data from an external source and calculate a load of the input data; In response to the data load calculated by the data load calculator, a waveform generator for driving the plasma display panel in any one of a selective writing method and a selective erasing method is provided.
상기 데이터로드 계산부는 데이터의 로드가 20% 이하일 때 제어신호를 생성하여 파형 발생부로 공급한다.The data load calculator generates a control signal and supplies the control signal to the waveform generator when the data load is 20% or less.
상기 파형 발생부는 제어신호가 입력될 때 플라즈마 디스플레이 패널을 선택적 소거 방식으로 구동시킨다.The waveform generator drives the plasma display panel in a selective erasing manner when a control signal is input.
상기 선택적 쓰기 방식으로 구동될 때 초기화기간은 상승램프파형이 공급되는 셋업기간 및 하강램프파형이 공급되는 셋다운기간을 포함한다.When driven by the selective write method, the initialization period includes a setup period in which the rising ramp waveform is supplied and a set down period in which the falling ramp waveform is supplied.
상기 선택적 소거 방식으로 구동될 때 초기화기간은 하강램프파형이 공급되는 셋다운기간만을 포함한다.When driven in the selective erasing scheme, the initialization period includes only a set down period in which the falling ramp waveform is supplied.
n(n은 자연수) 서브필드가 선택적 소거 방식으로 구동될 때 n-1 서브필드의 서스테인 기간 이후에 소거펄스가 공급되지 않는다.When the n (n is natural number) subfield is driven in the selective erasing manner, the erase pulse is not supplied after the sustain period of the n-1 subfield.
한 프레임에 포함되어 있는 첫 번째 서브필드는 데이터 로드와 무관한게 선택적 쓰기 방식으로 구동된다.The first subfield included in one frame is driven by selective writing regardless of data load.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 5.
도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.3 is a view showing a driving apparatus of a plasma display panel according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 PDP의 구동장치는 입력라인(1)과 패널(46) 사이에 접속된 제 1역감마 보정부(32A), 이득 제어부(34), 오차 확산부(36), 서브필드 맵핑부(38) 및 데이터 정렬부(40)와; 입력라인(1)과 패널(46) 사이에 접속된 프레임 메모리(30), 제 2역감마 보정부(32B), APL(Average Picture Level : 평균휘도레벨)부(42) 및 파형 발생부(44)와; 입력라인(1)과 파형 발생부(44) 사이에 설치되는 데이터로드 계산부(50)를 구비한다.Referring to FIG. 3, the driving apparatus of the PDP of the present invention includes a first reverse gamma correction unit 32A, a gain control unit 34, and an error diffusion unit 36 connected between the input line 1 and the panel 46. A subfield mapping unit 38 and a data arranging unit 40; Frame memory 30 connected between input line 1 and panel 46, second inverse gamma correction unit 32B, average picture level (APL) 42 and waveform generator 44 )Wow; A data load calculator 50 is provided between the input line 1 and the waveform generator 44.
제 1 및 제 2역감마 보정부(32A,32B)는 감마보정된 비디오신호를 역감마 보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변환시킨다. 프레임 메모리(30)는 한 프레임 분의 데이터(R,G,B)를 저장하고, 저장된 데이터를 제 2역감마 보정부(32B)로 공급한다.The first and second inverse gamma correction units 32A and 32B linearly convert the luminance value according to the gray value of the image signal by performing inverse gamma correction on the gamma corrected video signal. The frame memory 30 stores one frame of data R, G, and B, and supplies the stored data to the second inverse gamma correction unit 32B.
APL부(42)는 제 2역감마 보정부(32B)에 의해 보정된 비디오 데이터를 입력받아 서스테인 펄스수를 조절하기 위한 N(N은 자연수)단계 신호를 발생한다. 이득 제어부(34)는 제 1역감마 보정부(32A)에서 보정된 비디오 데이터를 유효이득만큼 증폭시킨다.The APL unit 42 receives the video data corrected by the second inverse gamma correction unit 32B and generates an N (N is a natural number) signal for adjusting the number of sustain pulses. The gain controller 34 amplifies the video data corrected by the first inverse gamma correction unit 32A by the effective gain.
오차 확산부(36)는 셀의 오차성분을 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정한다. 서브필드 맵핑부(38)는 오차 확산부(36)로부터 보정된 비디오데이터를 서브필드별로 재할당한다.The error diffusion unit 36 finely adjusts the luminance value by diffusing an error component of a cell into adjacent cells. The subfield mapping unit 38 reallocates the video data corrected by the error diffusion unit 36 for each subfield.
데이터 정렬부(40)는 패널(46)의 해상도 포맷에 적합하게 서브필드 맵핑부(38)로부터 입력되는 비디오 데이터를 변환하여 패널(46)의 어드레스 구동 집적회로(Integrated Circuit : 이하 "IC"라 함)로 공급한다.The data alignment unit 40 converts the video data input from the subfield mapping unit 38 in accordance with the resolution format of the panel 46 to convert the address data into an integrated circuit (IC) of the panel 46. Supply).
데이터로드 계산부(50)는 입력라인(1)으로부터 공급되는 데이터의 로드를 계산한다. 이때, 데이터로드 계산부(50)는 PDP내의 모든 방전셀로 데이터가 공급될 때(예를 들어, 풀 화이트) PDP의 로드를 100으로 계산한다. 또한, 데이터로드 계산부(50)는 PDP내의 방전셀들 중 절반의 방전셀에 데이터가 공급될 때 PDP의 로드를 50으로 계산하게 된다. 이와 같은 데이터로드 계산부(50)는 PDP의 로드를 계산하고, PDP에서 낮은 로드를 가질 때 제어신호를 파형발생부(44)로 공급한다. 예를 들어, 데이터로드 계산부(50)는 PDP의 로드가 30%이하, 바람직하게는 PDP가 20%이하의 로드를 가질 때 제어신호를 파형 발생부(44)로 공급한다.The data load calculation unit 50 calculates a load of data supplied from the input line 1. At this time, the data load calculation unit 50 calculates the load of the PDP as 100 when data is supplied to all the discharge cells in the PDP (for example, full white). In addition, the data load calculator 50 calculates the load of the PDP as 50 when data is supplied to half of the discharge cells in the PDP. The data load calculator 50 calculates the load of the PDP and supplies a control signal to the waveform generator 44 when the PDP has a low load. For example, the data load calculator 50 supplies the control signal to the waveform generator 44 when the load of the PDP has a load of 30% or less, preferably 20% or less.
파형 발생부(44)는 APL 부(42)로부터 입력된 N단계 신호에 의해 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호를 패널(46)의 어드레스 구동 IC, 스캔 구동 IC 및 서스테인 구동 IC로 공급한다. 한편, 파형 발생부(44)는 데이터로드 계산부(50)에서 제어신호가 공급될 때 패널(46)을 선택적 소거 방식으로 구동시키고, 데이터로드 계산부(50)에서 제어신호가 공급되지 않을 때 패널(46)을 선택적 쓰기 방식으로 구동시킨다.The waveform generator 44 generates a timing control signal based on the N-stage signal input from the APL unit 42, and converts the generated timing control signal into an address driving IC, a scan driving IC, and a sustain driving IC of the panel 46. Supply. On the other hand, the waveform generator 44 drives the panel 46 in a selective erasure manner when the control signal is supplied from the data load calculator 50, and when the control signal is not supplied from the data load calculator 50. The panel 46 is driven by selective writing.
다시 말하여, 본 발명에서는 PDP의 로드에 대응하여 패널(46)을 선택적 소거 방식 및 선택적 쓰기 방식중 어느 하나의 방식으로 구동시킨다. 한편, 본 발명에서 한 프레임에 포함되어 있는 첫 번째 서브필드는 데이터의 로드와 관계없이 선택적 쓰기 방식으로 구동된다. 다시 말하여, 첫 번째 서브필드 이후의 서브필드들이 데이터의 로드에 대응하여 선택적 쓰기 방식 또는 선택적 소거 방식으로 구동될 수 있도록(즉, 첫 번째 서브필드는 리셋기간을 포함하여야 한다.) 첫 번째 서브필드는 선택적 쓰기 방식으로 구동시킨다. 따라서, 데이터 로드 계산부(50)는 첫 번째 서브필드의 로드에 관계없이 제어신호를 파형 발생부(44)로 공급하지 않는다.In other words, in the present invention, the panel 46 is driven by either the selective erasing method or the selective writing method in response to the load of the PDP. Meanwhile, in the present invention, the first subfield included in one frame is driven by selective writing regardless of data load. In other words, the first subfield so that the subfields after the first subfield can be driven in the selective write method or the selective erase method in response to the load of the data (that is, the first subfield must include a reset period). The field is driven by a selective write method. Therefore, the data load calculator 50 does not supply the control signal to the waveform generator 44 regardless of the load of the first subfield.
도 4는 2개의 서브필드들이 연속적으로 선택적 쓰기 방식으로 구동될 때의 구동파형을 나타내는 도면이다. 즉, 도 4는 데이터 로드 계산부(50)에서 계산된 PDP의 로드가 30%를 초과할 때의 구동파형을 나타낸다.4 is a diagram illustrating a driving waveform when two subfields are successively driven in a selective write method. That is, FIG. 4 shows a driving waveform when the load of the PDP calculated by the data load calculation unit 50 exceeds 30%.
도 4를 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 4, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 피크전압(Vp)까지 상승하는 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압(Vp) 보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the initialization period, a rising ramp waveform Ramp-up that rises to the peak voltage Vp is simultaneously applied to all the scan electrodes Y. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, the rising ramp waveform Ramp-up is supplied, and then the falling ramp waveform Ramp-down falling at a positive voltage lower than the peak voltage Vp of the rising ramp waveform Ramp-up is applied to the scan electrodes ( Is simultaneously applied to Y). Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
어드레스 기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y, and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인 전압레벨(Vs)이 정극성 직류전압이 공급된다.On the other hand, the sustain voltage level Vs is supplied with the positive DC voltage to the sustain electrodes Z during the set down period and the address period.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인 방전이 일어나게 된다. 마지막으로 서스테인 방전이 완료된 후 소거기간에 펄스폭이 작은 소거램프파형(earse)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z each time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase lamp waveform having a small pulse width (earse) is supplied to the sustain electrode Z in the erase period to erase the wall charges in the cell.
도 5는 데이터의 로드에 따라서 선택적 쓰기 방식 및 선택적 소거 방식이 연속적으로 구동될 때의 구동파형을 나타내는 도면이다. 즉, 도 5는 첫 번째 서브필드 이후의 두번 째 서브필드의 로드가 30%이하일 때의 구동파형을 나타낸다.5 is a diagram illustrating a driving waveform when the selective writing method and the selective erasing method are continuously driven according to the load of data. That is, FIG. 5 shows a driving waveform when the load of the second subfield after the first subfield is 30% or less.
도 5를 참조하면, 먼저 선택적 쓰기 방식으로 구동되는 서브필드는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의방전을 유지시키기 위한 서스테인 기간으로 나누어 구동된다.Referring to FIG. 5, a subfield driven by a selective write method is driven by dividing into an initialization period for initializing a full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 피크전압(Vp)까지 상승하는 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운 기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압(Vp) 보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the initialization period, a rising ramp waveform Ramp-up that rises to the peak voltage Vp is simultaneously applied to all the scan electrodes Y. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. In the set-down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage Vp of the rising ramp waveform Ramp-up is applied to the scan electrodes. Is simultaneously applied to Y). Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
어드레스 기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y, and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스 방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인 방전이 일어나게 된다. 한편, n(n은 자연수) 서브필드가 선택적 소거 방식으로 구동될 때, 즉 데이터로드계산부(50)에서 계산된 n 서브필드의 로드가 30%이하일 때 파형 발생부(44)는 n-1 서브필드의 서스테인 기간 이후에 소거펄스를 공급하지 않는다. 다시 말하여, 서스테인 방전에 의하여 생성된 벽전하들을 소거시키기 않는다.(즉, 방전셀들이 턴-온상태를 유지한다)In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z every time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus are added to the cell. Discharge occurs. On the other hand, when the n (n is a natural number) subfield is driven by the selective erasure method, that is, when the load of the n subfield calculated by the data load calculator 50 is 30% or less, the waveform generator 44 performs n-1. The erase pulse is not supplied after the sustain period of the subfield. In other words, it does not erase the wall charges generated by the sustain discharge (ie, the discharge cells remain turned on).
선택적 소거 방식으로 구동되는 서브필드는 초기화기간, 어드레스기간 및 서스테인 기간으로 나누어 구동된다.The subfields driven by the selective erasing method are driven by being divided into an initialization period, an address period, and a sustain period.
여기서, 초기화기간은 셋다운 기간만을 포함한다. 즉, PDP가 선택적 소거 방식으로 구동될 때 초기화기간에는 셋업기간이 포함되지 않는다. 셋다운 기간에는 모든 주사전극들(Y)에 피크전압(Vp)보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 서스테인 기간에 서스테인 방전이 일어날 수 있도록 방전셀들에 균일한 벽전하를 형성한다.Here, the initialization period includes only the set down period. That is, the setup period is not included in the initialization period when the PDP is driven in the selective erasing scheme. In the set-down period, a falling ramp waveform Ramp-down falling at a positive voltage lower than the peak voltage Vp is applied to all the scan electrodes Y simultaneously. The ramp ramp down forms uniform wall charges in the discharge cells so that sustain discharge can occur in the sustain period.
어드레스 기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에서 어드레스 방전이 발생된다. 어드레스 방전이 발생된 셀들에서는 초기화기간에 생성된 벽전하들이 재결합된다. 이를 위해, 선택적 소거 방식으로 구동될 동안 공급되는 스캔펄스(scan)의 폭은 선택적 쓰기 방식으로 구동될 동안 공급되는 스캔펄스(scan)의 폭보다 좁은 폭으로 설정된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y, and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, address discharge is generated in the cell to which the data pulse is applied. In the cells in which the address discharge is generated, the wall charges generated in the initialization period are recombined. To this end, the width of the scan pulse supplied while being driven by the selective erase method is set to be narrower than the width of the scan pulse supplied while being driven by the selective write method.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인 펄스(sus)가 인가된다. 그러면 어드레스 방전이 일어나지 않은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면 방전 형태로 서스테인 방전이 일어나게 된다. 한편, 다음 서브필드가 선택적 쓰기 방식으로 구동된다면 유지전극들(Z)에 소거램프파형이 공급되어 셀 내의 벽전하를 소거시키게 된다. 하지만, 다음 서브필드가 선택적 소거 방식으로 구동된다면 유지전극들(Z)에 소거램프파형이 공급되지 않는다.In the sustain period, a sustain pulse su is applied to the scan electrodes Y and the sustain electrodes Z alternately. Then, the sustain voltage is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z every time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus are added in the cell where the address discharge has not occurred. Get up. On the other hand, if the next subfield is driven by the selective write method, the erase lamp waveform is supplied to the sustain electrodes Z to erase the wall charges in the cell. However, if the next subfield is driven by the selective erasing method, the erase lamp waveform is not supplied to the sustain electrodes Z.
이와 같은 본 발명에서는 PDP의 로드에 따라서 PDP를 선택적 쓰기 방식 및 선택적 소거 방식 중 어느 하나의 방식으로 구동시킨다. 여기서, PDP가 선택적 소거 방식으로 구동될 때 초기화기간이 셋다운 기간만을 포함하게 된다. 따라서, 선택적 소거 방식의 초기화기간동안 셋업방전에 일어나지 않고(즉, 셋업방전에 의한 빛이 발생되지 않는다), 이에 따라 PDP의 콘트라스트를 향상시킬 수 있다.In the present invention as described above, the PDP is driven by either the selective write method or the selective erase method according to the load of the PDP. Here, the initialization period includes only the set-down period when the PDP is driven by the selective erase method. Therefore, no setup discharge occurs during the initialization period of the selective erasing scheme (i.e., no light is generated by the setup discharge), and therefore, the contrast of the PDP can be improved.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 의하면 데이터의 로드가 적을 경우 플라즈마 디스플레이 패널을 선택적 소거 방식으로 구동시킴으로써 플라즈마 디스플레이 패널의 콘트라스트를 향상시킬 수 있다.As described above, according to the driving apparatus and driving method of the plasma display panel according to the present invention, the contrast of the plasma display panel can be improved by driving the plasma display panel by selective erasing when the data load is small.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084605A KR100488150B1 (en) | 2002-12-26 | 2002-12-26 | Apparatus and Method for Driving Plasma Display Panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084605A KR100488150B1 (en) | 2002-12-26 | 2002-12-26 | Apparatus and Method for Driving Plasma Display Panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040057795A true KR20040057795A (en) | 2004-07-02 |
KR100488150B1 KR100488150B1 (en) | 2005-05-06 |
Family
ID=37350349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0084605A KR100488150B1 (en) | 2002-12-26 | 2002-12-26 | Apparatus and Method for Driving Plasma Display Panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100488150B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101384645B1 (en) * | 2005-07-27 | 2014-04-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device, and driving method and electronic device thereof |
-
2002
- 2002-12-26 KR KR10-2002-0084605A patent/KR100488150B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101384645B1 (en) * | 2005-07-27 | 2014-04-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device, and driving method and electronic device thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100488150B1 (en) | 2005-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006285281A (en) | Method for expressing gray scale in plasma display panel | |
KR100547979B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
KR100524309B1 (en) | Driving method of plasma display panel | |
KR100589248B1 (en) | Method and apparatus for driving plasma display panel | |
JP4719463B2 (en) | Driving method of plasma display panel | |
KR100710283B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
KR100352979B1 (en) | Method of Driving Plasma Display Panel in High Speed | |
KR100488150B1 (en) | Apparatus and Method for Driving Plasma Display Panel | |
KR20050118852A (en) | Driving apparatus of plasma display panel and method for displaying pictures thereof | |
KR20050012472A (en) | Method of Driving Plasma Display Panel | |
KR100667362B1 (en) | Apparatus and Method for Driving Plasma Display Panel | |
KR100373528B1 (en) | Method of Driving Plasma Display Panel in High Speed | |
US7425935B2 (en) | Method and apparatus of driving a plasma display panel | |
KR100489281B1 (en) | Method and Apparatus of Driving Plasma Display Panel | |
KR100646186B1 (en) | Driving apparauts and driving method of plasma display panel | |
KR100533731B1 (en) | Method and Apparatus of Driving Plasma Display Panel | |
KR100553934B1 (en) | Method for driving plasma display panel | |
KR100528694B1 (en) | Method of driving plasma display panel | |
KR100456157B1 (en) | Method and Apparatus of Driving Plasma Display Panel | |
KR100492184B1 (en) | Method of driving plasma display panel | |
KR20040006577A (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
KR100493621B1 (en) | Method of driving plasma display panel | |
KR100646319B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
KR20050100209A (en) | Apparatus and method of driving plasma display panel | |
KR20040083162A (en) | Method of Driving Plasma Display Panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |