KR20040057115A - Field emission device manufacturing method - Google Patents

Field emission device manufacturing method Download PDF

Info

Publication number
KR20040057115A
KR20040057115A KR1020020083568A KR20020083568A KR20040057115A KR 20040057115 A KR20040057115 A KR 20040057115A KR 1020020083568 A KR1020020083568 A KR 1020020083568A KR 20020083568 A KR20020083568 A KR 20020083568A KR 20040057115 A KR20040057115 A KR 20040057115A
Authority
KR
South Korea
Prior art keywords
forming
hard mask
oxide film
insulating film
lower electrode
Prior art date
Application number
KR1020020083568A
Other languages
Korean (ko)
Inventor
이용한
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020083568A priority Critical patent/KR20040057115A/en
Publication of KR20040057115A publication Critical patent/KR20040057115A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: A field emission device fabrication method is provided to lengthen a lifetime and improve the reliability by minimizing a damage of a tunnel oxidation film. CONSTITUTION: A field emission device fabrication method comprises a step of forming an anode oxidation film at a lateral side of a bottom electrode after protecting a territory to be formed on a tunnel oxidation film and forming a hard mask(13) pattern at a top center part of the bottom electrode formed on a plate, a step of forming a field insulating film(15), a top electrode bus(16), and a top insulating film(17) in order at a top part of a structure formed at a former step, a step of excluding finally the hard mask by etching in order and forming an aperture part at the structure, and a step of forming a highest top electrode at a top part of the structure and forming the tunnel oxidation film by oxidizing a bottom electrode in results of excluding the hard mask.

Description

전계 방출 소자 제조 방법{FIELD EMISSION DEVICE MANUFACTURING METHOD}Field emission device manufacturing method {FIELD EMISSION DEVICE MANUFACTURING METHOD}

본 발명은 전계 방출 소자 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 터널 산화막 손상을 최소화하여 전계 방출 소자의 신뢰성과 수명을 연장하는데 적당하도록 한 전계 방출 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a method for manufacturing a field emission device, and more particularly, to a method for manufacturing a field emission device suitable for extending the reliability and lifespan of a field emission device by minimizing damage to tunnel oxide of a metal insulating metal (MIM) cathode.

다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계 방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.Display elements have been rapidly developed in accordance with the demands of various display elements. Recently, as devices using field emission have been applied to the display field, development of thin film displays capable of providing high resolution while reducing size and power consumption has been actively developed.

상기 전계 방출 소자는 다양한 형태로 연구되고 있는데, 그 중에서도 MIM(Metal Insulating Metal)을 전자 방출원으로 사용하는 전계 방출 소자는 마이크로 팁이나 카본 나노튜브를 전자 방출원으로 사용하는 전계 방출 소자에 비해 대면적 제작이 용이하고 공정이 간단한 장점이 있으므로 광범위하게 사용되고 있다.The field emission devices have been studied in various forms. Among them, the field emission devices using MIM (Metal Insulating Metal) as electron emission sources are much larger than the field emission devices using micro tips or carbon nanotubes as electron emission sources. It is widely used because of the advantages of easy area fabrication and simple process.

상기 전계 방출 소자는 전자 방출원을 구비한 하판과 전자 방출원에 의해 발광하는 상판과, 상기 상판 및 하판을 지지하며 내부를 진공상태로 유지시키기위한 스페이서로 이루어져 있다.The field emission device includes a lower plate having an electron emission source, an upper plate emitting light by an electron emission source, and a spacer for supporting the upper plate and the lower plate and maintaining the inside in a vacuum state.

여기서는 MIM을 전자 방출원으로 적용한 하판에 관해 논의하도록 한다.This article discusses the bottom plate applying MIM as an electron emission source.

MIM을 적용한 하판을 사용하는 전계 방출 소자는 대면적화가 용이하고 공정이 간단하다는 장점을 가지고 있지만, 그 수명은 하부 전극과 상부 전극 사이의 터널 산화막에 의해 좌우된다. 상기 터널 산화막의 두께는 일반적으로 100Å 정도이며, 상기 터널 산화막의 손실은 전체 패널의 수명과 밀접한 관계가 있다.The field emission device using the bottom plate applied with MIM has the advantages of easy large area and simple process, but its life is governed by the tunnel oxide film between the lower electrode and the upper electrode. The thickness of the tunnel oxide film is generally about 100 GPa, and the loss of the tunnel oxide film is closely related to the life of the entire panel.

종래에는 상기 터널 산화막을 공정 초기에 생성했으며, 이와 같은 종래 전계 방출 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Conventionally, the tunnel oxide film was generated at an early stage of the process, which will be described in detail with reference to the accompanying drawings.

도1a 내지 도1g는 종래 전계 방출 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성하는 단계(도1a)와; 상기 하부 전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)의 상부에 양극 산화막(3)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(2)의 상부에 터널 산화막(4)을 형성하는 단계(도1c)와; 상기 구조의 상부전면에 필드 절연막(5)와 상부 전극버스(6)를 순차적으로 증착하고, 패터닝하여 상기 터널 산화막(4)과 양극 산화막(3)의 노출을 차단하는 단계(도1d)와; 상기 구조의 상부에 상부 절연막(7)을 증착하고, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널 산화막(4)의 상부측 필드 절연막(5)을 노출시키는 단계(도1e)와; 상기 필드 절연막(5)을 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각하는 단계(도1f)와; 상기 구조의 상부에 금속을 증착하여, 상기 상부 절연막(7)과 노출된 터널 산화막(4) 및 필드 절연막(5) 상에 최상부 전극(8, 9)을 형성하는 단계(도1g)로 제조된다.1A to 1G are cross-sectional views of a conventional field emission device fabrication process, forming a lower electrode 2 on an upper portion of the lower plate glass 1 as shown therein (FIG. 1A); Forming a photoresist (PR) pattern in the center of the lower electrode (2), and then forming an anode oxide film (3) on top of the exposed lower electrode (2); Removing the photoresist PR and forming a tunnel oxide film 4 on the exposed lower electrode 2 (FIG. 1C); Sequentially depositing and patterning the field insulating film 5 and the upper electrode bus 6 on the upper surface of the structure to block the exposure of the tunnel oxide film 4 and the anodizing film 3 (FIG. 1D); Depositing an upper insulating film 7 on top of the structure and patterning the upper insulating film 7 and the lower upper electrode bus 6 to expose the upper field insulating film 5 of the tunnel oxide film 4 ( 1e); Etching the field insulating film 5 and over-etching the side surface of the upper electrode bus 6 (FIG. 1F); Depositing a metal on top of the structure to form top electrodes 8, 9 on the upper insulating film 7, the exposed tunnel oxide film 4 and the field insulating film 5 (FIG. 1G). .

이하, 상기와 같이 구성된 종래 전계 방출 소자 제조방법의 일실시예를 보다 상세하게 설명한다.Hereinafter, an embodiment of the conventional field emission device manufacturing method configured as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 하판 유리(1)의 상부 일부에 알루미늄을 증착하고, 그 증착된 알루미늄을 습식 식각하여 상기 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성한다.First, as shown in FIG. 1A, aluminum is deposited on an upper portion of the lower plate glass 1, and the deposited aluminum is wet-etched to form a lower electrode 2 on an upper portion of the lower plate glass 1.

그 다음, 도1b에 도시한 바와 같이 상기 하부 전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(2)을 양극 산화법으로 산화시켜 산화 알루미늄인 양극 산화막(3)을 형성한다.Next, as shown in FIG. 1B, after forming a photoresist (PR) pattern in the center of the lower electrode 2, the exposed lower electrode 2 is oxidized by anodizing to produce anodized film 3 of aluminum oxide. ).

그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 그 포토레지스트(PR)의 제거로 노출되는 하부 전극(2)의 중앙 상부에 터널 산화막(4)을 형성한다.Then, as shown in Fig. 1C, the photoresist PR is removed, and a tunnel oxide film 4 is formed on the center of the lower electrode 2 exposed by the removal of the photoresist PR.

그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부 전면에 텅스텐과 알루미늄을 성막하여 필드 절연막(5)와 상부 전극버스(6)를 형성한다.Then, as shown in FIG. 1D, tungsten and aluminum are deposited on the entire upper surface of the structure to form the field insulating film 5 and the upper electrode bus 6.

그 다음, 상기 형성된 필드 절연막(5)와 상부 전극버스(6)를 패터닝하여 상기 터널 산화막(4)과 양극 산화막(3)의 상부측에만 선택적으로 위치하도록 한다.Next, the formed field insulating film 5 and the upper electrode bus 6 are patterned so as to be selectively positioned only on the upper side of the tunnel oxide film 4 and the anodic oxide film 3.

그 다음, 도1e에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 증착하여 상부 절연막(7)을 형성한다.Then, as shown in FIG. 1E, a silicon nitride film (SiNx) is deposited on top of the structure to form an upper insulating film 7.

그 다음, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널산화막(4)의 상부측 필드 절연막(5)를 노출시킨다.The upper insulating film 7 and the lower upper electrode bus 6 are then patterned to expose the upper field insulating film 5 of the tunnel oxide film 4.

그 다음, 도1f에 도시한 바와 같이 상기 필드 절연막(5)를 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각한다.Next, as shown in FIG. 1F, the field insulating film 5 is etched and the side surface of the upper electrode bus 6 is excessively etched.

그 다음, 도1g에 도시한 바와 같이, 상기 구조의 상부에 Ir/Pt/Au를 증착하여, 상기 상부 절연막(7)과 노출된 터널 산화막(4) 및 필드 절연막(5) 상에 최상부 전극(8, 9)을 형성한다.Then, as shown in Fig. 1G, Ir / Pt / Au is deposited on top of the structure, so that the top electrode (on the top insulating film 7, the exposed tunnel oxide film 4 and the field insulating film 5) is formed. 8, 9).

이와 같은 과정을 통해 제조된 전계 방출 소자의 하판, 즉 캐소드가 형성된다.Through this process, the bottom plate of the field emission device manufactured, that is, the cathode is formed.

상기한 바와 같이 종래 전계 방출 소자 제조 방법은 터널 산화막을 공정 초기에 형성하기 때문에 공정중의 식각에 의한 화학적 손상, 박막 증착 과정에서의 전기적 손상, 박막의 응력에 의한 기계적 손상등이 발생할 수 있으므로 신뢰성과 수명이 짧아지게 되는 문제점이 있었다.As described above, in the conventional field emission device manufacturing method, since the tunnel oxide film is formed at the beginning of the process, chemical damage due to in-process etching, electrical damage in the thin film deposition process, and mechanical damage due to the stress of the thin film may occur. There was a problem that the life is shortened.

상기와 같은 문제점을 감안한 본 발명은 터널 산화막을 공정 후반에 형성하도록 하여 하판 형성 공정에 의한 터널 산화막의 손상을 최소화 함으로써 전계 방출 소자의 신뢰성과 수명을 연장시킬 수 있는 전계 방출 소자 제조 방법을 제공하는데 그 목적이 있다.In view of the above problems, the present invention provides a method for manufacturing a field emission device which can extend the reliability and lifespan of a field emission device by minimizing damage to the tunnel oxide film by a lower plate forming process by forming the tunnel oxide film later in the process. The purpose is.

도1a 내지 도1e는 종래 전계 방출 소자의 제조공정 수순단면도.1A to 1E are cross-sectional views of a manufacturing process of a conventional field emission device.

도2a 내지 도2l은 본 발명 전계 방출 소자의 제조공정 수순단면도.2A to 2L are cross-sectional views of a manufacturing process of the field emission device of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11:하판 유리 12:하부 전극11: Lower glass 12: Lower electrode

13:하드 마스크 14:양극 산화막13: Hard mask 14: Anodic oxide film

15:필드 절연막 16:상부 전극버스15: Field insulating film 16: Upper electrode bus

17:상부 절연막 18:터널 산화막17: upper insulating film 18: tunnel oxide film

19:최상부 전극19: top electrode

상기와 같은 목적을 달성하기 위한 본 발명은 하부 전극 상부 중앙에 하드마스크를 형성하여 터널 산화막이 형성될 하부 전극의 상부 일부를 보호하는 단계와; 최상부 전극을 형성하기 전에 상기 하드마스크를 제거하고 드러난 상기 하부 전극에 상기 터널 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is to form a hard mask on the upper center of the lower electrode to protect the upper portion of the lower electrode to be formed tunnel oxide film; And removing the hard mask and forming the tunnel oxide layer on the exposed lower electrode prior to forming the top electrode.

본 발명은 기판 상에 형성된 하부 전극 상부 중앙에 하드 마스크 패턴를 형성하여 터널 산화막이 형성될 영역을 보호한 후 하부 전극의 측면에 양극 산화막을 형성하는 단계와; 상기 구조물 상부에 차례로 필드 절연막, 상부 전극버스, 상부 절연막을 형성하는 단계와; 상기 구조물에 개구부를 형성하며 차례로 식각하여 상기 하드 마스크를 마지막으로 제거하는 단계와; 상기 하드 마스크의 제거로 드러난 하부 전극을 산화하여 터널 산화막을 형성하고, 상기 구조물 상부에 최상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention provides a method of manufacturing a semiconductor device, comprising: forming a hard mask pattern on an upper center of a lower electrode formed on a substrate to protect a region where a tunnel oxide film is to be formed, and then forming an anodized film on a side of the lower electrode; Forming a field insulating film, an upper electrode bus, and an upper insulating film on the structure in order; Forming openings in the structure and etching sequentially to finally remove the hard mask; And oxidizing the lower electrode exposed by the removal of the hard mask to form a tunnel oxide layer, and forming a top electrode on the structure.

상기 하드 마스크는 상기 양극 산화막과 필드 절연막 형성 단계에서 산소 이온을 투과시키지 않도록 충분한 두께를 가지는 것을 특징으로 한다.The hard mask may have a sufficient thickness so as not to transmit oxygen ions in the anodic oxide film and the field insulating film forming step.

상기 하드 마스크는 WO3, Ta2O5또는 SiO2를 이용하여 0.1~0.5㎛ 두께로 형성하는 것을 특징으로 한다.The hard mask is formed using a thickness of 0.1 ~ 0.5㎛ using WO 3 , Ta 2 O 5 or SiO 2 .

상기와 같이 구성된 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings an embodiment of the present invention configured as described above are as follows.

도2a 내지 도2l은 본 발명 전계 방출 소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(11)의 상부에 차례로 하부 전극(12)과 하드 마스크(13)층을 형성하는 단계(도 2a)와; 포토레지스트 패턴을 이용하여 상기 하드마스크(13)층을 식각하여 하드마스크(13)를 형성하는 단계(도 2b)와; 포토레지스트 패턴을 이용하여 상기 하부 전극(12)을 습식식각하는 단계(도 2c)와; 상기 하부 전극(12)의 측면부에 양극 산화막(14)을 형성하는 단계(도 2d)와; 상기 구조의 상부 전면에 차례로 필드 절연막(15)과 상부 전극버스(16)층을 증착하는 단계(도 2e)와; 포토레지스트를 이용하여 상기 형성된 필드 절연막(15)과 상부 전극버스(16)를 패턴하는 단계(도 2f)와; 상기 구조의 상부 전면에 상부 절연막(17)을 형성하는 단계(도 2g)와; 포토레지스트 패턴을 이용하여 상기 상부 절연막(17)을 패턴하여 개구부를 형성하는 단계(도 2h)와; 상기 개구부를 통해 드러난 상부 전극버스(16)를 습식 식각으로 식각하여 개구부를 형성하는 단계(도 2i)와; 상기 형성된 구조물 상부에 하드 마스크(13) 상부 필드 절연막(15)의 일부가 드러나도록 포토레지스트 패턴을 형성하는 단계(도 2j)와; 상기 토포레지스트 패턴을 이용하여 상기 드러난 필드 절연막(15)의 일부 및 하드 마스크(13)를 제거한 후 노출된 하부 전극(12) 상에 터널 산화막(18)을 형성하는 단계(도 2k)와; 상기 형성된 구조물 상부 전면에 최상부 전극(19)을 형성하는 단계(도 2l)로 구성된다.2A to 2L are cross-sectional views of a process of manufacturing the field emission device according to the present invention, as shown in this step, in order to form the lower electrode 12 and the hard mask 13 on top of the lower plate glass 11 (Fig. 2a); Etching the hard mask layer 13 using a photoresist pattern to form a hard mask 13 (FIG. 2B); Wet etching the lower electrode 12 using a photoresist pattern (FIG. 2C); Forming an anodic oxide film (14) on the side surface of the lower electrode (12); Depositing a field insulating film 15 and an upper electrode bus 16 layer on the upper front surface of the structure in turn (FIG. 2E); Patterning the formed field insulating film 15 and the upper electrode bus 16 using a photoresist (FIG. 2F); Forming an upper insulating film 17 on the upper front surface of the structure (FIG. 2G); Patterning the upper insulating film 17 to form an opening using a photoresist pattern (FIG. 2H); Etching the upper electrode bus 16 exposed through the opening by wet etching to form an opening (FIG. 2I); Forming a photoresist pattern on the formed structure so that a part of the upper field insulating film 15 of the hard mask 13 is exposed (FIG. 2J); Removing a portion of the exposed field insulating film 15 and the hard mask 13 by using the toporesist pattern to form a tunnel oxide film 18 on the exposed lower electrode 12 (FIG. 2K); Forming a top electrode 19 on the upper surface of the formed structure (Fig. 2l).

이하, 상기와 같은 구성의 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention having the above configuration will be described in more detail.

먼저, 도 2a에 도시한 바와 같이 하판 유리(11)의 상부에 차례로 하부 전극(12)과 하드 마스크(13)층을 형성한다. 상기 하판 유리(11)는 실리콘 기판과 같은 표면 거칠기를 가지는 것이 유리하다. 상기 하판 유리(11)의 상부에 무선 마그네트론 스퍼터링(Rf Magnetron Sputtering) 또는 화학 기상 증착 방법으로 알루미늄 박막을 0.1~0.5㎛ 두께로 성막하여 하부 전극(12)층을 형성하고, 그 상부에 하드마스크(13)층을 WO3, Ta2O5또는 SiO2를 이용하여 0.1~0.5㎛ 두께로 형성한다. 상기 하드마스크(13)층은 이후 공정에서 형성될 필드 절연막과 양극 산화막의 산화 시 산소 이온이 상기 하부 전극(12)에 투과되어 알루미늄 산화막이 형성되지 않는 충분한 두께를 가져야한다.First, as shown in FIG. 2A, a lower electrode 12 and a hard mask 13 layer are sequentially formed on the lower plate 11. The lower glass 11 advantageously has the same surface roughness as that of the silicon substrate. An aluminum thin film is formed to a thickness of 0.1 to 0.5 μm on the lower plate 11 by wireless magnetron sputtering or chemical vapor deposition to form a lower electrode 12 layer, and a hard mask on the upper portion of the lower glass 11. 13) A layer is formed to a thickness of 0.1 ~ 0.5㎛ using WO 3 , Ta 2 O 5 or SiO 2 . The hard mask 13 layer should have a sufficient thickness such that oxygen ions are permeated through the lower electrode 12 when the field insulating film and the anodic oxide film to be formed in a later process are not formed to form an aluminum oxide film.

그 다음, 도 2b에 도시한 바와 같이 포토레지스트를 스핀 코팅하고 노광 및 현상한 후 식각공정으로 하드마스크(13)를 패턴한다.Subsequently, as shown in FIG. 2B, the hard mask 13 is patterned by an etching process after spin coating, exposing and developing the photoresist.

그 다음, 도 2c에 도시한 바와 같이 포토레지스트를 스핀 코팅하고 노광 및 현상한 후 알루미늄 하부 전극(12)을 식각하는데 질산, 인산, 초산의 혼합용액을 이용하여 습식 식각한다.Next, as shown in FIG. 2C, after spin coating, exposing and developing the photoresist, the aluminum lower electrode 12 is etched and wet-etched using a mixed solution of nitric acid, phosphoric acid, and acetic acid.

그 다음, 도 2d에 도시한 바와 같이 양극 산화를 통해 드러난 하부 전극(12)의 측면에 양극 산화막(14)을 형성하는데, 이 경우 하드마스크(13) 역시 양극 산화 공정에 노출되므로 그 하부의 알루미늄에 산소 이온이 투과되지 않도록 한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄이 증착된 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 양극 산화막(14)을 형성한다.Next, as shown in FIG. 2D, an anodization film 14 is formed on the side surface of the lower electrode 12 exposed through anodization. In this case, the hard mask 13 is also exposed to an anodization process so that the aluminum underneath it is exposed. Do not allow oxygen ions to permeate. The anodic oxidation is an anodic oxide film of Al 2 O 3 by oxidizing aluminum by applying a DC voltage of about 30 to 160 V at both ends using a specimen in which aluminum is deposited in a phosphoric acid or oxalic acid solution as the anode and platinum as the opposite cathode. ).

그 다음, 도 2e에 도시한 바와 같이 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 SiO2, SiNx 등의 필드 절연막(15)과 알루미늄 상부 전극버스(16)를 각각 10~50nm, 100~500mm 두께로 증착한다.Subsequently, as shown in FIG. 2E, the field insulating film 15 and the aluminum upper electrode bus 16, such as SiO 2 and SiNx, are deposited to have a thickness of 10 to 50 nm and 100 to 500 mm, respectively, by wireless magnetron sputtering or chemical vapor deposition. do.

그 다음, 도 2f에 도시한 바와 같이 포토레지스트 패넌을 통해 상부 전극 버스(16)와 필드 절연막(15)을 식각하는데, 알루미늄 상부 전극 버스(16)는 인산, 질산, 초산의 혼합용액으로 습식 식각한다.Next, as shown in FIG. 2F, the upper electrode bus 16 and the field insulating film 15 are etched through the photoresist pann, and the aluminum upper electrode bus 16 is wet etched with a mixed solution of phosphoric acid, nitric acid, and acetic acid. do.

그 다음, 도 2g에 도시한 바와 같이 상기 형성된 구조물 상부 전면에 상부 절연막(17)을 형성하는데, 이 역시 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 SiO2를 100~500nm 두께로 증착한다.Then, as shown in Figure 2g to form an upper insulating film 17 on the upper surface of the formed structure, this also deposits SiO 2 to 100 ~ 500nm thickness by wireless magnetron sputtering or chemical vapor deposition method.

그 다음, 도 2h에 도시한 바와 같이 포토레지스트 패턴을 이용하여 상부 절연막(17)을 CF4와 O2의 혼합 분위기에서 반응성 이온 식각(RIE)을 실시하는 것으로 개구부를 형성한다.Next, as illustrated in FIG. 2H, an opening is formed by performing reactive ion etching (RIE) on the upper insulating film 17 in a mixed atmosphere of CF 4 and O 2 using a photoresist pattern.

그 다음, 도 2i에 도시한 바와 같이 드러난 상부 전극버스(16)를 인산, 질산, 초산의 혼합용액으로 습식 식각하여 개구부를 형성한다.Next, the upper electrode bus 16 exposed as shown in FIG. 2I is wet-etched with a mixed solution of phosphoric acid, nitric acid, and acetic acid to form an opening.

그 다음, 도 2j에 도시한 바와 같이 필드 절연막(15)의 일부가 드러나도록 포토레지스트 패턴을 형성한다.Next, as shown in Fig. 2J, a photoresist pattern is formed so that a part of the field insulating film 15 is exposed.

그 다음, 도 2k에 도시한 바와 같이 드러난 필드 절연막(15)의 일부를 CF4와 O2의 혼합 분위기에서 반응성 이온 식각(RIE)을 통해 제거하여 개구부를 형성하고, 하드마스크(13)를 제거하여 하부 전극(12)을 드러낸 후 양극산화를 통해 알루미늄 하부 전극(12) 상부에 양극 산화막으로 형성되는 터널 산화막(18)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄이 증착된 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 터널 산화막(18)이 형성된다. 상기 터널 산화막(18)은 형성 모재인 알루미늄이 상기 하드마스크(13)에 의해 지난 공정동안 보호되었기 때문에 손상이 없는 상태이므로 손상없이 형성된다.Next, as shown in FIG. 2K, a portion of the exposed field insulating film 15 is removed through reactive ion etching (RIE) in a mixed atmosphere of CF 4 and O 2 to form an opening, and the hard mask 13 is removed. As a result, the lower electrode 12 is exposed to form a tunnel oxide film 18 formed on the upper surface of the aluminum lower electrode 12 through anodization. The anodic oxidation is Al 2 O 3 tunnel oxide film (18) by oxidizing aluminum by applying a DC voltage of about 30 to 160V at both ends with a specimen in which aluminum is deposited in a phosphoric acid or oxalic acid solution as an anode and platinum as an opposite cathode. ) Is formed. The tunnel oxide film 18 is formed intact because aluminum, which is a forming base material, is intact because it is protected by the hard mask 13 during the last process.

그 다음, 도 2l에 도시한 바와 같이 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 최상부 전극(19)을 증착하는데, 상기 최상부 전극(19)은 Ir, Pt, Au의 연속막을 사용한다.Then, as shown in FIG. 2L, the top electrode 19 is deposited by a wireless magnetron sputtering or chemical vapor deposition method, and the top electrode 19 uses a continuous film of Ir, Pt, Au.

전술한 방법을 통해 터널 산화막(18)을 손상 없이 보호한 알루미늄 하부 기판(12) 상에 최상부 전극(19)을 증착하기 직전에 형성하기 때문에 공정중의 식각에 의한 화학적 손상, 박막 증착 과정에서의 전기적 손상, 박막의 응력에 의한 기계적 손상등을 최소화 할 수 있다.Since the tunnel oxide film 18 is formed immediately before the top electrode 19 is deposited on the aluminum lower substrate 12 without damaging the tunnel oxide film 18 through the above-described method, chemical damage due to in-process etching, Electrical damage, mechanical damage caused by thin film stress, etc. can be minimized.

상기한 바와 같이 본 발명 전계 방출 소자 제조 방법은 하드마스크 패턴을 이용하여 터널 산화막이 형성될 하부 전극의 상부 일부를 보호한 후 공정 후반에터널 산화막을 형성하도록 하여 하판 형성 공정에 의한 터널 산화막의 손상을 최소화 함으로써 전계 방출 소자의 신뢰성과 수명을 연장시키며, 궁극적으로는 표시부 판넬의 신뢰성과 수명을 개선할 수 있는 효과가 있다.As described above, the method of manufacturing the field emission device of the present invention protects the upper portion of the lower electrode where the tunnel oxide film is to be formed by using a hard mask pattern, and then forms the tunnel oxide film at the end of the process to damage the tunnel oxide film by the lower plate forming process. By minimizing this, the reliability and lifespan of the field emission device can be extended, and ultimately, the reliability and lifespan of the display panel can be improved.

Claims (4)

하부 전극 상부 중앙에 하드마스크를 형성하여 터널 산화막이 형성될 하부 전극의 상부 일부를 보호하는 단계와; 최상부 전극을 형성하기 전에 상기 하드마스크를 제거하고 드러난 상기 하부 전극에 상기 터널 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 소자 제조 방법.Forming a hard mask on an upper center of the lower electrode to protect a part of the upper part of the lower electrode on which the tunnel oxide film is to be formed; Removing the hard mask and forming the tunnel oxide film on the exposed lower electrode prior to forming a top electrode. 제 1항에 있어서, 상기 하드 마스크는 상기 양극 산화막과 필드 절연막 형성 단계에서 산소 이온을 투과시키지 않도록 충분한 두께를 가지는 것을 특징으로 하는 전계 방출 소자 제조 방법.The method of claim 1, wherein the hard mask has a sufficient thickness so as not to transmit oxygen ions in the anodic oxide film and the field insulating film forming step. 제 1항에 있어서, 상기 하드 마스크는 WO3, Ta2O5또는 SiO2를 이용하여 0.1~0.5㎛ 두께로 형성하는 것을 특징으로 하는 전계 방출 소자 제조 방법.The method of claim 1, wherein the hard mask is formed to a thickness of 0.1 μm to 0.5 μm using WO 3 , Ta 2 O 5, or SiO 2 . 기판 상에 형성된 하부 전극 상부 중앙에 하드 마스크 패턴를 형성하여 터널 산화막이 형성될 영역을 보호한 후 하부 전극의 측면에 양극 산화막을 형성하는 단계와; 상기 구조물 상부에 차례로 필드 절연막, 상부 전극버스, 상부 절연막을 형성하는 단계와; 상기 구조물에 개구부를 형성하며 차례로 식각하여 상기 하드 마스크를 마지막으로 제거하는 단계와; 상기 하드 마스크의 제거로 드러난 하부 전극을산화하여 터널 산화막을 형성하고, 상기 구조물 상부에 최상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 소자 제조 방법.Forming a hard mask pattern on an upper center of the lower electrode formed on the substrate to protect a region where the tunnel oxide film is to be formed, and then forming an anodized film on the side of the lower electrode; Forming a field insulating film, an upper electrode bus, and an upper insulating film on the structure in order; Forming openings in the structure and etching sequentially to finally remove the hard mask; And oxidizing the lower electrode exposed by the removal of the hard mask to form a tunnel oxide film, and forming a top electrode on the structure.
KR1020020083568A 2002-12-24 2002-12-24 Field emission device manufacturing method KR20040057115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020083568A KR20040057115A (en) 2002-12-24 2002-12-24 Field emission device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083568A KR20040057115A (en) 2002-12-24 2002-12-24 Field emission device manufacturing method

Publications (1)

Publication Number Publication Date
KR20040057115A true KR20040057115A (en) 2004-07-02

Family

ID=37349723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083568A KR20040057115A (en) 2002-12-24 2002-12-24 Field emission device manufacturing method

Country Status (1)

Country Link
KR (1) KR20040057115A (en)

Similar Documents

Publication Publication Date Title
JP3487229B2 (en) Field emission type electron source and method of manufacturing the same
KR100441751B1 (en) Method for Fabricating field emission devices
KR100517961B1 (en) Method for manufacturing field emission device
KR20040057115A (en) Field emission device manufacturing method
KR100504782B1 (en) Field emission device and manufacturing method thereof
KR100511263B1 (en) Field emission device manufacturing method
KR100474272B1 (en) Flat type field emission display and manufacturing method thereof
KR100469398B1 (en) Field emission device and manufacturing method thereof
KR100469400B1 (en) Field emission device and manufacturing method thereof
KR100511258B1 (en) Field emission device and manufacturing method thereof
KR100237178B1 (en) Manufacturing method of field emission device
JP3084280B2 (en) Method for manufacturing field emission electron source, method for manufacturing flat light emitting device, and method for manufacturing display device
KR100511257B1 (en) Field emission device and manufacturing method thereof
JP3767275B2 (en) Field emission electron source and manufacturing method thereof
KR100274864B1 (en) Field emission cathode and manufacturing method thereof
JP3539305B2 (en) Field emission type electron source and method of manufacturing the same
JP4093997B2 (en) Anodizing method for improving electron emission in electronic devices
JP3669291B2 (en) Manufacturing method of field emission electron source
KR100467074B1 (en) Method of Fabricating Field Emission Device
KR20020080506A (en) Field emission display
KR970009275B1 (en) Thin film transistor & manufacturing method
KR100186253B1 (en) Method of manufacturing silicon fea by locos
KR100474271B1 (en) Field emission display and manufacturing method thereof
KR100292829B1 (en) Method for fabrication a tripolar mo tip emission display
JPH07220623A (en) Cold cathode electrode and its manufacture

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid