KR100469400B1 - Field emission device and manufacturing method thereof - Google Patents
Field emission device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100469400B1 KR100469400B1 KR10-2003-0005054A KR20030005054A KR100469400B1 KR 100469400 B1 KR100469400 B1 KR 100469400B1 KR 20030005054 A KR20030005054 A KR 20030005054A KR 100469400 B1 KR100469400 B1 KR 100469400B1
- Authority
- KR
- South Korea
- Prior art keywords
- tunnel oxide
- lower electrode
- oxide film
- electron injection
- layer
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21W—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO USES OR APPLICATIONS OF LIGHTING DEVICES OR SYSTEMS
- F21W2131/00—Use or application of lighting devices or systems not provided for in codes F21W2102/00-F21W2121/00
- F21W2131/40—Lighting for industrial, commercial, recreational or military use
- F21W2131/406—Lighting for industrial, commercial, recreational or military use for theatres, stages or film studios
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계방출소자 및 그의 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 터널 산화막 하부에 전자 주입층을 형성하여 전자 방출 효율을 개선하도록 하는데 적당하도록 한 전계방출소자 및 그의 제조방법에 관한 것이다. 종래 전계방출소자는 발광 효율을 높이기 위해서 터널 산화막의 두께를 줄여야 하고, 인가 전압에 의한 절연 파괴 및 공정중 손상을 방지하기 위해서는 두께를 증가시켜야 하기 때문에 이들을 동시에 만족시키기 어려워 효율을 높이면 신뢰성이 낮아지고, 신뢰성을 높이면 소자의 성능이 낮아지는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판 상에 형성된 하부 전극과; 상기 하부 전극 의 상부 일부를 제외한 부분에 형성된 양극 산화막과; 상기 하부 전극의 상부 일부에 형성된 터널 산화막과; 상기 터널 산화막 하부의 하부 전극 일부에 형성된 전자 주입층을 포함하는 전계방출소자와 이를 제조하는 방법을 제공함으로써 전자 방출 효율을 유지하면서 터널 산화막의 두께를 증가시키거나 인가 전압을 낮출 수 있으며, 이를 통해 소자의 효율과 신뢰성 및 수명을 개선하는 것은 물론이고 패널의 소비 전력을 절감하는 효과가 있다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission device and a method of manufacturing the same, and more particularly, to form an electron injection layer under a tunnel oxide film of a metal insulating metal (MIM) cathode, which is suitable for improving electron emission efficiency and a method of manufacturing the same. It is about. Conventional field emission devices need to reduce the thickness of the tunnel oxide film in order to increase the luminous efficiency, and to increase the thickness in order to prevent dielectric breakdown and damage during the process due to applied voltage, it is difficult to satisfy them simultaneously. Increasing the reliability has a problem of lowering the performance of the device. The present invention in view of the above problems and the lower electrode formed on the substrate; An anode oxide film formed on a portion of the lower electrode except for an upper portion; A tunnel oxide film formed on an upper portion of the lower electrode; By providing a field emission device including an electron injection layer formed on a portion of the lower electrode below the tunnel oxide layer and a method of manufacturing the same, a thickness of the tunnel oxide layer may be increased or an applied voltage may be reduced while maintaining electron emission efficiency. In addition to improving the efficiency, reliability, and lifespan of the device, it also reduces the power consumption of the panel.
Description
본 발명은 전계방출소자 및 그의 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 터널 산화막 하부에 전자 주입층을 형성하여 전자 방출 효율을 개선하도록 하는데 적당하도록 한 전계방출소자 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission device and a method of manufacturing the same, and more particularly, to form an electron injection layer under a tunnel oxide film of a metal insulating metal (MIM) cathode, which is suitable for improving electron emission efficiency and a method of manufacturing the same. It is about.
다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.Display elements have been rapidly developed in accordance with the demands of various display elements. Recently, as devices using field emission have been applied to display fields, development of thin film displays that can provide high resolution while reducing size and power consumption has been actively developed.
박막 전계방출소자는 진공 속의 금속 또는 도체 표면상에 고전계가 인가될때 전자들이 금속 또는 도체로부터 진공으로 나오는 양자역학적 터널링 현상을 이용한다. 박막 전계방출소자는 전자를 공급하는 하부전극과 전자가 터널링하는 절연막, 그리고 절연막에 전계를 인가하기위한 최상부 전극으로 이루어진 금속-절연막-금속(Metal Insulating Metal:MIM) 구조이다.The thin film field emission device uses a quantum mechanical tunneling phenomenon in which electrons are released from the metal or the conductor into the vacuum when a high field is applied to the metal or the conductor surface in the vacuum. The thin film field emission device has a metal insulating metal (MIM) structure including a lower electrode supplying electrons, an insulating film through which electrons tunnel, and a top electrode for applying an electric field to the insulating film.
MIM을 적용한 하판을 사용하는 전계방출소자는 대면적화가 용이하고 공정이 간단하다는 장점을 가지고 있지만, 그 수명은 하부 전극과 상부 전극 사이의 터널 산화막에 의해 좌우된다. 상기 터널 산화막의 두께는 일반적으로 100Å 정도이며, 상기 터널 산화막의 손실은 전체 패널의 수명과 밀접한 관계가 있다.The field emission device using the MIM-applied lower plate has the advantages of easy large area and simple process, but its life is governed by the tunnel oxide film between the lower electrode and the upper electrode. The thickness of the tunnel oxide film is generally about 100 GPa, and the loss of the tunnel oxide film is closely related to the life of the entire panel.
종래에는 상기 터널 산화막의 두께를 절연 특성과 발광 효율, 그리고 인가되는 한계 전압에 의해 결정한 후 제조하는데, 이와 같은 종래 전계방출소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Conventionally, the thickness of the tunnel oxide film is manufactured by determining the thickness of the tunnel oxide film based on insulation characteristics, luminous efficiency, and a threshold voltage applied thereto. The conventional field emission device manufacturing method will be described in detail with reference to the accompanying drawings.
도1a 내지 도1g는 종래 전계방출소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부에 차례로 제 1버퍼막(2), 제 2버퍼막(3)을 형성한 후 그 상부 일부에 하부 전극(4)을 형성하는 단계(도1a)와; 상기 하부 전극(4)의중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(4)의 상부에 양극 산화막(5)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(4)의 상부에 터널 산화막(6)을 형성하는 단계(도1c)와; 상기 구조의 상부 전면에 차례로 이중 절연막(7), 상부 데이터 전극(8), 제 1오버행막(9), 그리고 제 2오버행막(10)을 순차적으로 증착한 후 상기 제 2오버행막(10), 제 1오버행막(9)을 건식 식각하고 상부 데이터 전극(8)을 습식 식각하여 데이터 전극 버스 패턴을 형성하는 단계(도1d)와; 상기 제 2오버행막(10)과 제 1오버행막(9)을 전자 방출부 영역에 따라 식각하여 오버행 구조를 형성하는 단계(도1e)와; 상기 노출된 상부 데이터 전극(8)을 습식 식각하고 그 하부의 이중 절연막(7)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(6)을 노출 시키는 단계(도1f)와; 상기 터널 산화막(6)을 에치백(etchback) 및 재산화한 후 형성된 구조물 상부 전면에 최상부 전극(11)을 형성하는 단계(도1g)로 제조된다.1A to 1G are cross-sectional views of a conventional field emission device fabrication process. As shown in FIG. 1A to 1G, the first buffer film 2 and the second buffer film 3 are sequentially formed on an upper portion of the lower plate glass 1. Forming a lower electrode 4 on an upper portion thereof (Fig. 1A); Forming a photoresist (PR) pattern in the center of the lower electrode (4), and then forming an anodized film (5) on top of the exposed lower electrode (4); Removing the photoresist (PR) and forming a tunnel oxide film (6) on the exposed lower electrode (4) (FIG. 1C); After sequentially depositing a double insulating film 7, an upper data electrode 8, a first overhang film 9, and a second overhang film 10 on the upper surface of the structure, the second overhang film 10 is sequentially deposited. Dry etching the first overhang layer 9 and wet etching the upper data electrode 8 to form a data electrode bus pattern (FIG. 1D); Etching the second overhang film 10 and the first overhang film 9 according to an electron emission region to form an overhang structure (FIG. 1E); Wet etching the exposed upper data electrode 8 and dry etching the lower double insulating film 7 below to expose the lower tunnel oxide film 6 while forming an electron emission opening (FIG. 1F); After the tunnel oxide film 6 is etched back and reoxidized, the uppermost electrode 11 is formed on the upper surface of the structure (FIG. 1G).
이하, 상기와 같이 구성된 종래 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.Hereinafter, an embodiment of the conventional field emission device manufacturing method configured as described above will be described in more detail.
먼저, 도 1a에 도시한 바와 같이 하판 유리(1)의 상부에 차례로 SiO와 SiNx를 증착하여 제 1버퍼막(2), 제 2버퍼막(3)을 형성한 후 그 상부에 무선 마그네트론 스퍼터링(Rf Magnetron Sputtering) 또는 화학 기상 증착 방법으로 알루미늄 박막을 증착하고, 이를 패터닝하여 하부 전극(4)을 형성한다.First, as shown in FIG. 1A, SiO and SiN x are sequentially deposited on the upper plate glass 1 to form a first buffer layer 2 and a second buffer layer 3, and then wireless magnetron sputtering ( An aluminum thin film is deposited by Rf Magnetron Sputtering or chemical vapor deposition and patterned to form the lower electrode 4.
그 다음, 도 1b에 도시한 바와 같이 상기 하부 전극(4)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(4)의 상부에 양극 산화막(5)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄 하부 전극(4) 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 양극 산화막(5)을 형성한다.Next, as shown in FIG. 1B, a photoresist (PR) pattern is formed at the center of the lower electrode 4, and then an anodization film 5 is formed on the exposed lower electrode 4. The anodic oxidation is anodic oxide film of Al 2 O 3 by oxidizing aluminum by applying a DC voltage of about 30 to 160V at both ends using a specimen of the lower aluminum electrode 4 as a cathode in a phosphoric acid or oxalic acid solution and platinum as a cathode on the opposite side. (5) is formed.
그 다음, 도 1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(4)의 상부에 양극 산화를 통해 터널 산화막(6)을 박막으로 형성한다. 상기 박막인 터널 산화막(6)은 하부 전극(4)과 이후 형성될 최상부 전극(11) 간을 절연하면서 인가되는 고전압에 의해 전자들을 통과시키게 된다.Next, as shown in FIG. 1C, the photoresist PR is removed, and the tunnel oxide film 6 is formed as a thin film through anodization on the exposed lower electrode 4. The tunnel oxide film 6, which is the thin film, passes electrons by a high voltage applied while insulating the lower electrode 4 and the upper electrode 11 to be formed later.
그 다음, 도 1d에 도시한 바와 같이 상기 구조의 상부 전면에 차례로 SiOx 이중 절연막(7), 알루미늄 상부 데이터 전극(8), α-Si 제 1오버행막(9), 그리고 SiO 제 2오버행막(10)을 순차적으로 증착한 후 데이터 전극 버스를 형성하기위한 포토레지스트 패턴을 이용하여 상기 SiO 제 2오버행막(10), α-Si 제 1오버행막(9)을 건식 식각하고 상부 데이터 전극(8)을 습식 식각하여 데이터 전극 버스 패턴을 형성한다.Next, as shown in FIG. 1D, the SiOx double insulating film 7, the aluminum upper data electrode 8, the α-Si first overhang film 9, and the SiO second overhang film are sequentially disposed on the entire upper surface of the structure. 10) are sequentially deposited and then dry-etched the SiO 2 overhang film 10 and the α-Si first overhang film 9 using a photoresist pattern for forming a data electrode bus. ) Is wet-etched to form a data electrode bus pattern.
그 다음, 도 1e에 도시된 바와 같이 상기 SiO 제 2오버행막(10)과 α-Si 제 1오버행막(9)을 전자 방출부 영역에 따라 건식 식각하여 개구부를 형성하면, α-Si 제 1오버행막(9)의 식각 속도가 SiO 제 2오버행막(10)보다 빠르기 때문에 오버행 구조가 형성된다.Next, as shown in FIG. 1E, when the SiO second overhang film 10 and the α-Si first overhang film 9 are dry-etched according to the electron emission region, an opening is formed. The overhang structure is formed because the etching rate of the overhang film 9 is faster than that of the SiO 2 overhang film 10.
그 다음, 도 1f에 도시된 바와 같이 상기 노출된 상부 데이터 전극(8)을 습식 식각하고 그 하부의 이중 절연막(7)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(6)을 노출 시킨다.Next, as shown in FIG. 1F, the exposed upper data electrode 8 is wet etched and the lower double insulating layer 7 is dry etched to form an electron emission opening to expose the lower tunnel oxide layer 6. .
그 다음, 도 1g에 도시된 바와 같이 상기 식각 공정에 의한 터널 산화막(6)의 손상을 복구하기 위해서 상기 터널 산화막(6)을 에치백(etchback) 및 재산화한 후 형성된 구조물 상부 전면에 Ir/Pt/Au를 증착하여 최상부 전극(11)을 형성한다.Then, as shown in FIG. 1G, to recover the damage of the tunnel oxide film 6 by the etching process, the tunnel oxide film 6 is etched back and reoxidized to form Ir / Pt / Au is deposited to form the top electrode 11.
전술한 과정을 통해 제조된 전계방출소자에서의 전자 방출은 하부 전극(4)에서 공급된 전자들이 터널 산화막(6)을 통과하면서 이루어진다. 상기 터널 산화막(6)을 통과하는 전자들은 터널 산화막(6) 내부의 결함들을 이용하여 통과하는 전자, 파울러-노드하임 터널링(Fowler-Nordheim tunneling)으로 통과하는 전자, 그리고 직접 터널링(direct tunneling) 방법으로 통과하는 전자들로 이루어진다. 상기 터널 산화막(6)을 통과한 전자들은 최상부 전극(11)에서 산란된 후 그 표면에 도달했을때의 에너지가 최상부 전극(11)의 진공 준위를 탈출 할 수 있는 경우 진공으로 방출되고, 전계를 따라 상판의 형광체에 충돌하면서 발광이 이루어진다.Electron emission in the field emission device manufactured through the above-described process is performed while electrons supplied from the lower electrode 4 pass through the tunnel oxide film 6. Electrons passing through the tunnel oxide film 6 are electrons passing through defects inside the tunnel oxide film 6, electrons passing through Fowler-Nordheim tunneling, and a direct tunneling method. It consists of electrons passing through. The electrons having passed through the tunnel oxide film 6 are scattered by the top electrode 11 and are released into the vacuum when the energy when reaching the surface of the tunnel oxide film 6 can escape the vacuum level of the top electrode 11, and the electric field is discharged. Therefore, light is emitted while colliding with the phosphor of the upper plate.
따라서, 전계 방출 소자의 발광 효율은 절연막을 통과한 전자들의 수 중에서 진공으로 방출되어 형광체에 부딛치는 전자들의 수의 비율이므로, 높은 효율과 진공으로 방출되는 전자의 수가 비례한다. 전자에 높은 에너지를 주기위해서는 상기 터널 산화막(6)에 인가되는 전압이 높아지면 되지만, 한계 이상의 전압이 인가되면 터널 산화막(6)의 절연이 파괴된다. 상기 터널 산화막(6)의 내부 결함의 종류와 분포에 따라 절연 파괴 전압이 틀려지며, 터널 산화막(6)이 두꺼워지면 절연 파괴 전압은 높아지더라더 통과 전자 수가 감소하여 효율이 낮아진다.Therefore, the luminous efficiency of the field emission device is a ratio of the number of electrons emitted through the insulating film and hitting the phosphor from the number of electrons passing through the insulating film, so that the high efficiency and the number of electrons emitted in the vacuum are proportional to each other. In order to provide high energy to the electrons, the voltage applied to the tunnel oxide film 6 needs to be high. However, if a voltage higher than the limit is applied, the insulation of the tunnel oxide film 6 is destroyed. The dielectric breakdown voltage is different according to the type and distribution of internal defects of the tunnel oxide film 6. When the tunnel oxide film 6 is thick, the dielectric breakdown voltage is increased and the number of electrons passing through decreases, thereby decreasing efficiency.
즉, 종래 터널 산화막(6)은 절연 특성을 유지하면서 발광 효율을 높여야 하기 때문에 발광 효율의 증가에 한계가 있으며 절연 특성 역시 한계가 있다.That is, the conventional tunnel oxide film 6 has a limitation in increasing the luminous efficiency because the luminous efficiency must be increased while maintaining the insulating characteristic, and the insulating characteristic is also limited.
상기한 바와 같이 종래 전계방출소자는 발광 효율을 높이기 위해서 터널 산화막의 두께를 줄여야 하고, 인가 전압에 의한 절연 파괴 및 공정중 손상을 방지하기 위해서는 두께를 증가시켜야 하기 때문에 이들을 동시에 만족시키기 어려워 효율을 높이면 신뢰성이 낮아지고, 신뢰성을 높이면 소자의 성능이 낮아지는 문제점이 있었다.As described above, the conventional field emission device needs to reduce the thickness of the tunnel oxide film in order to increase the luminous efficiency, and in order to prevent insulation breakdown and damage during the process due to the applied voltage, it is difficult to satisfy them simultaneously. The lower the reliability, the higher the reliability there was a problem that the performance of the device is lowered.
상기와 같은 문제점을 감안한 본 발명은 터널 산화막 하부에 전자 주입층을 형성하는 것으로 전자 방출 효과를 높이도록 하여 신뢰성에 영향을 주지 않으면서 발광 효율을 높이거나 신뢰성을 증가시키면서 발광 효율을 유지하도록 하는 전계방출소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.In view of the above problems, the present invention forms an electron injection layer under the tunnel oxide layer so as to increase the electron emission effect so as to maintain the luminous efficiency while increasing luminous efficiency or increasing reliability without affecting reliability. It is an object of the present invention to provide an emitting device and a method of manufacturing the same.
도1a 내지 도1g는 종래 전계방출소자의 제조공정 수순단면도.1A to 1G are cross-sectional views of a conventional process for manufacturing a field emission device.
도2a 내지 도2h는 본 발명 전계방출소자의 제조공정 수순단면도.2A to 2H are cross-sectional views of the manufacturing process of the field emission device of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21:하판유리 22:제 1버퍼막21: bottom glass 22: first buffer film
23:제 2버퍼막 24:하부 전극23: second buffer film 24: lower electrode
25:양극 산화막 26:터널 산화막25: anode oxide film 26: tunnel oxide film
27:이중 절연막 28:상부 데이터 전극27: double insulating film 28: upper data electrode
29:제1 오버행막 30:제 2오버행막29: First overhang 30: Second overhang
31:전자 주입층 32:최상부 전극31: electron injection layer 32: top electrode
상기와 같은 목적을 달성하기위한 본 발명은, 기판 상에 형성된 하부 전극과; 상기 하부 전극의 상부 일부를 제외한 부분에 형성된 양극 산화막과; 상기 하부 전극의 상부 일부에 형성된 터널 산화막과; 상기 터널 산화막 하부의 하부 전극 일부에 형성된 전자 주입층을 포함하는 것을 특징으로 한다.The present invention for achieving the above object, the lower electrode formed on the substrate; An anode oxide film formed on a portion of the lower electrode except for an upper portion; A tunnel oxide film formed on an upper portion of the lower electrode; And an electron injection layer formed on a portion of the lower electrode under the tunnel oxide layer.
또한, 본 발명은 전자 방출 개구부를 통해 드러난 터널 산화막의 손상을 복구하기위해 에치백(etchback) 및 재산화를 실시하는 단계와; 상기 하부 전극을 시편으로 양극 산화하여 상기 복구된 터널 산화막 하부에 전자가 과다한 전자 주입층을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention includes the steps of performing etchback and reoxidation to repair damage of the tunnel oxide film exposed through the electron emission opening; And anodizing the lower electrode with a specimen to form an electron injection layer with excessive electrons under the recovered tunnel oxide layer.
상기 전자 주입층을 형성하는 단계는 양극 산화 전류를 고정하고 양극 산화 속도를 빠르게하여 산소 이온이 하부 전극과 결합할 시간을 줄여 부알루미늄 AlOx층을 형성하는 단계와; 양극 산화 전압을 고정하고 최종 전류를 가변하여 생성된 부알루미늄 AlOx층의 상태를 조절 하는 단계를 더 포함하는 것을 특징으로 한다.The forming of the electron injection layer may include forming a secondary aluminum AlOx layer by fixing the anodic oxidation current and increasing the anodic oxidation rate to reduce the time for oxygen ions to bond with the lower electrode; Fixing the anodic oxidation voltage and varying the final current characterized in that it further comprises the step of controlling the state of the produced aluminum aluminum oxide layer.
상기와 같이 구성된 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings an embodiment of the present invention configured as described above are as follows.
도2a 내지 도2h는 본 발명 전계방출소자의 제조공정 수순단면도로서, 도시한 바와 같이 하판 유리(21)의 상부에 차례로 제 1버퍼막(22), 제 2버퍼막(23)을 형성한 후 그 상부 일부에 하부 전극(24)을 형성하는 단계(도2a)와; 상기 하부 전극(24)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(24)의 상부에 양극 산화막(25)을 형성하는 단계(도2b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(24)의 상부에 터널 산화막(26)을 형성하는 단계(도2c)와; 상기 구조의 상부 전면에 차례로 이중 절연막(27), 상부 데이터 전극(28), 제 1오버행막(29), 그리고 제 2오버행막(30)을 순차적으로 증착한 후 상기 제 2오버행막(30), 제 1오버행막(29)을 건식 식각하고 상부 데이터 전극(28)을 습식 식각하여 데이터 전극 버스 패턴을 형성하는 단계(도2d)와; 상기 제 2오버행막(30)과 제 1오버행막(29)을 전자 방출부 영역에 따라 식각하여 오버행 구조를 형성하는 단계(도2e)와; 상기 노출된 상부 데이터 전극(28)을 습식 식각하고 그 하부의 이중 절연막(27)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(26)을 노출 시키는 단계(도2f)와; 상기 터널 산화막(26)을 에치백(etchback) 및 재산화하여 터널 산화막(26)을 복구한 후 다시한번 양극 산화하여 상기 터널 산화막(26) 하부에 전자 주입층(31)을 형성하는 단계(도2g)와; 형성된 구조물 상부 전면에 최상부 전극(32)을 형성하는 단계(도2h)로 제조된다.2A to 2H are cross-sectional views of the manufacturing process of the field emission device according to the present invention, after forming the first buffer film 22 and the second buffer film 23 on top of the lower glass 21 as shown in the drawings. Forming a lower electrode 24 on an upper portion thereof (FIG. 2A); Forming a photoresist (PR) pattern in the center of the lower electrode 24, and then forming an anodized film 25 on the exposed lower electrode 24 (FIG. 2B); Removing the photoresist (PR) and forming a tunnel oxide layer (26) on the exposed lower electrode (24); After sequentially depositing a double insulating layer 27, an upper data electrode 28, a first overhang layer 29, and a second overhang layer 30 on the upper surface of the structure, the second overhang layer 30 is formed. Dry etching the first overhang layer 29 and wet etching the upper data electrode 28 to form a data electrode bus pattern (FIG. 2D); Etching the second overhang film 30 and the first overhang film 29 according to an electron emission region to form an overhang structure (FIG. 2E); Wet etching the exposed upper data electrode 28 and dry etching the lower double insulating layer 27 to expose the lower tunnel oxide layer 26 while forming an electron emission opening (FIG. 2F); Etching the tunnel oxide layer 26 and restoring the tunnel oxide layer 26 to recover the tunnel oxide layer 26, and then anodizing them to form an electron injection layer 31 under the tunnel oxide layer 26 (FIG. 2g); The top electrode 32 is formed on the front surface of the formed structure (FIG. 2H).
이하, 상기와 같이 구성된 본 발명 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.Hereinafter, an embodiment of the method for manufacturing a field emission device of the present invention configured as described above will be described in more detail.
먼저, 도 2a에 도시한 바와 같이 하판 유리(21)의 상부에 차례로 SiO와 SiNx를 증착하여 제 1버퍼막(22), 제 2버퍼막(23)을 형성한 후 그 상부에 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 알루미늄 박막을 증착하고, 이를 패터닝하여 하부 전극(24)을 형성한다.First, as shown in FIG. 2A, SiO and SiN x are sequentially deposited on the lower glass 21 to form the first buffer layer 22 and the second buffer layer 23, and then wireless magnetron sputtering or An aluminum thin film is deposited by chemical vapor deposition and patterned to form the lower electrode 24.
그 다음, 도 2b에 도시한 바와 같이 상기 하부 전극(24)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(24)의 상부에 양극 산화막(25)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄 하부 전극(24) 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 양극 산화막(25)을 형성한다.Next, as shown in FIG. 2B, a photoresist (PR) pattern is formed at the center of the lower electrode 24, and then an anodization layer 25 is formed on the exposed lower electrode 24. The anodic oxidation is an anodic oxide film of Al 2 O 3 by oxidizing aluminum by applying a DC voltage of about 30 to 160 V at both ends using a specimen of the lower electrode 24 as a cathode in a phosphoric acid or oxalic acid solution and platinum as a cathode on the opposite side. To form 25.
그 다음, 도 2c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(24)의 상부에 양극 산화를 통해 터널 산화막(26)을 박막으로 형성한다. 상기 Al2O3박막인 터널 산화막(26)은 하부 전극(24)과 이후 형성될 최상부 전극(32) 간을 절연하면서 인가되는 고전압에 의해 전자들을 통과시켜 발광 효율을결정하게 된다. 상기 터널 산화막(26)이 두껍게 형성되면 통과 전자들의 수가 감소하여 발광 효율이 감소하지만, 인가 전압에 의한 절연 파괴와 공정에 의한 손실을 방지할 수 있다. 따라서, 이후 상기 터널 산화막(26) 하부에 형성될 전자 주입층(32)에 의해 전자 방출 효율이 높아지면 터널 산화막(26)의 두께 증가로 인한 효율 감소를 상쇄할 수 있게 된다.Next, as shown in FIG. 2C, the photoresist PR is removed, and the tunnel oxide layer 26 is formed as a thin film through anodization on the exposed lower electrode 24. The tunnel oxide layer 26, which is the Al 2 O 3 thin film, passes electrons by a high voltage applied while insulating the lower electrode 24 and the upper electrode 32 to be formed later to determine the luminous efficiency. When the tunnel oxide layer 26 is formed thick, the number of passing electrons decreases, thereby reducing the luminous efficiency, but it is possible to prevent dielectric breakdown and process loss due to the applied voltage. Therefore, when the electron emission efficiency is increased by the electron injection layer 32 to be formed below the tunnel oxide layer 26, the efficiency decrease due to the increase in the thickness of the tunnel oxide layer 26 may be offset.
그 다음, 도 2d에 도시한 바와 같이 상기 구조의 상부 전면에 차례로 SiOx 이중 절연막(27), 알루미늄 상부 데이터 전극(28), α-Si 제 1오버행막(29), 그리고 SiO 제 2오버행막(30)을 순차적으로 증착한 후 데이터 전극 버스를 형성하기위한 포토레지스트 패턴을 이용하여 상기 SiO 제 2오버행막(30), α-Si 제 1오버행막(29)을 건식 식각하고 상부 데이터 전극(28)을 습식 식각하여 데이터 전극 버스 패턴을 형성한다.Next, as shown in FIG. 2D, the SiOx double insulating film 27, the aluminum upper data electrode 28, the α-Si first overhang film 29, and the SiO second overhang film are sequentially disposed on the entire upper surface of the structure. 30 is sequentially deposited, and then, the SiO second overhang film 30 and the α-Si first overhang film 29 are dry-etched using a photoresist pattern for forming a data electrode bus, and the upper data electrode 28 is etched. ) Is wet-etched to form a data electrode bus pattern.
그 다음, 도 2e에 도시된 바와 같이 상기 SiO 제 2오버행막(30)과 α-Si 제 1오버행막(29)을 전자 방출부 영역에 따라 건식 식각하여 개구부를 형성하면, α-Si 제 1오버행막(29)의 식각 속도가 SiO 제 2오버행막(30)보다 빠르기 때문에 오버행 구조가 형성된다.Next, as shown in FIG. 2E, when the SiO second overhang film 30 and the α-Si first overhang film 29 are dry-etched according to the electron emission region, an opening is formed. The overhang structure is formed because the etching rate of the overhang film 29 is faster than that of the SiO 2 overhang film 30.
그 다음, 도 2f에 도시된 바와 같이 상기 노출된 상부 데이터 전극(28)을 습식 식각하고 그 하부의 이중 절연막(27)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(26)을 노출 시킨다.Next, as shown in FIG. 2F, the exposed upper data electrode 28 is wet etched and the lower double insulating layer 27 is dry etched to form an electron emission opening to expose the lower tunnel oxide layer 26. .
그 다음, 도 2g에 도시된 바와 같이 상기 식각 공정에 의한 터널 산화막(26)의 손상을 복구하기 위해서 상기 터널 산화막(26)을 에치백(etchback)하여 손상된부분을 제거하고 하부 전극(24)을 시편으로 양극 산화하여 터널 산화막(26)을 복구한 다음, 양극 산화를 다시 실시하여 정전류 모드 하에서 양극 산화 속도를 높이고 정전압 모드 하에서 최종 전류를 높이는 방법을 통해 상기 터널 산화막(26) 하부의 하부 전극(24) 일부에 부알루미늄(Al-rich) AlOx층인 전자 주입층(31)을 형성한다.Next, as shown in FIG. 2G, the tunnel oxide layer 26 is etched back to remove the damaged portion and the lower electrode 24 is removed to recover the damage of the tunnel oxide layer 26 by the etching process. After recovering the tunnel oxide film 26 by anodizing the specimen, the anode is re-anodized to increase the rate of anodic oxidation in the constant current mode and to increase the final current in the constant voltage mode. 24) The electron injection layer 31 which is a but-aluminum AlOx layer is formed in a part.
이를 좀더 구체적으로 알아보면, 전자 주입층(31)은 두가지 방법을 통해 생성될 수 있는데, 먼저 정전류 모드에서 양극 산화 속도를 빠르게 조절하여 양극 산화액 속의 산소 이온이 터널 산화막(26)을 통과하여 하부 전극(24)을 이루는 알루미늄 이온과 결합하는 시간을 줄여 부알루미늄 AlOx층을 얻고, 정전압 모드에서 최종 전류를 조절하여 상기 부알루미늄 AlOx층의 상태를 조절한다. 상기 최종 전류가 높으면 부알루미늄 AlOx층이, 최종 전류가 낮으면 Al2O3에 가까운 막이 된다.In more detail, the electron injection layer 31 may be generated through two methods. First, in the constant current mode, the anodic oxidation rate is rapidly controlled so that oxygen ions in the anodic oxidation solution pass through the tunnel oxide layer 26 to be lowered. By reducing the time to bond with the aluminum ions forming the electrode 24 to obtain a secondary aluminum AlOx layer, in the constant voltage mode by controlling the final current to control the state of the secondary aluminum AlOx layer. If the final current is high, the butyric AlOx layer becomes a film close to Al 2 O 3 if the final current is low.
따라서, 정전류 모드와 정전압 모드를 적절히 사용하는 것으로 부알루미늄 AlOx층의 두께 및 조성 분포를 조절할 수 있게 된다.Therefore, by appropriately using the constant current mode and the constant voltage mode, it is possible to adjust the thickness and composition distribution of the butaneous AlOx layer.
그 다음, 도 2h에 도시된 바와 같이 구조물 상부 전면에 Ir/Pt/Au를 증착하여 최상부 전극(32)을 형성한다.Next, as shown in FIG. 2H, Ir / Pt / Au is deposited on the upper surface of the structure to form the top electrode 32.
전술한 바와같이 전자 주입층(31)을 형성하면 터널 산화막(26)을 통과하는 전자의 수가 증가하게 되므로 전자 방출 효율이 높아지게 된다. 따라서, 이러한 특징을 이용하면, 전자 방출 효율을 유지하면서 터널 산화막(26)의 두께를 증가시킬 수 있게 되고, 그로인해 절연 파괴를 방지하여 소자의 신뢰성과 수명을 대폭 증가시킬 수 있다. 또는, 터널 산화막(26)의 두께를 유지하면서 인가 전압을 낮추면 전자 방출 효율을 유지하면서 소자의 신뢰성과 수명을 개선하는 것은 물론이고 소자들로 이루어진 패널의 소비 전력을 줄일 수 있다.As described above, when the electron injection layer 31 is formed, the number of electrons passing through the tunnel oxide layer 26 is increased, thereby increasing the electron emission efficiency. Therefore, by using this feature, it is possible to increase the thickness of the tunnel oxide film 26 while maintaining the electron emission efficiency, thereby preventing dielectric breakdown and significantly increasing the reliability and life of the device. Alternatively, if the applied voltage is lowered while maintaining the thickness of the tunnel oxide layer 26, the reliability and lifespan of the device may be improved while maintaining the electron emission efficiency, and power consumption of the panel including the devices may be reduced.
상기한 바와 같이 본 발명 전계방출소자는 터널 산화막을 복구한 후 양극 산화를 재실시하여 터널 산화막 하부에 전자 주입층을 형성하는 것으로 전자 방출 효과를 높이도록 함으로써 전자 방출 효율을 유지하면서 터널 산화막의 두께를 증가시키거나 인가 전압을 낮출 수 있으며, 이를 통해 소자의 효율과 신뢰성 및 수명을 개선하는 것은 물론이고 패널의 소비 전력을 절감하는 효과가 있다.As described above, the field emission device of the present invention restores the tunnel oxide film and then re-anodes to form an electron injection layer under the tunnel oxide film to increase the electron emission effect, thereby maintaining the electron emission efficiency while maintaining the thickness of the tunnel oxide film. In addition to increasing the voltage and lowering the applied voltage, the device not only improves the efficiency, reliability and life of the device, but also reduces the power consumption of the panel.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0005054A KR100469400B1 (en) | 2003-01-25 | 2003-01-25 | Field emission device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0005054A KR100469400B1 (en) | 2003-01-25 | 2003-01-25 | Field emission device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040068420A KR20040068420A (en) | 2004-07-31 |
| KR100469400B1 true KR100469400B1 (en) | 2005-02-02 |
Family
ID=37357372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0005054A KR100469400B1 (en) | 2003-01-25 | 2003-01-25 | Field emission device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100469400B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731754B1 (en) * | 2006-02-28 | 2007-06-22 | 삼성에스디아이 주식회사 | Nonvolatile memory device and method for manufacturing the same |
| KR102001341B1 (en) * | 2017-06-23 | 2019-10-01 | 한양대학교 산학협력단 | Oxide semiconductor diode with thermal treatment or uv treatment |
-
2003
- 2003-01-25 KR KR10-2003-0005054A patent/KR100469400B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040068420A (en) | 2004-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100469400B1 (en) | Field emission device and manufacturing method thereof | |
| KR100480771B1 (en) | Field emission device and the fabrication method thereof | |
| JP2001035354A (en) | Field emission type electron source and manufacture thereof | |
| KR100511263B1 (en) | Field emission device manufacturing method | |
| JP3772703B2 (en) | Manufacturing method of field emission electron source | |
| KR100511258B1 (en) | Field emission device and manufacturing method thereof | |
| KR100511257B1 (en) | Field emission device and manufacturing method thereof | |
| KR100517961B1 (en) | Method for manufacturing field emission device | |
| KR100504782B1 (en) | Field emission device and manufacturing method thereof | |
| KR100504791B1 (en) | Field emission device and manufacturing method thereof | |
| KR950001497B1 (en) | Field emission display manufacturing method | |
| JPH0652788A (en) | Field emission type electron source device and its manufacture | |
| KR20040062023A (en) | Field emission device and manufacturing method thereof | |
| RU2332745C1 (en) | Vacuum integrated microelectronic device and method of production thereof | |
| JP3669291B2 (en) | Manufacturing method of field emission electron source | |
| KR100474272B1 (en) | Flat type field emission display and manufacturing method thereof | |
| KR20040057115A (en) | Field emission device manufacturing method | |
| KR100421675B1 (en) | Field Emission Display and Method Thereof | |
| KR100511261B1 (en) | Field emission device and manufacturing method thereof | |
| JP3539305B2 (en) | Field emission type electron source and method of manufacturing the same | |
| KR100205058B1 (en) | Manufacturing method of fed having anode-oxidated gate electrode | |
| KR20000002650A (en) | Method of field emission display manufacture | |
| KR100511262B1 (en) | Field emission device and manufacturing method thereof | |
| JP2002367503A (en) | Thin film type electron source, its fabricating method, and image display device | |
| JP2004319523A (en) | Manufacturing method of field emission electron source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |