KR100469398B1 - Field emission device and manufacturing method thereof - Google Patents
Field emission device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100469398B1 KR100469398B1 KR10-2002-0088334A KR20020088334A KR100469398B1 KR 100469398 B1 KR100469398 B1 KR 100469398B1 KR 20020088334 A KR20020088334 A KR 20020088334A KR 100469398 B1 KR100469398 B1 KR 100469398B1
- Authority
- KR
- South Korea
- Prior art keywords
- upper electrode
- electrode
- field
- insulating film
- etching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 71
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 239000005357 flat glass Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계 방출 소자에 관한 것으로, 특히 MIM(Metal Insulating Metal) 제작 시 최상부 전극의 단선을 방지하며 상부 전극과 하부 전극간의 절연성을 높여 전계 방출 소자의 신뢰성을 향상시키는데 적당하도록 한 전계 방출 소자 제조 및 방법에 관한 것이다. 종래 전계 방출 소자는 상부 전극을 하드 마스크로 사용하여 필드 산화막을 플라즈마 식각하는 경우 필드 산화막이 상부 전극 하부로 과다식각되고 그 측면 각도 역시 급하게 되므로 최상부 전극 형성시 단선의 원인이 되는 문제점이 있으며, 필드 산화막을 별도의 식각 공정을 이용하여 상부전극 외부에서 식각하는 경우 상부 전극 외부에 위치하는 필드 산화막과 하부 양극 산화층간의 접합이 취약하여 부분적인 상하전극 단선이 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 상부 전극과 필드 절연막을 동시에 식각하기위해 상기 물질들 각각에 대한 식각 가스들을 동시에 사용하며, 상부 전극의 식각 속도가 필드 절연막 식각 속도보다 빠르게 하여 필드 절연막의 측면 경사가 낮아지면서 상부 전극과 완만한 연속 경사를 이루도록 함으로써 상부에 형성될 최상부 전극의 단선을 방지하고 절연막의 두께에의한 영향을 줄여 소자의 신뢰성을 개선하는 효과가 있다.The present invention relates to a field emission device, in particular, to prevent the disconnection of the top electrode during MIM (Metal Insulating Metal) fabrication to increase the insulation between the upper electrode and the lower electrode suitable for improving the reliability of the field emission device And to a method. In the conventional field emission device, when the field oxide film is plasma-etched by using the upper electrode as a hard mask, the field oxide film is overetched under the upper electrode and the side angle thereof is also hurried. When the oxide film is etched outside the upper electrode by using a separate etching process, there is a problem in that partial vertical electrode disconnection occurs because the bonding between the field oxide film and the lower anode oxide layer located outside the upper electrode is weak. In view of the above problems, the present invention simultaneously uses etching gases for each of the above materials to simultaneously etch the upper electrode and the field insulating layer. By lowering and forming a gentle continuous inclination with the upper electrode, it is possible to prevent the disconnection of the uppermost electrode to be formed on the upper part and to reduce the influence of the thickness of the insulating layer, thereby improving the reliability of the device.
Description
본 발명은 전계 방출 소자에 관한 것으로, 특히 MIM(Metal Insulating Metal) 제작 시 최상부 전극의 단선을 방지하며 상부 전극과 하부 전극간의 절연성을 높여 전계 방출 소자의 신뢰성을 향상시키는데 적당하도록 한 전계 방출 소자제조 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission device. In particular, the manufacturing of a field emission device is suitable to prevent the disconnection of the top electrode and to increase the insulation between the upper electrode and the lower electrode when manufacturing a metal insulating metal (MIM). And to a method.
다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계 방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.Display elements have been rapidly developed in accordance with the demands of various display elements. Recently, as devices using field emission have been applied to the display field, development of thin film displays capable of providing high resolution while reducing size and power consumption has been actively developed.
상기 전계 방출 소자는 다양한 형태로 연구되고 있는데, 그 중에서도 MIM(Metal Insulating Metal)을 전자 방출원으로 사용하는 전계 방출 소자는 마이크로 팁이나 카본 나노튜브를 전자 방출원으로 사용하는 전계 방출 소자에 비해 대면적 제작이 용이하고 공정이 간단한 장점이 있으므로 광범위하게 사용되고 있다.The field emission devices have been studied in various forms. Among them, the field emission devices using MIM (Metal Insulating Metal) as electron emission sources are much larger than the field emission devices using micro tips or carbon nanotubes as electron emission sources. It is widely used because of the advantages of easy area fabrication and simple process.
상기 전계 방출 소자는 전자 방출원을 구비한 하판과 전자 방출원에 의해 발광하는 상판과, 상기 상판 및 하판을 지지하며 내부를 진공상태로 유지시키기위한 스페이서로 이루어져 있다.The field emission device includes a lower plate having an electron emission source, an upper plate emitting light by an electron emission source, and a spacer for supporting the upper plate and the lower plate and maintaining the inside in a vacuum state.
여기서는 MIM을 전자 방출원으로 적용한 하판에 관해 논의하도록 한다.This article discusses the bottom plate applying MIM as an electron emission source.
MIM을 적용한 하판을 사용하는 전계 방출 소자에서 최상부 전극은 하부 전극과 상부 전극의 전기적인 연결 역할을 하면서 전자를 직접적으로 방출하는 부분이 된다. 따라서, 상기 최상부 전극은 전기적인 연결을 위한 두께를 유지하면서도 전자 방출이 용이하도록 그 두께를 줄여야 하는데, 일반적으로 수nm 정도의 박막으로 형성한다.In the field emission device using the bottom plate applied with MIM, the top electrode serves as an electrical connection between the lower electrode and the upper electrode and directly emits electrons. Therefore, the top electrode should be reduced in thickness to facilitate electron emission while maintaining thickness for electrical connection, and is generally formed as a thin film of several nm.
상기 하부 전극과 상부 전극은 전기적 단락을 방지하기위해 그 사이에 절연막이 삽입되는데, 상기 절연막의 두께가 두꺼울수록 절연성은 높아지지만 상기 최상부 전극에 의한 상하부 전극 연결을 방해하게 된다. 따라서, 절연막의 두께는 최상부 전극 막박 형성에 의해 제한된다.An insulating film is inserted between the lower electrode and the upper electrode to prevent an electrical short circuit. The thicker the insulating film is, the higher the insulating property is, but the upper and lower electrodes are prevented from being connected to each other. Therefore, the thickness of the insulating film is limited by the formation of the top electrode film.
먼저, 종래의 공통적인 전계 방출 소자 제조방법의 일부를 첨부한 도면을 참조하여 상세히 설명한 후, 상기 절연막을 패너팅하여 최상부 전극이 형성될 구조를 만드는 예들을 설명하도록 한다.First, a part of a conventional method for manufacturing a field emission device will be described in detail with reference to the accompanying drawings, and then examples of making a structure in which a top electrode is formed by panning the insulating film will be described.
도1a 내지 도1d는 종래 전계 방출 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성하는 단계(도1a)와; 상기 하부 전극(2)의 중앙부에 포토레지스트 패턴을 형성하고, 노출된 하부전극(2)의 상부에 양극 산화막(3)을 형성한 후 상기 포토레지스트를 제거하고 노출되는 하부 전극(2)의 상부에 터널 산화막(4)을 형성하는 단계(도1b)와; 상기 구조의 상부전면에 상부 필드 절연막(5)과 상부 전극(6)을 순차적으로 증착하고, 상부 전극(6)을 패터닝하는 단계(도1c)와; 상기 구조 상부에 상부 절연막(7)을 증착하고, 그 상부 절연막(7)과 하부의 상부 전극(6)을 패터닝하여 터널 산화막(4)의 상부측 필드 절연막(5)을 노출시키는 단계(도1d)를 포함한다.1A to 1D are cross-sectional views of a conventional field emission device fabrication process, forming a lower electrode 2 on an upper portion of a lower plate glass 1 as shown therein (FIG. 1A); A photoresist pattern is formed on the center of the lower electrode 2, and an anode oxide film 3 is formed on the exposed lower electrode 2, and then the photoresist is removed and the upper part of the lower electrode 2 is exposed. Forming a tunnel oxide film 4 on the substrate (FIG. 1B); Sequentially depositing an upper field insulating film 5 and an upper electrode 6 on the upper surface of the structure, and patterning the upper electrode 6 (FIG. 1C); Depositing an upper insulating film 7 on the structure and patterning the upper insulating film 7 and the lower upper electrode 6 to expose the upper field insulating film 5 of the tunnel oxide film 4 (Fig. 1D). ).
전술한 단계들은 전계 방출 소자의 하판 일부를 제조하는 공통적인 방법으로, 대부분 유사한 방법을 통해 터널 산화막(4) 상부에 개구부를 형성하여 필드 절연막(5)을 노출시키게 된다.The above-described steps are a common method for manufacturing a portion of the lower plate of the field emission device, and in most cases, an opening is formed in the upper portion of the tunnel oxide film 4 to expose the field insulating film 5.
이하, 상기와 같이 구성된 종래 전계 방출 소자 제조방법의 일실시예를 보다 상세하게 설명한다.Hereinafter, an embodiment of the conventional field emission device manufacturing method configured as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 하판 유리(1)의 상부 일부 알루미늄을 증착하고, 그 증착된 알루미늄을 습식 식각하여 상기 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성한다.First, as shown in FIG. 1A, the upper portion of the lower glass 1 is deposited with aluminum, and the deposited aluminum is wet-etched to form the lower electrode 2 on the upper portion of the lower glass 1.
그 다음, 도1b에 도시한 바와 같이 상기 하부 전극(2)의 중앙부에 포토레지스트 패턴을 형성한 후, 노출된 하부 전극(2)을 양극 산화법으로 산화시켜 산화 알루미늄인 양극 산화막(3)을 형성하고 상기 포토레지스트를 제거한 후 그 포토레지스트의 제거로 노출되는 하부 전극(2)의 중앙 상부에 터널 산화막(4)을 형성한다.Then, as shown in FIG. 1B, after forming a photoresist pattern in the center of the lower electrode 2, the exposed lower electrode 2 is oxidized by anodizing to form an anodized film 3 of aluminum oxide. After removing the photoresist, a tunnel oxide film 4 is formed on the center of the lower electrode 2 exposed by the removal of the photoresist.
그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부 전면에 필드 절연막(5)을 형성하고, 그 상부에 알루미늄을 증착하여 상부 전극(6)을 형성한 후 상기 상부 전극(6)을 패터닝한다.Then, as shown in FIG. 1C, the field insulating film 5 is formed on the entire upper surface of the structure, and aluminum is deposited on the upper portion to form the upper electrode 6, and then the upper electrode 6 is patterned. .
그 다음, 도 1d에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 증착하여 상부 절연막(7)을 형성하고, 그 상부 절연막(7)과 하부의 상부 전극(6)을 패터닝하여 터널산화막(4)의 상부측 필드 절연막(5)을 노출시킨다.Then, as shown in FIG. 1D, a silicon nitride film (SiNx) is deposited on the structure to form an upper insulating film 7, and the upper insulating film 7 and the lower upper electrode 6 are patterned to form a tunnel. The upper field insulating film 5 of the oxide film 4 is exposed.
이제, 전술한 바와 같이 제조된 구조물에서 터널 산화막(4)을 노출시키기위해 상기 필드 절연막(5)의 일부를 식각하여 개구부를 형성해야 하는데, 이는 첨부된 도 2a 및 도 2b를 참조하여 설명하도록 한다.Now, in order to expose the tunnel oxide film 4 in the structure manufactured as described above, a part of the field insulating film 5 must be etched to form an opening, which will be described with reference to FIGS. 2A and 2B. .
도 2a는 일반적인 방법으로, 상기 이미 개구부를 이루고 있는 상부 전극(6)을 하드마스크로 사용하여 그 하부의 필드 절연막(5)을 플로린계의 식각 가스를 이용하여 플라즈마 식각한 것이다.FIG. 2A shows a general method in which the upper electrode 6, which already has an opening, is used as a hard mask, and the lower field insulating film 5 is plasma-etched using a fluorine-based etching gas.
도시한 바와 같이 상부 전극(6)을 상기 필드 절연막(5)의 식각 마스크로 이용하게 되면 필연적으로 상기 상부 전극(6) 하부로 필드 절연막(5)이 과다 식각되며, 플라즈마 식각에 의해 그 측면은 45°내지 90°의 경사를 지니게 된다.As shown in the drawing, when the upper electrode 6 is used as an etching mask of the field insulating film 5, the field insulating film 5 is inevitably etched under the upper electrode 6, and the side surface thereof is formed by plasma etching. It will have a slope of 45 ° to 90 °.
확대한 그림을 보면, 필드 절연막(5)이 45°이상의 경사를 가지고 상기 상부 전극(6) 하부에 과다 식각되어 있는 것을 알 수 있으며, 점선으로 표시한 바와 같이 이후 최상부 전극을 형성하면 단선이 발생하게 된다.In the enlarged picture, it can be seen that the field insulating film 5 has an inclination of 45 ° or more and is excessively etched in the lower portion of the upper electrode 6. Done.
도 2b는 상부 전극(6)을 마스크로 사용하지 않고, 부가적인 마스크 공정을 추가하여 상기 필드 절연막(5)을 상기 상부 전극(6) 외부에서 식각하는 경우를 나타내며, 이 경우 필드 절연막(5)과 양극 산화막(3)의 경계 부분에 연결이 취약한 부분이 발생되며, 상부 전극의 두께가 얇고 절연막의 두께가 두꺼울수록 이런 현상이 심하게 발생하여 부분적인 상하전극 단선이 발생할 수 있다.FIG. 2B illustrates a case where the field insulating film 5 is etched outside the upper electrode 6 by adding an additional mask process without using the upper electrode 6 as a mask, in which case the field insulating film 5 The weakly connected portion is formed at the boundary of the anodic oxide film 3, and the thinner the upper electrode and the thicker the insulating layer, the more severe this phenomenon may cause partial vertical electrode disconnection.
따라서, 절연막의 두께를 증가시켜 상하부 전극의 절연성을 높이면서도 최상부 전극의 단선을 발생시키지 않는 전계 발광 소자가 요구된다.Accordingly, there is a need for an electroluminescent device that increases the thickness of the insulating film to increase the insulation of the upper and lower electrodes while not causing the disconnection of the uppermost electrode.
상기한 바와 같이 종래 전계 방출 소자는 상부 전극을 하드 마스크로 사용하여 필드 산화막을 플라즈마 식각하는 경우 필드 산화막이 상부 전극 하부로 과다식각되고 그 측면 각도 역시 급하게 되므로 최상부 전극 형성시 단선의 원인이 되는 문제점이 있으며, 필드 산화막을 별도의 식각 공정을 이용하여 상부 전극 외부에서 식각하는 경우 상부 전극 외부에 위치하는 필드 산화막과 하부 양극 산화층간의 접합이 취약하여 부분적인 상하전극 단선이 발생하는 문제점이 있었다.As described above, in the conventional field emission device, when the field oxide film is plasma-etched using the upper electrode as a hard mask, the field oxide film is excessively etched under the upper electrode and the side angle thereof is also steep, which causes the disconnection when forming the top electrode. In addition, when the field oxide film is etched from the outside of the upper electrode by using a separate etching process, there is a problem that partial vertical electrode disconnection occurs due to a weak bonding between the field oxide film and the lower anode oxide layer located outside the upper electrode.
상기와 같은 문제점을 감안한 본 발명은 상부 전극과 필드 절연막을 적절한 식각비를 가지면서 동시에 식각하도록 하여 필드 절연막의 측면 경사가 낮아지면서상부 전극과의 단차가 발생하지 않도록 하는 전계 방출 소자 및 제조 방법을 제공하는데 그 목적이 있다.In view of the above problems, the present invention provides a field emission device and a method of manufacturing the field electrode and the method of manufacturing a method for etching the upper electrode and the field insulating film at the same time while having a proper etching ratio so that the side slope of the field insulating film is lowered so that a step with the upper electrode does not occur. The purpose is to provide.
도1a 내지 도1d는 종래 전계 방출 소자의 제조공정 수순단면도.1A to 1D are cross-sectional views of a manufacturing process of a conventional field emission device.
도2a는 종래 전계 방출 소자 제조공정의 예시 단면도.Figure 2a is an exemplary cross-sectional view of a conventional field emission device manufacturing process.
도2b는 종래 전계 방출 소자 제조공정의 다른 예시 단면도.Figure 2b is another exemplary cross-sectional view of a conventional field emission device manufacturing process.
도3a 내지 도3e는 본 발명 전계 방출 소자의 제조공정 수순단면도.3a to 3e are sectional views showing the manufacturing process of the field emission device of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11:하판 유리 12:하부 전극11: Lower glass 12: Lower electrode
13:양극 산화막 14:터널 산화막13: Anodic oxide film 14: Tunnel oxide film
15:필드 절연막 16:상부 전극15: Field insulating film 16: Upper electrode
17:상부 절연막17: upper insulating film
상기와 같은 목적을 달성하기 위한 본 발명은 유리 기판 상부에 형성된 하부 전극과; 상기 상부 전극의 상부 일부에 형성된 양극 산화막 및 상부 전극의 중앙 일부에 형성된 터널 산화막과; 상기 구조물 상부에 위치하며, 터널 산화막 주변에 45°이하의 각을 가지는 측면부로 개구부를 형성한 필드 절연막과; 상기 필드 산화막 상부에 위치하며, 상기 필드 산화막의 저각 측면 개구부와 연속적으로 연결되는 개구부를 구비한 상부 전극을 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a lower electrode formed on the glass substrate; An anode oxide film formed on an upper portion of the upper electrode and a tunnel oxide film formed on a central portion of the upper electrode; A field insulating layer positioned above the structure and having openings formed in side portions having an angle of 45 ° or less around the tunnel oxide film; And an upper electrode positioned on the field oxide layer and having an opening connected to the low angle side opening of the field oxide layer continuously.
또한, 본 발명은 유리 기판 상부에 하부 전극을 형성하고, 상기 하부 전극의 상부 일부를 제외한 부분에 양극 산화막을 형성하는 단계와; 상기 하부 전극의 상부 일부에 터널 산화막을 형성한 후, 그 상부에 차례로 필드 절연막, 상부 전극 패턴, 그리고 상부 절연막을 형성하는 단계와; 상기 상부 절연막의 일부를 식각하여 개구부를 형성하고, 그 하부의 상부 전극의 일부를 식각하여 실제 형성할 개구부보다 더 작은 개구부를 형성하는 단계와; 상기 상부 전극과 드러난 필드 절연막을 동시에 식각하여 상부 전극의 개구부를 확장하는 동시에 하부 필드 절연막의 개구부가 낮은 측면 각을 가지도록 식각하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention comprises the steps of forming a lower electrode on the upper portion of the glass substrate, and forming an anodized film on a portion except the upper portion of the lower electrode; Forming a tunnel oxide film on an upper portion of the lower electrode, and then sequentially forming a field insulating film, an upper electrode pattern, and an upper insulating film on the upper portion of the lower electrode; Etching a portion of the upper insulating film to form an opening, and etching a portion of the lower upper electrode to form an opening smaller than the opening to be actually formed; And simultaneously etching the upper electrode and the exposed field insulating film to extend the opening of the upper electrode and to etch the opening of the lower field insulating film to have a low side angle.
상기 상부 전극과 필드 절연막을 동시에 식각하는 단계는 상기 상부 전극의 식각 속도가 필드 절연막 식각 속도 보다 높도록 클로린계 식각 가스와 플로린계 식각 가스 조성을 조절하여 동시에 사용하는 단계를 더 포함하는 것을 특징으로 한다.Etching the upper electrode and the field insulating film at the same time may further include controlling the chlorine-based etching gas and the fluorine-based etching gas composition simultaneously so that the etching rate of the upper electrode is higher than that of the field insulating film. .
상기 상부 전극에 더 작은 개구부를 형성하는 경우 발생한 개구부 측면 경사각이 θ인 경우 상기 상부 전극이 필드 절연막의 식각 속도에 비해 cosθ 이상 빠른 비율을 가지도록 식각 가스 조성을 조절하는 것을 특징으로 한다.When the opening side inclination angle formed when the smaller opening is formed in the upper electrode is θ, the etching gas composition may be adjusted so that the upper electrode has a ratio of cosθ or more faster than the etching rate of the field insulating layer.
상기와 같이 구성된 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings an embodiment of the present invention configured as described above are as follows.
도3a 내지 도3e는 본 발명 전계 방출 소자의 제조공정 수순 단면도로서, 이에 도시한 바와 같이 하판 유리(11)의 상부 일부에 하부 전극(12)을 형성하는 단계(도3a)와; 상기 하부 전극(12)의 중앙부에 포토레지스트 패턴을 형성하고, 노출된 하부전극(12)의 상부에 양극 산화막(13)을 형성한 후 상기 포토레지스트를 제거하고 노출되는 하부 전극(12)의 상부에 터널 산화막(14)을 형성하는 단계(도3b)와; 상기 구조의 상부전면에 상부 필드 절연막(15)과 상부 전극(16)을 순차적으로 증착하고, 상부 전극(16)을 패터닝하는 단계(도3c)와; 상기 구조 상부에 상부 절연막(17)을 증착하고 상기 상부 절연막(17)의 일부를 식각하여 개구부를 형성하고, 그 하부의 상부 전극(16)의 일부를 식각하여 실제 형성할 개구부보다 더 작은 개구부를 형성하는 단계(도 3d)와; 상기 상부 전극(16)과 드러난 필드 절연막(15)을 동시에 식각하여 상부 전극(16)의 개구부를 확장하는 동시에 하부 필드 절연막(15)의 개구부가 낮은 측면 각을 가지도록 식각하는 단계(도 3e)를 포함한다.3A to 3E are cross-sectional views of the manufacturing process steps of the field emission device of the present invention, as shown therein, forming a lower electrode 12 on an upper portion of the lower plate glass 11 (FIG. 3A); A photoresist pattern is formed on the center of the lower electrode 12, and an anode oxide layer 13 is formed on the exposed lower electrode 12, and then the photoresist is removed and the upper portion of the lower electrode 12 is exposed. Forming a tunnel oxide film 14 on the substrate (FIG. 3B); Sequentially depositing an upper field insulating film 15 and an upper electrode 16 on the upper surface of the structure, and patterning the upper electrode 16 (FIG. 3C); The upper insulating layer 17 is deposited on the structure, and a portion of the upper insulating layer 17 is etched to form an opening, and a portion of the lower upper electrode 16 is etched to form an opening smaller than the opening to be formed. Forming (FIG. 3D); Simultaneously etching the upper electrode 16 and the exposed field insulating film 15 to expand the opening of the upper electrode 16 and etching the opening of the lower field insulating film 15 to have a low side angle (FIG. 3E). It includes.
이하, 상기와 같은 구성의 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention having the above configuration will be described in more detail.
먼저, 도 3a에 도시한 바와 같이 하판 유리(11)의 상부에 알루미늄을 성막하여 하부 전극층을 형성한다. 상기 하판 유리(11)는 실리콘 기판과 같은 표면 거칠기를 가지는 것이 유리하다. 상기 하판 유리(11)의 상부에 무선 마그네트론 스퍼터링(Rf Magnetron Sputtering) 또는 화학 기상 증착 방법으로 알루미늄 박막을 0.1~0.5㎛ 두께로 성막하여 하부 전극(12)층을 형성하고 포토레지스트를 이용하여 하부 전극(12)을 질산, 인산, 초산의 혼합용약을 이용하여 습식 식각한다.First, as shown in FIG. 3A, aluminum is deposited on the lower plate 11 to form a lower electrode layer. The lower glass 11 advantageously has the same surface roughness as that of the silicon substrate. An aluminum thin film is formed to a thickness of 0.1 to 0.5 μm on the upper surface of the lower plate 11 by wireless magnetron sputtering or chemical vapor deposition to form a lower electrode 12 layer, and a lower electrode using a photoresist. (12) is wet etched using a mixed solvent of nitric acid, phosphoric acid and acetic acid.
그 다음, 도 3b에 도시한 바와 같이 포토레지스트 패턴을 상기 하부 전극(12)의 상부 중앙, 즉 이후 터널 산화막이 형성될 부분에 적용하여 해당 부분의 하부 전극(12)을 보호한 후 양극 산화를 통해 드러난 하부 전극(12)의 측면 및 상부에 양극 산화막(12)을 약 100nm 두께로 형성하고 포토레지스트 패턴을 제거 한다. 그리고 상기 포토레지스트 패턴에 의해 보호된 하부 전극(12)의 상부 중앙에 양극 산화를 통한 터널 산화막을 형성한다.Next, as shown in FIG. 3B, a photoresist pattern is applied to the upper center of the lower electrode 12, that is, the portion where the tunnel oxide film is to be formed, to protect the lower electrode 12 of the portion, and then anodize. Anodization layer 12 is formed to a thickness of about 100 nm on the side and top of the lower electrode 12 exposed through the photoresist pattern. A tunnel oxide film is formed on the upper center of the lower electrode 12 protected by the photoresist pattern through anodic oxidation.
그 다음, 도 3c에 도시한 바와 같이 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 SiO2, SiNx 등의 필드 절연막(15)과 알루미늄 상부 전극(16)을 각각 10~50nm, 100~500mm 두께로 증착하고, 포토레지스트 패턴을 통해 상부 전극(16)을 인산, 질산, 초산의 혼합용액으로 습식 식각한다. 본 발명에서는 필드 절연막(15)의 두께가 더 두꺼운 경우 역시 문제없이 수용할 수 있다.Next, as shown in FIG. 3C, the field insulating film 15 and the aluminum upper electrode 16, such as SiO 2 and SiNx, are deposited to have a thickness of 10 to 50 nm and 100 to 500 mm, respectively, by wireless magnetron sputtering or chemical vapor deposition. The upper electrode 16 is wet etched with a mixed solution of phosphoric acid, nitric acid, and acetic acid through a photoresist pattern. In the present invention, when the thickness of the field insulating film 15 is thicker, it can be accommodated without any problem.
그 다음, 도 3d에 도시한 바와 같이, 그 다음 그 상부 전면에 상부 절연막(17)을 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 100~500nm 두께로 증착한 후, 상기 터널 산화막(14) 상부 부분에 해당하는 일부를 식각하여개구부를 형성하고, 그 하부에 드러난 상부 전극(16)의 일부를 식각하여 원하는 크기보다 작은 개구부를 형성한다. 상기 상부 전극(16)에 원하는 크기 보다 작은 개구부를 만드는 것은 후속 공정에서 상기 개구부를 다시한번 클로린계 가스에서 식각할 것이기 때문이다. 따라서, 후속 공정에 의해 식각될 양을 판단하여 적절한 크기로 개구부를 형성해야 한다.Then, as shown in FIG. 3D, the upper insulating film 17 is then deposited on the upper front surface to a thickness of 100 to 500 nm by a wireless magnetron sputtering or chemical vapor deposition method, and then, on the upper portion of the tunnel oxide film 14. A corresponding portion is etched to form an opening, and a portion of the upper electrode 16 exposed below is etched to form an opening smaller than a desired size. Making an opening smaller than the desired size in the upper electrode 16 is because the opening will be etched once again in a chlorine-based gas in a subsequent process. Therefore, it is necessary to determine the amount to be etched by the subsequent process to form the opening to an appropriate size.
그 다음, 도 3e에 도시한 바와 같이 상기 상부 전극(16)과 드러난 필드 절연막(15)을 동시에 식각하는데, 이 경우 상부 전극(16)을 식각하기위한 클로린계 식각 가스와 필드 절연막(15)을 식각하기위한 플로린계 식각 가스를 동시에 사용한다. 상기 두 종류의 식각 가스를 동시에 이용하여 상부 전극(16)의 개구부를 확장하는 동시에 하부 필드 절연막(15)의 개구부가 낮은 측면 각을 가지도록 식각한다. 이 경우, 상부 전극(16)의 식각 속도가 하부의 필드 절연막(15)을 식각하는 속도보다 빨라야 하는데, 그 이유는 도 3e의 확대도에 도시한 바와 같이 빠른 식각속도로 제거되는 상부 전극(16)에 의해 그 하부에서 비교적 낮은 속도로 제거되는 필드 절연막(15)의 측면 각이 낮아지게 되기 때문이다. 확대도의 점선은 식각 전의 형상이며, 식각을 통해 제거되는 부분이다.Next, as shown in FIG. 3E, the upper electrode 16 and the exposed field insulating layer 15 are simultaneously etched. In this case, the chlorine-based etching gas and the field insulating layer 15 for etching the upper electrode 16 are etched. Use florin-based etching gas at the same time for etching. By simultaneously using the two kinds of etching gases, the opening of the upper electrode 16 is extended and the opening of the lower field insulating layer 15 is etched to have a low side angle. In this case, the etching rate of the upper electrode 16 should be faster than the etching rate of the lower field insulating layer 15, because the upper electrode 16 removed at a high etching rate as shown in the enlarged view of FIG. 3E. This is because the side angle of the field insulating film 15 that is removed at a lower portion thereof at a lower portion is lowered. The dotted line in the enlarged view is a shape before etching, and is a part removed through etching.
상기 상부 전극(16)에 원하는 크기보다 작게 형성한 개구부 측면 경사각이 θ인 경우 상기 상부 전극이 필드 절연막(15)의 식각 속도에 비해 cosθ 이상 빠른 비율을 가지도록 식각 가스 조성을 조절하면, 상기 형성되는 필드 절연막(15)의 측면 경사각도는 45°이하가 된다.If the opening side inclination angle formed smaller than the desired size in the upper electrode 16 is θ, when the etching gas composition is adjusted such that the upper electrode has a ratio of cosθ or more faster than the etching rate of the field insulating layer 15, The side inclination angle of the field insulating film 15 is 45 degrees or less.
당 업자에게 습식식각을 통해 상부 전극 경사를 10°이하로 제어할 수 있다는 것이 명백하기 때문에 본 발명에 의해 제어되는 필드 절연막(15)의 측면 각도는 30°이하로 제어 가능하다.Since it is clear to those skilled in the art that the inclination of the upper electrode can be controlled to 10 degrees or less through wet etching, the side angle of the field insulating film 15 controlled by the present invention can be controlled to 30 degrees or less.
따라서, 상기 형성된 구조물 상부에 최상부 전극을 형성하면 단선의 위험이 없으며, 절연막의 두께 역시 더욱 두꺼워질 수 있다.Therefore, if the uppermost electrode is formed on the formed structure, there is no risk of disconnection, and the thickness of the insulating layer may be further increased.
상기한 바와 같이 본 발명 전계 방출 소자 및 제조 방법은 상부 전극과 필드 절연막을 동시에 식각하기위해 상기 물질들 각각에 대한 식각 가스들을 동시에 사용하며, 상부 전극의 식각 속도가 필드 절연막 식각 속도보다 빠르게 하여 필드 절연막의 측면 경사가 낮아지면서 상부 전극과 완만한 연속 경사를 이루도록 함으로써 상부에 형성될 최상부 전극의 단선을 방지하고 절연막의 두께에의한 영향을 줄여 소자의 신뢰성을 개선하는 효과가 있다.As described above, the field emission device and the manufacturing method of the present invention simultaneously use the etching gases for each of the above materials to simultaneously etch the upper electrode and the field insulating film, and the etching rate of the upper electrode is faster than the field insulating film etching rate. By lowering the side slope of the insulating film to form a gentle continuous inclination with the upper electrode, it is possible to prevent the disconnection of the uppermost electrode to be formed on the top and to reduce the influence of the thickness of the insulating film, thereby improving the reliability of the device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0088334A KR100469398B1 (en) | 2002-12-31 | 2002-12-31 | Field emission device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0088334A KR100469398B1 (en) | 2002-12-31 | 2002-12-31 | Field emission device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040062023A KR20040062023A (en) | 2004-07-07 |
| KR100469398B1 true KR100469398B1 (en) | 2005-02-02 |
Family
ID=37353493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0088334A KR100469398B1 (en) | 2002-12-31 | 2002-12-31 | Field emission device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100469398B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741962B1 (en) * | 2003-11-26 | 2007-07-23 | 삼성에스디아이 주식회사 | Flat Panel Display |
| KR100611152B1 (en) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | Flat Panel Display |
-
2002
- 2002-12-31 KR KR10-2002-0088334A patent/KR100469398B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040062023A (en) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100469398B1 (en) | Field emission device and manufacturing method thereof | |
| US6074264A (en) | Manufacture of field emission element with short circuit preventing function | |
| KR100517961B1 (en) | Method for manufacturing field emission device | |
| KR100504782B1 (en) | Field emission device and manufacturing method thereof | |
| KR100469400B1 (en) | Field emission device and manufacturing method thereof | |
| KR100511263B1 (en) | Field emission device manufacturing method | |
| KR100706513B1 (en) | Field emission display | |
| KR100421675B1 (en) | Field Emission Display and Method Thereof | |
| KR100511258B1 (en) | Field emission device and manufacturing method thereof | |
| RU2332745C1 (en) | Vacuum integrated microelectronic device and method of production thereof | |
| KR100504791B1 (en) | Field emission device and manufacturing method thereof | |
| KR100511257B1 (en) | Field emission device and manufacturing method thereof | |
| KR100448480B1 (en) | Field Emission Device and Method of Fabricating the same | |
| KR100292829B1 (en) | Method for fabrication a tripolar mo tip emission display | |
| KR100405971B1 (en) | Structure and formation method for focusing electrode in field emssion display | |
| KR100469401B1 (en) | Field emission device and manufacturing method thereof | |
| KR100287060B1 (en) | Method for manufacturing fed | |
| KR100474272B1 (en) | Flat type field emission display and manufacturing method thereof | |
| KR100467074B1 (en) | Method of Fabricating Field Emission Device | |
| JP2002203469A (en) | Cold cathode electronic device | |
| KR100262199B1 (en) | Field emission cathode and manufacturing method of the same | |
| KR100459405B1 (en) | Manufacturing method for field emission device | |
| KR19990027719A (en) | Manufacturing method of diamond-like carbon emitter tip for field emission display device | |
| KR100517948B1 (en) | Field emission device with spacer bump | |
| KR20040057115A (en) | Field emission device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |