KR20040050516A - 듀얼 다마신 공정을 이용한 금속배선 형성방법 - Google Patents
듀얼 다마신 공정을 이용한 금속배선 형성방법 Download PDFInfo
- Publication number
- KR20040050516A KR20040050516A KR1020020078368A KR20020078368A KR20040050516A KR 20040050516 A KR20040050516 A KR 20040050516A KR 1020020078368 A KR1020020078368 A KR 1020020078368A KR 20020078368 A KR20020078368 A KR 20020078368A KR 20040050516 A KR20040050516 A KR 20040050516A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- metal wiring
- film
- forming
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 64
- 239000002184 metal Substances 0.000 title claims abstract description 64
- 230000009977 dual effect Effects 0.000 title claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 54
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000011065 in-situ storage Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 16
- 239000011229 interlayer Substances 0.000 abstract description 6
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 듀얼 다마신 공정을 이용한 금속배선 형성방법을 개시한다. 개시된 본 발명의 방법은, 하부 금속배선이 형성된 반도체 기판 상에 비아홀용 제1산화막과 식각정지막용 질화막 및 배선용 제2산화막을 차례로 증착하는 단계와, 상기 제2산화막과 질화막 및 제1산화막을 식각하여 하부 금속배선을 노출시키는 비아홀을 형성하는 단계와, 상기 질화막을 식각정지막으로해서 비아홀 상측의 제2산화막 부분을 식각하여 트렌치를 형성하는 단계와, 상기 콘택홀 및 트렌치 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성방법에 있어서, 상기 질화막은 상기 제1산화막 증착 후에 반응 가스로서 질소 가스를 추가 주입하여 증착하고, 상기 제3산화막은 질소 가스의 주입을 해제하여 증착하며, 상기 제1산화막과 질화막 및 제3산화막의 증착은 인-시튜(In-situ) 방식으로 수행하는 것을 특징으로 한다. 본 발명에 따르면, 제1산화막과 질화막 및 제2산화막의 형성을 단일 챔버 내에서 인-시튜 방식으로 진행할 수 있으므로, 공정 단순화를 통해 생산성을 향상시킬 수 있다.
Description
본 발명은 듀얼 다마신(Dual damascene) 공정을 이용한 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 공정 단순화를 통해 생산성을 향상시키기 위한 방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가함에 따라, 메모리 셀들은 스택(Stack)구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
한편, 금속배선 물질로서는 전기 전도도가 비교적 우수한 알루미늄(Al) 또는 그의 합금막이 주로 사용되어 왔으며, 최근에는 텅스텐은 물론, 알루미늄에 비해 전기 전도도가 더 우수한 구리(Cu)를 이용하려는 연구가 진행되고 있다.
그러나, 종래 기술에 따라 금속배선을 형성할 경우에는 금속막의 식각 특성과 관련하여 금속막의 건식 식각 후에 인접하는 금속배선들간에 브릿지(bridge)가 발생할 수 있고, 금속막이 화합물 형태로 잔류됨으로써 소자의 전기적 특성에 악영향을 미치는 문제점이 있다. 특히, 이러한 문제는 반도체 소자의 고집적화가 진행됨에 따라, 더욱 심각할 것으로 예상된다.
따라서, 최근에는 상기와 같은 문제점들을 해결하기 위하여 듀얼 다마신 공정을 이용한 금속배선 형성방법이 제안되었다.
이하에서는 기제안된 종래의 듀얼 다마신 공정을 이용한 금속배선 형성방법을 간략하게 설명하도록 한다.
먼저, 하부 금속배선이 형성된 반도체 기판 상에 층간절연막을 형성하고, 그 표면을 평탄화시킨다. 그런다음, 평탄화된 층간절연막 상에 캡핑질화막(capping nitride)을 증착한다.
이어서, 캡핑질화막 상에 비아홀용 산화막(이하, "비아산화막"이라 칭함)과식각정지막용 질화막 및 배선용 산화막(이하, "배선산화막"이라 칭함)을 차례로 증착한다.
다음으로, 상기 배선산화막과 질화막 및 비아산화막을 식각하여 하부 금속배선을 노출시키는 비아홀을 형성하고, 그런다음, 상기 비아홀 상측의 배선산화막을 식각하여 트렌치를 형성한다. 이때, 상기 트렌치를 형성하기 위한 배선산화막의 식각은 질화막을 식각정지막으로 이용하여 수행한다.
그리고나서, 상기 비아홀을 포함한 트렌치를 매립하도록 배선산화막 상에 금속막, 예컨데, 구리막을 증착한 상태에서, 상기 배선산화막이 노출될 때까지 상기 구리막을 CMP(Chemical Mechanical Polishing)하여 하부 금속배선과 콘택되는 상부 금속배선을 형성한다.
그러나, 전술한 바와 같은 종래의 듀얼 다마신 공정을 이용한 금속배선 형성방법에 따르면, 비아산화막과 질화막 및 배선산화막은, 일단, 임의의 챔버에서 상기 비아산화막을 증착한 후, 다른 챔버로 옮겨 산화막과의 식각선택비를 갖는 Si3N4, SiCN 또는 SiC 등의 질화막을 증착하고, 그리고나서, 다시 원래 산화막 챔버로 옮겨 배선산화막을 증착해야 하므로, 공정이 복잡함은 물론 장비 및 비용 상의 문제가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 비아산화막, 질화막 및 배선산화막의 형성 공정을 단순화시켜 생산성을 향상시킬수 있는 듀얼 다마신 공정을 이용한 금속배선 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 듀얼 다마신 공정을 이용한 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 하부 금속배선
3 : 층간절연막 4 : 캡핑질화막
5 : 비아산화막 6 : 질화막
7 : 배선산화막 8 : 상부 금속배선
V : 비아홀 T : 트렌치
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부 금속배선이 형성된 반도체 기판 상에 비아홀용 제1산화막과 식각정지막용 질화막 및 배선용 제2산화막을 차례로 증착하는 단계와, 상기 제2산화막과 질화막 및 제1산화막을 식각하여 하부 금속배선을 노출시키는 비아홀을 형성하는 단계와, 상기 질화막을 식각정지막으로해서 비아홀 상측의 제2산화막 부분을 식각하여 트렌치를 형성하는 단계와, 상기 콘택홀 및 트렌치 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성방법에 있어서, 상기 질화막은 상기 제1산화막 증착 후에 반응 가스로서 질소 가스를 추가 주입하여 증착하고, 상기 제3산화막은 질소 가스의 주입을 해제하여 증착하며, 상기 제1산화막과 질화막 및 제3산화막의 증착은 인-시튜(In-situ) 방식으로 수행하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법을 제공한다.
여기서, 상기 질소 가스는 N2, NO, N2O 또는 NH3가스중 어느 하나이다.
상기 제1 및 제2산화막은 챔버 내에 TEOS 가스를 50∼300㏄의 유량, 그리고, O2가스를 50∼1000㏄의 유량으로 주입하면서 온도를 300∼400℃, 그리고, 압력을 0.01∼300Torr로 하는 조건하에서 PECVD 방식에 따라 각각 3000∼4000Å 및 4000∼ 5000Å의 두께로 증착한다.
상기 질화막은 챔버내에 TEOS 가스를 50∼300㏄의 유량, O2가스를 50∼1000㏄의 유량, NH3가스를 300∼3000㏄의 유량으로 주입하면서, 온도를 300∼400℃, 압력을 0.01∼300Torr로 하는 조건하에서 PECVD 방식에 따라 500∼1000Å의 두께로 증착한다.
또한, 본 발명은, 하부 금속배선이 형성된 반도체 기판 상에 비아홀용 제1산화막과 식각정지막용 질화막 및 배선용 제2산화막을 차례로 형성하는 단계와, 상기 제2산화막과 질화막 및 제1산화막을 식각하여 하부 금속배선을 노출시키는 비아홀을 형성하는 단계와, 상기 질화막을 식각정지막으로해서 비아홀 상측의 제2산화막 부분을 식각하여 트렌치를 형성하는 단계와, 상기 콘택홀 및 트렌치 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성방법에 있어서, 상기 질화막은 상기 제1산화막 증착 후에 그 표면을 플라즈마 처리하는 것을 통해 질화(nitridation)시켜 형성하고, 상기 제2산화막은 질화되어 형성된 질화막 상에 증착하며, 상기 제1산화막과 질화막 및 제3산화막은 인-시튜(In-situ) 방식으로 형성하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법을 제공한다.
여기서, 상기 플라즈마 처리는 NH3또는 N2O 가스의 유량을 300∼3000㏄로 하면서 파워를 50∼1000W로 하여 10∼120초 동안 수행한다.
상기 제1 및 제2산화막은 챔버 내에 TEOS 가스를 50∼300㏄의 유량, O2가스를 50∼1000㏄의 유량으로 주입하면서 온도를 300∼400℃, 압력을 0.01∼300Torr로하는 조건하에서 PECVD 방식에 따라 각각 3000∼4000Å 및 4000∼5000Å의 두께로 증착한다.
본 발명에 따르면, 제1산화막과 질화막 및 제2산화막의 형성을 단일 챔버 내에서 인-시튜 방식으로 진행할 수 있으므로, 공정 단순화를 통해 생산성을 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 듀얼 다마신 공정을 이용한 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 공지의 공정에 따라 하부 금속배선(2)이 형성된 반도체 기판(1) 상에 상기 하부 금속배선(2)을 덮도록 층간절연막(3)을 증착하고, 그 표면을 평탄화시킨다. 그런다음, 평탄화된 층간절연막(3) 상에 캡핑질화막(4)을 증착한다. 여기서, 상기 캡핑질화막(4)은 후속 비아홀 형성시 하부 금속배선이 손상되는 것을 방지하기 위해 형성해 준 것이다.
도 1b를 참조하면, 상기 캡핑질화막(4) 상에 비아산화막(5)과 식각정지막용 질화막(6) 및 배선산화막(7)을 차례로 형성한다. 여기서, 상기 비아산화막(5)과 질화막(6) 및 배선산화막(7)의 형성은 익스-시튜(Ex-situ)로 진행하는 종래의 그것과는 달리 인-시튜(In-situ) 방식으로 진행한다.
즉, 본 발명은 비아산화막(5)과 질화막(6) 및 배선산화막(7)을 별도의 챔버내에서 각각 증착하는 것이 아니라, 단일 챔버내에서 비아산화막(5)을 증착한 후에 질소 가스를 추가 주입하여 질화막(6)을 증착하며, 이후, 질소 가스를 해제시킨 상태로 비아산화막 형성시의 소오스 및 반응 가스만을 주입하여 배선산화막(7)을 증착한다.
자세하게, 상기 비아산화막(5)은 300∼400℃의 온도 및 0.01∼300Torr의 압력으로 유지된 챔버 내에 TEOS 가스를 50∼300㏄, 그리고, O2가스를 50∼1000㏄의 유량으로 주입하는 PECVD 방식에 따라 3000∼4000Å의 두께로 증착한다.
그런다음, 상기 온도 및 압력을 그대로 유지한 채 상기 가스들을 주입하면서 N2, NO, N2O 또는 NH3가스중 어느 하나의 질소 가스, 바람직하게 NH3가스를 300∼3000㏄의 유량으로 추가 주입하여 상기 비아산화막(5) 상에 500∼1000Å의 두께로 질화막(6)을 증착한다.
그리고나서, NH3가스의 주입을 해제한 상태로 비아산화막(5)의 증착시와 동일 온도 및 압력 조건하에서 TEOS 및 O2가스만을 각각 50∼300㏄ 및 50∼1000㏄의 유량으로 주입하여 4000∼5000Å의 두께로 배선산화막(7)을 증착한다.
이와 같이 하면, 상기 비아산화막(5)과 질화막(6) 및 배선산화막(7)을 단일 챔버 내에서 연속해서 증착할 수 있으므로, 종래의 그것과 비교해서, 공정 단순화를 얻을 수 있고, 또한, 증착 챔버가 1개만 있으면 되므로 장비 사용에 기인하는 문제도 해결될 수 있다.
한편, 상기 질화막(6)은 비아산화막(5)을 증착한 후에 질소 가스의 추가 주입하는 방식으로 증착하였지만, 상기 비아산화막(5) 표면을 질화(nitridation)시키는 것을 통해서도 형성 가능하다.
즉, PECVD 방식에 따라 소망하는 두께로 비아산화막(5)을 증착한 상태에서, NH3또는 N2O 가스의 유량을 300∼3000㏄로 하면서 파워를 50∼1000W로 하는 조건으로 10∼120초 동안 상기 비아산화막(5)의 표면을 플라즈마 처리하고, 이를 통해, 상기 비아산화막(5)의 표면을 질화시켜 상기 질화막(6)을 형성할 수도 있다.
도 1c를 참조하면, 배선산화막(7)과 질화막(6) 및 비아산화막(5)을 식각하고, 연이어, 캡핑질화막(4)을 식각하여 하부 금속배선(2)을 노출시키는 비아홀(V)을 형성한다. 그런다음, 비아홀(V) 상측의 배선산화막 부분을 추가 식각하여 상부 금속배선 형성 영역을 한정하는 트렌치(T)를 형성한다.
도 1d를 참조하면, 비아홀(V) 및 트렌치(T)를 완전 매립하도록 기판 결과물 상에 금속막, 예컨데, 구리막을 증착한다. 그런다음, 배선산화막(7)이 노출될 때까지 상기 구리막을 CMP하고, 이를 통해, 상기 하부 금속배선(2)과 콘택되는 상부 금속배선(8)을 형성하고, 이 결과로서, 다층 금속배선 구조를 형성한다.
여기서, 상기 상부 금속배선(8)은, 도시하지는 않았으나, 베리어막을 포함하는 것으로 이해될 수 있다.
이상에서와 같이, 본 발명은 비아산화막과 식각정지막용 질화막 배선산화막을 단일 챔버 내에서 인-시튜 방식으로 연속해서 증착하므로, 3단계의 공정을 1단계로 줄일 수 있어 공정 단순화를 얻을 수 있고, 또한, 본 발명은 단일 챔버 내에서 상기한 막들을 연속해서 증착하므로 사용 장비도 줄일 수 있으며, 그래서, 생산성을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (7)
- 하부 금속배선이 형성된 반도체 기판 상에 비아홀용 제1산화막과 식각정지막용 질화막 및 배선용 제2산화막을 차례로 증착하는 단계와, 상기 제2산화막과 질화막 및 제1산화막을 식각하여 하부 금속배선을 노출시키는 비아홀을 형성하는 단계와, 상기 질화막을 식각정지막으로해서 비아홀 상측의 제2산화막 부분을 식각하여 트렌치를 형성하는 단계와, 상기 콘택홀 및 트렌치 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성방법에 있어서,상기 질화막은 상기 제1산화막 증착 후에 반응 가스로서 질소 가스를 추가 주입하여 증착하고, 상기 제3산화막은 질소 가스의 주입을 해제하여 증착하며, 상기 제1산화막과 질화막 및 제3산화막의 증착은 인-시튜(In-situ) 방식으로 수행하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
- 제 1 항에 있어서, 상기 질소 가스는 N2, NO, N2O 및 NH3로 구성된 그릅으로부터 선택되는 어느 하나인 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
- 제 1 항에 있어서, 상기 제1 및 제2산화막은챔버 내에 TEOS 가스를 50∼300㏄의 유량, 그리고, O2가스를 50∼1000㏄의 유량으로 주입하면서, 온도를 300∼400℃, 압력을 0.01∼300Torr로 하는 조건하에서 PECVD 방식에 따라 각각 3000∼4000Å 및 4000∼5000Å의 두께로 증착하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
- 제 1 항에 있어서, 상기 질화막은챔버 내에 TEOS 가스를 50∼300㏄의 유량, O2가스를 50∼1000㏄의 유량, 그리고, NH3가스를 300∼3000㏄의 유량으로 주입하면서, 온도를 300∼400℃, 압력을 0.01∼300Torr로 하는 조건하에서 PECVD 방식에 따라 500∼1000Å의 두께로 증착하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
- 하부 금속배선이 형성된 반도체 기판 상에 비아홀용 제1산화막과 식각정지막용 질화막 및 배선용 제2산화막을 차례로 형성하는 단계와, 상기 제2산화막과 질화막 및 제1산화막을 식각하여 하부 금속배선을 노출시키는 비아홀을 형성하는 단계와, 상기 질화막을 식각정지막으로해서 비아홀 상측의 제2산화막 부분을 식각하여 트렌치를 형성하는 단계와, 상기 콘택홀 및 트렌치 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성방법에 있어서,상기 질화막은 상기 제1산화막 증착 후에 그 표면을 플라즈마 처리하는 것을통해 질화(nitridation)시켜 형성하고, 상기 제2산화막은 질화되어 형성된 질화막 상에 증착하며, 상기 제1산화막과 질화막 및 제3산화막은 인-시튜(In-situ) 방식으로 형성하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
- 제 5 항에 있어서, 상기 플라즈마 처리는NH3또는 N2O 가스의 유량을 300∼3000㏄로 하면서 파워를 50∼1000W로 하여 10∼120초 동안 수행하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
- 제 5 항에 있어서, 상기 제1 및 제2산화막은챔버 내에 TEOS 가스를 50∼300㏄의 유량, 그리고, O2가스를 50∼1000㏄의 유량으로 주입하면서, 온도를 300∼400℃, 압력을 0.01∼300Torr로 하는 조건하에서 PECVD 방식에 따라 각각 3000∼4000Å 및 4000∼5000Å의 두께로 증착하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020078368A KR100587600B1 (ko) | 2002-12-10 | 2002-12-10 | 듀얼 다마신 공정을 이용한 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020078368A KR100587600B1 (ko) | 2002-12-10 | 2002-12-10 | 듀얼 다마신 공정을 이용한 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040050516A true KR20040050516A (ko) | 2004-06-16 |
| KR100587600B1 KR100587600B1 (ko) | 2006-06-08 |
Family
ID=37344698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020078368A KR100587600B1 (ko) | 2002-12-10 | 2002-12-10 | 듀얼 다마신 공정을 이용한 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100587600B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3469920A1 (en) | 2017-10-16 | 2019-04-17 | Sang Min Kim | Dry aging system using oxygen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| KR20020034352A (ko) * | 2000-11-01 | 2002-05-09 | 윤종용 | 반도체 소자의 층간절연막 형성 방법 및 이를 이용한 금속배선 형성 방법 |
| KR100390902B1 (ko) * | 2000-12-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 이중 다마신을 이용한 금속배선 형성방법 |
| US6815332B2 (en) * | 2002-10-30 | 2004-11-09 | Asm Japan K.K. | Method for forming integrated dielectric layers |
-
2002
- 2002-12-10 KR KR1020020078368A patent/KR100587600B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3469920A1 (en) | 2017-10-16 | 2019-04-17 | Sang Min Kim | Dry aging system using oxygen |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100587600B1 (ko) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6797608B1 (en) | Method of forming multilayer diffusion barrier for copper interconnections | |
| KR100505513B1 (ko) | 반도체 디바이스를 형성하기 위한 공정 | |
| US7498242B2 (en) | Plasma pre-treating surfaces for atomic layer deposition | |
| KR100583637B1 (ko) | 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비 | |
| US7176571B2 (en) | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure | |
| KR20050011479A (ko) | 반도체 소자의 텅스텐 콘택플러그 형성방법 | |
| US20030008493A1 (en) | Interconnect structure manufacturing | |
| KR20030004010A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7138333B2 (en) | Process for sealing plasma-damaged, porous low-k materials | |
| KR100914982B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100528069B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20010018273A1 (en) | Method of fabricating copper interconnecting line | |
| US20040082169A1 (en) | Deposition of barrier metal in damascene interconnects using metal carbonyl | |
| KR100376873B1 (ko) | 반도체 장치의 배선 및 배선 연결부와 그 제조방법 | |
| JP2000150517A5 (ko) | ||
| KR100587600B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| US20240021517A1 (en) | Novel self-align via structure by selective deposition | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| KR100447232B1 (ko) | 듀얼 다머신 구조의 금속 배선 형성 방법 | |
| KR100325597B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100571387B1 (ko) | 반도체 소자의 구리 배선 제조 방법 | |
| KR20020048720A (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
| KR20030003333A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |