KR20040048002A - 수평 확산형 모스 트랜지스터의 제조방법 - Google Patents
수평 확산형 모스 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20040048002A KR20040048002A KR1020020075746A KR20020075746A KR20040048002A KR 20040048002 A KR20040048002 A KR 20040048002A KR 1020020075746 A KR1020020075746 A KR 1020020075746A KR 20020075746 A KR20020075746 A KR 20020075746A KR 20040048002 A KR20040048002 A KR 20040048002A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- drift region
- drift
- semiconductor substrate
- drive
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 230000010354 integration Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract 1
- 229910001882 dioxygen Inorganic materials 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 수평 확산형 모스 트랜지스터의 제조방법에 관한 것으로, 본 발명은 불순물 이온이 주입된 드리프트 영역이 구비된 반도체 기판에 수평 확산형 모스 트랜지스터의 제조방법에 있어서: 상기 드리프트 영역에 주입된 이온을 확산함과 동시에 상기 드리프트 영역 상부에 리써프층을 형성하는 드라이브 인 공정을 수행하는 단계로 이루어진다.
Description
본 발명은 수평 확산형(LDMOS)트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 게이트 전극과 연결된 도전성 플레이트 하부에 형성되는 산화막을 구비한 수평 확산형(LDMOS) 트랜지스터의 제조방법에 관한 것이다.
최근, 반도체소자의 집적도 향상과 그에 따른 설계기술이 점차적으로 발달하여 하나의 반도체칩에 시스템을 구성하려는 시도가 진행되고 있다.
이와 같은 시스템의 원칩(One-chip)화는 주로 시스템의 주요기능인 제어기, 메모리 및 기타 저전압에서 동작하는 회로를 하나의 칩으로 통합하는 기술로 발전되고 있다.
그러나, 시스템이 더욱 경량화 및 소형화되기 위해서는 시스템의 전원을 조절하는 입력단 및 출력단과 주요기능을 하는 회로가 하나의 칩에 통합되어야 하는 데, 이를 가능하게 하는 기술이 고전압 트랜지스터와 저전압 씨모스 트랜지스터를 하나의 칩으로 통합하는 파워 아이씨(power IC)기술이다.
이와 같은 파워 아이씨(power IC)기술은 기존의 저전압 씨모스 트랜지스터의 제조공정과 통합이 가능하면서, 고전압 브레이크다운을 확보하기 위하여 드레인을 수평으로 배치하고, 드리프트 영역을 채널과 드레인 사이에 두는 수평 확산형(lateral diffusion: LD) 모스 트랜지스터를 구현하였다.
상기 수평 확산형 모스(LDMOS) 트랜지스터는 채널과 드레인 사이에 수평 확산 접합인 드리프트영역을 형성하고, 이 드리프트 영역의 상부에 로코스(LOCOS) 방식으로 두꺼운 산화막을 형성한 후, 그 산화막의 상부에 게이트전극과 연속적으로 형성되는 폴리 실리콘의 플레이트를 형성한다.
따라서, 동작시에 전류가 수평으로 흐르게 함과 아울러 고전압 브레이크다운을 구현할 수 있다.
그러나, 종래와 같이 반도체 소자의 디자인 룰(design rule)이 큰 경우, 상기 산화막을 형성하는 데는 로코스 공정은 효율적으로 사용되지만, 최근과 같이 반도체 소자의 디자인 룰이 작아져 고집적화될 경우, 상기 산화막을 형성할 때 로코스 공정은 적합하지 않게 되었다.
따라서, 상기 로코스 공정에 대체하여 CVD 공정의 산화막 형성방법을 사용하게 되었다.
그러나, 상기 CVD 공정은 상기 드리프트 영역 상부에 산화막의 패턴을 형성하여 산화막을 형성하기 때문에, 산화막의 패턴형성의 공정이 더 수반되어 공정의 수를 증가시키는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 게이트 전극과 연결된 도전성 플레이트 하부에 형성되는 산화막을 형성하는 데 있어, 반도체소자의 고집적화에 적합한 공정을 구비하고, 산화막 형성의 공정단계를 줄일 수 있도록 하는 수평 확산형 모스 트랜지스터의 제조방법을 제공함에 있다.
도 1 내지 도 4는 본 발명에 따른 수평 확산형 모스트랜지스터의 제조방법을 도시한 공정순서도이다.
*도면의 주요부분에 대한 부호의 설명*
A: P 드리프트 형성영역 B: N 드리프트 형성영역
100: 반도체기판 102: 제1 절연막
104: 제2 절연막 106a: N형 드리프트
106: N형 드리프트 확산층 108:산화막
상술한 목적을 달성하기 위한 본 발명의 바람직한 일 실시 예는 불순물로 도핑된 반도체기판 상에 제1 절연막 및 제2 절연막을 순차적으로 형성하고, 그 상부의 소정영역에 감광막 패턴을 형성하고 이를 마스크로 상기 제1 절연막 및 제2 절연막을 식각하여 상기 반도체기판의 일부가 노출되는 단계; 상기 노출된 반도체기판에 불순물 이온을 주입하여 드리프트 영역을 형성하는 단계; 상기 결과물이 형성된 반도체기판에 산소분위기의 드라이브 인 공정을 수행함으로써, 상기 드리프트 영역에 주입된 이온을 확산하여 드리프트 확산층을 형성함과 동시에 상기 드리프트 확산층 상부에 산화막을 형성하는 단계; 및 상기 산화막의 소정부위를 덮도록 도전층을 형성하여 게이트전극 및 이 게이트 전극과 연결되는 플레이트를 형성하는 단계를 구비하고 있다.
본 발명의 바람직한 또 다른 일 실시 예는 불순물 이온이 주입된 드리프트 영역이 구비된 반도체 기판에 수평 확산형 모스 트랜지스터의 제조방법에 있어서:상기 드리프트 영역에 주입된 이온을 확산함과 동시에 상기 드리프트 영역 상부에 산화막을 형성하는 드라이브 인 공정을 수행하는 단계를 구비하고 있다.
상기 드라이브 인 공정은 약 1100℃ 이상 고온의 산소분위기에서 진행하고,드리프트 영역에 주입된 이온을 확산함과 동시에 상기 드리프트 영역 상부에 산화막을 형성하도록 하는 공정인 것이 바람직하다. 상기 산화막은 4000~10000Å정도 형성하는 것이 바람직하다.
본 발명은 수평 확산형 모스 트랜지스터의 제조방법에 있어서, 게이트 전극과 연결된 도전성 플레이트 하부에 형성되는 산화막을 형성하는 공정으로, 반도체소자의 고집적화에 적합하고, 산화막 형성의 공정단계를 줄일 수 있도록 하는 변경된 드라이브인 공정을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시 예를 구체적으로설명하고자 한다.
도 1 내지 도 4는 본 발명의 바람직한 일 실시 예에 따른 수평 확산형 모스 트랜지스터의 제조방법에 관한 공정순서도이다.
도 1에 도시된 바와 같이, P형 불순물이 도핑된 반도체기판(100) 상에 산화막을 일정 두께범위를 가지도록 증착하여 제1 절연막(102)을 형성하고, 그 상부에 질화막을 일정 두께범위를 가지도록 증착하여 제2 절연막(104)을 형성한다. 상기 제1 절연막(102)은 통상적인 산화공정을 통해 약 200Å두께 범위로 증착하고, 상기 제2 절연막(104)은 통상적인 질화막 형성공정, 예컨대 저압화학기상증착법을 통해 약1000Å정도 형성한다. 상기 반도체 기판(100)에는 P 드리프트 형성영역(A)과 N 드리프트 형성영역(B)이 정의되어져 있다. 상기 순차적으로 적층된 제1 , 제2 절연막(102, 104) 상부에 감광막을 도포한 후, P 드리프트 형성영역(A)을 덮고 N 드리프트 형성영역(B)이 노출되도록 감광막을 식각하여 감광막 패턴(PR)을 형성한다. 이어, 상기 감광막 패턴(PR)을 마스크로 하여 상기 제1, 제2 절연막(102, 104)을 식각하여 N 드리프트 형성영역(B)의 일부가 노출된다. 본 발명에서는 p 드리프트의 형성에 관해서는 생략하기로 한다.
도 2에 도시된 바와 같이, N 드리프트 형성영역(B)이 노출된 반도체 기판(100)에는 상기 식각 형성된 제1, 2 절연막(102, 104) 및 감광막 패턴(PR)을 마스크로 하여 N형 불순물 이온을 주입함으로써 N 드리프트 형성영역(B)에 N 드리프트(106a)가 형성된다. 이후, 상기 감광막 패턴(PR)을 에싱 공정을 통해 제거(Strip)한다.
도 3에 도시된 바와 같이, 상기 결과물이 형성된 반도체기판(100)에 드라이브 인(drive in)공정을 수행하여, N 드리프트 확산층(106)과, N 드리프트 확산층 상부에 산화막(108)을 형성한다. 이때, 수행되는 드라이브 인 공정은, 약 1100℃ 이상의 고온에서 산소분위기를 형성하여 상기 반도체 기판(100) 내에 주입된 N형 불순물 이온을 넓고 깊게 확산시키는 공정이다. 이때, 드라이브 인 공정을 수행하는 시간은 소자에 형성될 고전압 브레이크 다운의 용량에 따라 달라진다. 상기 산화막(108)은 4000~10000Å정도 형성된다.
종래의 드라이브 인 공정은 질소 가스를 사용하여 N 드리프트의 N형 불순물 이온을 깊이 확산하였지만, 본 발명의 드라이브 인 공정은 산소분위기에서 온도와 시간을 조절하여 N 드리프트의 N형 불순물 이온을 깊게 확산시키게 되고, 이와 동시에, 상기 드라이브 인 공정의 산소분위기와 1100℃ 이상의 고온은 노출된 N 드리프트 상부에 산화막(108)을 형성하게 한다. 종래의 로코스 공정을 통한 산화막의 형성은 반도체소자의 고집적화를 저해하게 되고, 본 발명의 변경된 드라이브 인 공정을 통한 산화막 형성은 반도체소자의 고집적화에 적합한 공정을 수반할 수 있게 되고, 산화막 형성의 공정단계를 줄일 수 있게 된다. 이어, 상기 산화막(108)이 형성된 결과물에서 남겨진 질화막인 제2 절연막(104)과 산화막인 제1 절연막(102)을 식각공정 등을 통해 제거한다.
도 4에 도시된 바와 같이, 상기와 같이 형성된 N 드리프트 의 확산된 이온영역(106) 상부에 형성된 산화막(108)의 소정부위를 덮도록 폴리 실리콘(112)을 형성하여 게이트전극 및 이 게이트 전극과 연결되는 플레이트를 형성한다. 이때, 반도체 기판(100)과 게이트 전극 사이에는 게이트 산화막(110)이 개재된다. 이어, 트랜지스터의 고농도 불순물이 주입되는 소스/드레인(114a, 114b)을 형성하고, 소스(114a)에 채널과 전기적으로 연결되는 바디콘택을 위한 고농도 확산층(114c)을 형성한다. 상기 게이트전극 및 플레이트를 이루는 폴리실리콘(112)은 4000Å 정도의 두께로 증착하며, 게이트 전극은 게이트 산화막(110)의 상부에 형성되어 모스트랜지스터가 일반적인 스위치역할을 하도록 하고, 플레이트는 게이트전극에 연결되어 산화막(108) 상부의 일부에 형성되어 드레인에 인가되는 고전압에 따른 전계가 반도체기판의 표면에 미치는 영향을 완화시킨다. 이로써, 수평 확산형 모스 트랜지스터의 제조방법을 완료한다.
따라서, 수평 확산형 모스 트랜지스터의 산화막을 형성하는 데 있어 변경된 드라이브 인 공정을 사용함으로써, 반도체소자의 고집적화에 적합한 공정을 수반할 수 있게 되고, 산화막 형성의 공정단계를 줄일 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명은 수평 확산형 모스 트랜지스터의 산화막을 형성하는 데 있어 변경된 드라이브 인 공정을 사용함으로써, 반도체소자의 고집적화에 적합한 공정을 수반할 수 있게 되고, 산화막 형성의 공정단계를 줄일 수 있게 되는 효과가 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 불순물로 도핑된 반도체기판 상에 제1 절연막 및 제2 절연막을 순차적으로 형성하고, 그 상부의 소정영역에 패턴을 형성하고 이를 마스크로 상기 제1 절연막 및 제2 절연막을 식각하여 상기 반도체기판의 일부가 노출되는 단계;상기 노출된 반도체기판에 불순물 이온을 주입하여 드리프트 영역을 형성하는 단계;상기 결과물이 형성된 반도체기판에 산소분위기의 드라이브 인 공정을 수행함으로써, 상기 드리프트 영역에 주입된 이온을 확산하여 드리프트 확산층을 형성함과 동시에 상기 드리프트 확산층 상부에 산화막을 형성하는 단계; 및상기 산화막의 소정부위를 덮도록 도전층을 형성하여 게이트전극 및 이 게이트 전극과 연결되는 플레이트를 형성하는 단계를 구비하고 있는 것을 특징으로 하는 수평 확산형 모스 트랜지스터의 제조방법.
- 제1 항에 있어서, 상기 드라이브 인 공정은약 1100℃ 이상 고온의 산소분위기에서 진행하는 것을 특징으로 하는 수평 확산형 모스 트랜지스터의 제조방법.
- 제1 항에 있어서, 상기 산화막은4000~10000Å정도 형성하는 것을 특징으로 하는 수평 확산형 모스 트랜지스터의 제조방법.
- 제1 항에 있어서, 상기 드라이브 인 공정은드리프트 영역에 주입된 이온을 확산함과 동시에 상기 드리프트 영역 상부에 산화막을 형성하도록 하는 공정인 것을 특징으로 하는 수평 확산형 모스 트랜지스터의 제조방법.
- 불순물 이온이 주입된 드리프트 영역이 구비된 반도체 기판에 수평 확산형 모스 트랜지스터의 제조방법에 있어서:상기 드리프트 영역에 주입된 이온을 확산함과 동시에 상기 드리프트 영역 상부에 산화막을 형성하는 드라이브 인 공정을 수행하는 단계를 구비하는 것을 특징으로 하는 수평 확산형 모스 트랜지스터의 제조방법.
- 제5 항에 있어서, 상기 드라이브 인 공정은약 1100℃ 이상 고온의 산소분위기에서 진행하는 것을 특징으로 하는 수평확산형 모스 트랜지스터의 제조방법.
- 제5 항에 있어서, 상기 산화막은4000~10000Å정도 형성하는 것을 특징으로 하는 수평 확산형 모스 트랜지스터의 제조방법.
- 제5 항에 있어서, 상기 드라이브 인 공정은드리프트 영역에 주입된 이온을 확산함과 동시에 상기 드리프트 영역 상부에 산화막을 형성하도록 하는 공정인 것을 특징으로 하는 수평 확산형 모스 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020075746A KR20040048002A (ko) | 2002-12-02 | 2002-12-02 | 수평 확산형 모스 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020075746A KR20040048002A (ko) | 2002-12-02 | 2002-12-02 | 수평 확산형 모스 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040048002A true KR20040048002A (ko) | 2004-06-07 |
Family
ID=37342934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020075746A KR20040048002A (ko) | 2002-12-02 | 2002-12-02 | 수평 확산형 모스 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040048002A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101289200B1 (ko) * | 2012-01-25 | 2013-07-26 | 한양대학교 산학협력단 | 다양한 크기의 나노스피어를 이용한 2차원 광결정 구조체 및 이의 제조방법２ｄ |
| CN112530806A (zh) * | 2019-09-19 | 2021-03-19 | 上海先进半导体制造股份有限公司 | 单环mos器件及其制作方法 |
| CN114388363A (zh) * | 2022-03-24 | 2022-04-22 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制作方法 |
-
2002
- 2002-12-02 KR KR1020020075746A patent/KR20040048002A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101289200B1 (ko) * | 2012-01-25 | 2013-07-26 | 한양대학교 산학협력단 | 다양한 크기의 나노스피어를 이용한 2차원 광결정 구조체 및 이의 제조방법２ｄ |
| CN112530806A (zh) * | 2019-09-19 | 2021-03-19 | 上海先进半导体制造股份有限公司 | 单环mos器件及其制作方法 |
| CN114388363A (zh) * | 2022-03-24 | 2022-04-22 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制作方法 |
| CN114388363B (zh) * | 2022-03-24 | 2022-06-07 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087232A (en) | Fabrication method of lateral double diffused MOS transistors | |
| US6207484B1 (en) | Method for fabricating BiCDMOS device and BiCDMOS device fabricated by the same | |
| US5597752A (en) | Method for manufacturing LDD type semiconductor device with complete self-alignment | |
| KR19980018751A (ko) | 반도체 장치 및 그 제조 방법 (semiconductor device and method of manufacturing the same) | |
| US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
| US9263436B2 (en) | Semiconductor device and method for fabricating the same | |
| US20110081760A1 (en) | Method of manufacturing lateral diffusion metal oxide semiconductor device | |
| KR20040048002A (ko) | 수평 확산형 모스 트랜지스터의 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100336562B1 (ko) | 모스 형성방법 | |
| KR20110078879A (ko) | 수평형 디모스 트랜지스터의 제조방법 | |
| KR19990051079A (ko) | 절연막 경사식각을 이용한 전력소자 제조방법 | |
| JP2005353655A (ja) | 半導体装置の製造方法 | |
| KR100266692B1 (ko) | 수평 확산형 모스트랜지스터의 제조방법 | |
| JPS62169480A (ja) | 半導体装置とその製造方法 | |
| JP4989074B2 (ja) | 半導体装置 | |
| KR100264877B1 (ko) | Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법 | |
| KR100372638B1 (ko) | 전계효과 트랜지스터 제조방법 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JPS61154078A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH118389A (ja) | 半導体装置 | |
| KR20020050371A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH06204240A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |