KR20040036779A - Method of manufacturing capacitor-embedded printed circuit board - Google Patents

Method of manufacturing capacitor-embedded printed circuit board Download PDF

Info

Publication number
KR20040036779A
KR20040036779A KR1020020065114A KR20020065114A KR20040036779A KR 20040036779 A KR20040036779 A KR 20040036779A KR 1020020065114 A KR1020020065114 A KR 1020020065114A KR 20020065114 A KR20020065114 A KR 20020065114A KR 20040036779 A KR20040036779 A KR 20040036779A
Authority
KR
South Korea
Prior art keywords
capacitor
laminate
layer
printed circuit
circuit board
Prior art date
Application number
KR1020020065114A
Other languages
Korean (ko)
Other versions
KR100482822B1 (en
Inventor
고영주
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR10-2002-0065114A priority Critical patent/KR100482822B1/en
Publication of KR20040036779A publication Critical patent/KR20040036779A/en
Application granted granted Critical
Publication of KR100482822B1 publication Critical patent/KR100482822B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

PURPOSE: A method for fabricating a capacitor-embedded PCB(Printed Circuit Board) is provided to obtain the uniform thickness of the dielectric layer and enhance the capacitance by forming a capacitor layer with RCC(Resin Coated Copper foil). CONSTITUTION: A capacitor-laminated layer is formed on an entire surface of an inner laminated layer. The capacitor-laminated layer is formed with RCC. An unnecessary part and a dielectric layer are sequentially removed from a conductive layer of the capacitor-laminated layer. A protective layer is formed thereon in order to protect the necessary part of the conductive layer. The exposed conductive layers and the protective layer are sequentially removed from the capacitor-laminated layer and the inner laminated layer. A capacitor layer is formed by laminating a first electrode plate of the capacitor-laminated layer, a second electrode plate of the inner laminated layer, and the dielectric layer therebetween. A via-hole and a through-hole are formed on the first electrode plate of the capacitor-laminated layer. A plating process for the via-hole is performed.

Description

캐패시터 내장형 인쇄 회로 기판 제조 방법{METHOD OF MANUFACTURING CAPACITOR-EMBEDDED PRINTED CIRCUIT BOARD}Capacitor-embedded printed circuit board manufacturing method {METHOD OF MANUFACTURING CAPACITOR-EMBEDDED PRINTED CIRCUIT BOARD}

본 발명은 캐패시터가 일체로 내장되는 캐패시터 내장형(capacitor-embedded) 인쇄 회로 기판 (PCB; printed circuit board)에 관한 것으로 높은 정전 용량값을 지니고, 균일한 유전막 두께를 유지함으로써 제조 상의 편차 발생을 최소화할 수 있는 캐패시터 내장형 인쇄 회로 기판 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor-embedded printed circuit board (PCB) in which a capacitor is integrally embedded. The present invention has a high capacitance value and maintains a uniform dielectric film thickness to minimize manufacturing variation. It relates to a capacitor embedded printed circuit board manufacturing technology.

인쇄 회로 기판에 수동 소자를 내장하는 경우, 수동 소자의 가격을 절감할 수 있고 수동 소자의 실장에 따른 실장 비용을 절감할 수 있는 효과가 있다. 또한, 수동 소자의 납땜 조인트에서 발생하는 잡음과 인덕턴스를 현저히 감소시킬 수 있으며, 동시에 수동 소자를 내장형으로 변환시킴에 따라 인쇄 회로 기판의 면적을 줄여서 원가 절감 및 제품의 소형화에 기여할 수 있다.When the passive element is embedded in the printed circuit board, it is possible to reduce the cost of the passive element and reduce the mounting cost according to the passive element mounting. In addition, the noise and inductance generated in the solder joint of the passive element can be significantly reduced, and at the same time, by converting the passive element into an embedded type, the area of the printed circuit board can be reduced, thereby contributing to cost reduction and product miniaturization.

한편, 내장형 캐패시터를 인쇄 회로 기판에 장착하는 기술은 대한민국 등록 특허 제227,528호에 상술되어 있다. 대한민국 등록 특허 제227,528호에 개시된 내장형 캐패시터 제조 기술은 1 내지 2 mil(25 ~ 50㎛)의 두께를 갖는 절연체를 동박 사이에 넣은 적층판을 사용하여, 그 적층판이 캐패시터 역할을 하도록 하고 있으나, 동박층 가운데 형성되는 절연체로서 에폭시 수지를 사용하므로 캐패시터의 용량이 작다는 단점이 있다.On the other hand, the technology for mounting the embedded capacitor on the printed circuit board is described in the Republic of Korea Patent No. 227,528. The built-in capacitor manufacturing technology disclosed in Korean Patent Registration No. 227,528 uses a laminate in which an insulator having a thickness of 1 to 2 mils (25 to 50 μm) is sandwiched between copper foils, but the laminate is to serve as a capacitor. Since the epoxy resin is used as the insulator formed in the middle, the capacity of the capacitor is small.

도1은 종래 기술에 따른 캐패시터 내장형 인쇄 회로 기판 제조 방법을 개략적으로 나타낸 도면이다. 즉, 도1을 참조하면, 대한민국 특허 제227,528호(국제출원 제PCT/US90/04777호)에 개시된 종래 기술은 분리된 도전 재료막(10a, 10c 및 12a, 12c)과 중간에 삽입된 유전성 재료막(10b 및 12b)이 서로 적층되어 캐패시터 적층판(10 및 12)을 형성하며, 다수의 소자가 탑재된 적층(11)과 함께 적층함으로써 캐패시터가 내장된 인쇄 회로 기판을 형성한다.1 is a view schematically showing a method for manufacturing a capacitor-embedded printed circuit board according to the prior art. That is, referring to Figure 1, the prior art disclosed in Korean Patent No. 227,528 (International Application No. PCT / US90 / 04777) is a dielectric material inserted between the separated conductive material films 10a, 10c and 12a, 12c. The films 10b and 12b are stacked on each other to form the capacitor laminates 10 and 12, and are stacked together with the stack 11 on which a plurality of elements are mounted to form a printed circuit board with a capacitor.

그런데, 도1에 도시한 종래 기술에 따른 적층형 캐패시터의 경우 정전 용량을 증가시키기 위하여는 유전성 재료막(10b 및 12b)의 두께를 얇게 하여야 하는데, 이 경우 적층 캐패시터(10, 12)의 강도가 열화되어서, 앞서 언급한 캐패시터 정전 용량이 작다는 단점 이외에도, 인쇄 회로 기판 제조 공정 단계에서 컨베이어 이송 작업이 곤란하게 되는 문제점이 있다.However, in the case of the multilayer capacitor according to the related art shown in FIG. 1, in order to increase the capacitance, the thicknesses of the dielectric material films 10b and 12b should be thinned. In this case, the strength of the multilayer capacitors 10 and 12 deteriorates. As a result, in addition to the disadvantage of the capacitor capacitance mentioned above, there is a problem in that the conveyor transfer operation becomes difficult in the printed circuit board manufacturing process step.

따라서, 본 발명의 제1 목적은 대용량의 정전 용량 값을 지니는 캐패시터 내장형 인쇄 회로 기판 제조 기술을 제공하는데 있다.Accordingly, a first object of the present invention is to provide a capacitor embedded printed circuit board manufacturing technology having a large capacitance value.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 적층 캐패시터를 구성하는 유전 재료막의 두께를 균일하게 유지함으로써 제조 상의 편차가 없는 캐패시터 내장형 인쇄 회로 기판 제조 기술을 제공하는데 있다.A second object of the present invention is to provide a capacitor-embedded printed circuit board manufacturing technique with no manufacturing variation by maintaining the thickness of the dielectric material film constituting the laminated capacitor in addition to the first object.

도1은 종래 기술에 따른 캐패시터 내장형 인쇄 회로 기판 제조 방법을 개략적으로 나타낸 도면.1 is a schematic view showing a capacitor embedded printed circuit board manufacturing method according to the prior art.

도2a 내지 도2i는 본 발명의 양호한 실시예에 따라 캐패시터 내장형 인쇄 회로 기판을 제조하는 과정을 나타낸 도면.2A-2I illustrate a process of manufacturing a capacitor embedded printed circuit board according to a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

20 : 내층 적층판20: inner layer laminate

20a, 20b : 도전막20a, 20b: conductive film

30 : 캐패시터 적층판30: capacitor laminate

30a : 도전막30a: conductive film

30b : 유전 재료막30b: dielectric material film

40 : 동박40: copper foil

50 : 보호막50: shield

60 : RCC60: RCC

70 : 블라인드 비아 홀70: blind via hole

80 : 관통 홀80: through hole

90 : 도금90 plating

상기 목적을 달성하기 위하여, 본 발명은 전극 패턴이 형성되는 내층 적층판에 캐패시터 적층판을 적층한 후 가압하여 캐패시터 내장형 인쇄 회로 기판을 형성하는 방법에 있어서, 상기 내층 적층판의 표면 전면에 전체적으로 동박이 잔류한상태에서 상기 캐패시터 적층판을 적층하는 공정을 수행하고, 상기 캐패시터 적층판은 유전 재료막이 일면에 도포된 도전막으로 형성됨을 특징으로 하는 캐패시터 내장형 인쇄 회로 기판 제조 방법을 제공한다.In order to achieve the above object, the present invention is a method for forming a capacitor-embedded printed circuit board by laminating a capacitor laminate on the inner layer laminate in which the electrode pattern is formed, the pressure of the copper laminate remains on the entire surface of the inner layer laminate In the process of laminating the capacitor laminate plate, the capacitor laminate plate provides a method for manufacturing a capacitor-embedded printed circuit board, characterized in that the dielectric material film is formed of a conductive film coated on one surface.

이하에서는, 첨부 도면 도2a 내지 도2i를 참조하여 본 발명에 따른 캐패시터 내장형 인쇄 회로 제조 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a capacitor embedded printed circuit according to the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2I.

전술한 바와 같이, 종래 기술에 따른 인쇄 회로 내장형 캐패시터의 유전막 두께는 약 50㎛ 이고 유전막의 유전 상수는 4.0 정도이므로 단위 면적당 정전 용량은 0.8pF/㎟ 정도로 매우 낮다. 그러나, 본 발명은 레진 도포 동박(RCC ; resin coated copper foil)을 유전층으로 사용하여 적층한 후 동박을 형성하므로 25㎛ 이하의 얇은 유전막 두께도 손쉽게 취급할 수 있는 것을 특징으로 한다.As described above, since the dielectric film thickness of the printed circuit-embedded capacitor according to the prior art is about 50 μm and the dielectric constant of the dielectric film is about 4.0, the capacitance per unit area is very low, such as 0.8 pF / mm 2. However, since the present invention forms a copper foil after lamination using a resin coated copper foil (RCC) as a dielectric layer, a thin dielectric film thickness of 25 μm or less can be easily handled.

더욱이, RCC 의 절연층은 유전 상수가 높은 재료를 사용하므로, 높은 정전 용량을 기대할 수 있게 된다. 본 발명의 양호한 실시예로서, 11㎛ 두께에 유전 상수가 21 정도인 수지를 사용하는 경우 단위 면적 당 16.8pF/㎟를 지니는 고용량 캐패시터를 인쇄 회로 기판에 내장 시킬 수 있다. 더욱이, 본 발명은 RCC 를 내층에 적층한 후에 불필요한 동박을 제거하는 방식을 제시하고 있으므로, 캐패시터 적층판을 내층 적층판에 가압 적층하는 단계에서 발생할 수 있는 유전막 두께의 불균일화를 미연에 방지하게 되고, 그 결과 산포가 적은 균일한 캐패시턴스를 얻게 된다.Moreover, since the insulating layer of the RCC uses a material having a high dielectric constant, high capacitance can be expected. As a preferred embodiment of the present invention, when a resin having a dielectric constant of about 21 μm and having a dielectric constant of about 21 is used, a high capacity capacitor having 16.8 pF / mm 2 per unit area may be embedded in a printed circuit board. Furthermore, the present invention proposes a method of removing unnecessary copper foil after laminating the RCC to the inner layer, thereby preventing the non-uniformity in the dielectric film thickness that may occur during the pressure lamination of the capacitor laminate to the inner layer laminate. The result is a uniform capacitance with low dispersion.

도2a 내지 도2i는 본 발명의 양호한 실시예에 따라 캐패시터 내장형 인쇄 회로 기판을 제조하는 과정을 나타낸 도면이다. 도2a를 참조하면, 내층에 회로 접지 등이 형성되어 있는 반제품 상태의 내층 적층판(20)을 제작한다.2A to 2I illustrate a process of manufacturing a capacitor embedded printed circuit board according to a preferred embodiment of the present invention. Referring to FIG. 2A, an inner layer laminate 20 of a semifinished product state in which a circuit ground or the like is formed in the inner layer is fabricated.

도2b를 참조하면, 내층 적층판(20)에 캐패시터 적층판(30)을 적층하는데 내층에는 전면에 도전막, 즉 동박(20a, 20c)을 잔류하게 하여 캐패시터 적층판(30)을 적층할 때에 가압력에 의한 수지(30b)의 변형 결과, 두께 편차가 발생하는 것을 방지한다.Referring to FIG. 2B, a capacitor laminate 30 is laminated on the inner laminate 20, and an inner layer is left with a conductive film, i.e., copper foils 20a, 20c, on the entire surface of the capacitor laminate 30 due to the pressing force. As a result of the deformation of the resin 30b, a thickness deviation is prevented from occurring.

본 발명의 양호한 실시예로서, 캐패시터 적층판(30)은 도전막(30a)과 유전 재료막(30b)으로 형성되며, 보다 바람직하게는 레진 도포 동박(RCC)이 사용될 수 있다. 이어서, 도2c에 도시한 대로 불필요한 부위의 동박(40)을 부식에 의해 제거하고, CO₂레이저를 이용하여 선택적으로 유전막층(30b)을 제거할 수 있다.As a preferred embodiment of the present invention, the capacitor laminate 30 is formed of a conductive film 30a and a dielectric material film 30b, more preferably a resin coated copper foil (RCC) may be used. Subsequently, as shown in FIG. 2C, the copper foil 40 of unnecessary portions can be removed by corrosion, and the dielectric film layer 30b can be selectively removed using a CO 2 laser.

또한, 도2b를 참조하면, 드라이 필름(dry film) 또는 그에 상응하는 식각 레지스트(etching resist)를 사용하여 보호막(50)을 덮어 필요한 부위의 동박(30a)을 보호한다. 그리고 나면, 도2e에 도시한 대로, 부식액으로 표면과 내층의 불필요한 동박을 제거한다. 이어서, 보호막(50)으로 사용되었던 드라이 필름을 박리할 수 있다.In addition, referring to FIG. 2B, a protective film 50 is covered by using a dry film or an etching resist corresponding thereto to protect the copper foil 30a of the required portion. Then, as shown in Fig. 2E, the unnecessary copper foil on the surface and the inner layer is removed with a corrosion solution. Subsequently, the dry film used as the protective film 50 can be peeled off.

이어서, 도2g에 도시한 바와 같이 RCC(60) 또는 동박과 프리프레그(Prepreg)를 완성된 내층 캐패시터 층의 상하면에 라이네이트한다. 한편, 도2h에 도시한 바와 같이 종래 PCB 공법을 이용하여 블라인드 비아 홀(70) 및 관통 홀(80)을 가공한다. 이어서, 도2i에 도시한 대로 도금(90) 등을 통하여 홀(70) 속을 도통시킨다.Then, as shown in Fig. 2G, the RCC 60 or the copper foil and the prepreg are lined on the upper and lower surfaces of the completed inner layer capacitor layer. Meanwhile, as shown in FIG. 2H, the blind via hole 70 and the through hole 80 are processed by using a conventional PCB method. Next, as shown in FIG. 2I, the hole 70 is conducted through the plating 90 or the like.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the disclosed subject matter can be used immediately as a basis for designing or modifying other structures for carrying out similar purposes to the present invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously changed, substituted, and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명은 종래기술과 달리 레진 도포 동박(RCC)을 이용하여 캐패시터 층을 형성하고, 내층 전면에 동박이 있는 상태에서 RCC를 라이네이트하므로 캐패시터 유전막 두께가 가압적층 과정에서 불균일하게 되는 것을 방지할 수 있다. 또한, 본 발명은 RCC를 이용하여 캐패시터를 형성하므로 고용량의 정전 용량을 구현할 수 있음은 물론, 기계적 강도를 구비하였으므로 일반 컨베이어 이송 공정에도 문제없이 적용할 수 있다.As described above, the present invention forms a capacitor layer using a resin coated copper foil (RCC), unlike the prior art, and because the RCC is lined with copper foil on the entire inner layer, the capacitor dielectric film thickness becomes uneven during the pressure lamination process. Can be prevented. In addition, the present invention can form a capacitor using the RCC can implement a high capacitance, as well as having a mechanical strength can be applied to a general conveyor transfer process without problems.

Claims (5)

전극 패턴이 형성되는 내층 적층판에 캐패시터 적층판을 적층한 후 가압하여 캐패시터 내장형 인쇄 회로 기판을 형성하는 방법에 있어서, 상기 내층 적층판의 표면 전면에 전체적으로 동박이 잔류한 상태에서 상기 캐패시터 적층판을 적층하는 공정을 수행하고, 상기 캐패시터 적층판은 유전 재료막이 일면에 도포된 도전막으로 형성됨을 특징으로 하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.A method of forming a capacitor-embedded printed circuit board by laminating a capacitor laminate on an inner layer laminate on which an electrode pattern is formed, and forming a capacitor-embedded printed circuit board, the process of laminating the capacitor laminate in a state in which copper foil remains on the entire surface of the inner layer laminate. And the capacitor laminate is formed of a conductive film coated on one surface of a dielectric material film. 제1항에 있어서, 상기 캐패시터 적층판은 레진이 도포된 동박(RCC)으로 형성됨을 특징으로 하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.The method of claim 1, wherein the capacitor laminate is formed of a resin coated copper foil (RCC). 제1항에 있어서, 상기 캐패시터 내장형 인쇄 회로 기판 제조 방법은The method of claim 1, wherein the capacitor-embedded printed circuit board is manufactured. 상기 내층 적층판의 표면 전면에 동박이 전체적으로 잔류한 상태에서 적층한 상기 캐패시터 적층판의 도전막 중에서 불필요한 부분을 부식 제거한 후 상기 유전 재료막을 제거하는 단계;Removing the dielectric material film after removing unnecessary portions of the conductive film of the capacitor laminate, in which copper foil is entirely left over the entire surface of the inner layer laminate; 상기 부식 제거 과정에서 남아 있는 상기 캐패시터 적층판의 도전막 중 필요 부분을 보호하기 위한 보호막을 선택적으로 도포하는 단계;Selectively applying a protective film for protecting a necessary portion of the conductive film of the capacitor laminate remaining in the corrosion removal process; 상기 캐패시터 적층판의 도전막과 상기 내층 적층판의 도전막 중 노출된 부위의 도전막을 부식 제거하고 상기 보호막을 제거하는 단계;Etching away the conductive film of the exposed portion of the conductive film of the capacitor laminate and the conductive film of the inner layer laminate and removing the protective film; 상기 캐패시터 적층판의 도전막(제1 전극판)과 내층 적층판의 도전막(제2 전극판)과 그 사이의 유전 재료막으로 구성되는 캐패시터 층을 라미네이트하는 단계; 및Laminating a capacitor layer comprising a conductive film (first electrode plate) of the capacitor laminate and a conductive film (second electrode plate) of the inner layer laminate and a dielectric material film therebetween; And 상기 캐패시터의 제1 전극판에 이르는 비아 홀 또는 관통 홀을 가공하고, 상기 비아 홀 속을 도금하여 도통하는 단계Processing via holes or through holes leading to the first electrode plate of the capacitor, and plating and conducting the via holes in the via holes; 를 포함하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.Capacitor embedded printed circuit board manufacturing method comprising a. 제3항에 있어서, 상기 보호막은 드라이 필름(dry film) 또는 식각 레지스트 (etching resist)를 이용하여 형성하는 것을 특징으로 하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.The method of claim 3, wherein the passivation layer is formed using a dry film or an etching resist. 5. 제4항에 있어서, 상기 도전막은 CO₂레이저를 이용하여 선택적으로 제거하는 것을 특징으로 하는 내장형 인쇄 회로 기판 제조 방법.The method of claim 4, wherein the conductive film is selectively removed using a CO 2 laser.
KR10-2002-0065114A 2002-10-24 2002-10-24 Method of manufacturing capacitor-embedded printed circuit board KR100482822B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065114A KR100482822B1 (en) 2002-10-24 2002-10-24 Method of manufacturing capacitor-embedded printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065114A KR100482822B1 (en) 2002-10-24 2002-10-24 Method of manufacturing capacitor-embedded printed circuit board

Publications (2)

Publication Number Publication Date
KR20040036779A true KR20040036779A (en) 2004-05-03
KR100482822B1 KR100482822B1 (en) 2005-04-14

Family

ID=37335420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0065114A KR100482822B1 (en) 2002-10-24 2002-10-24 Method of manufacturing capacitor-embedded printed circuit board

Country Status (1)

Country Link
KR (1) KR100482822B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856326B1 (en) * 2006-07-19 2008-09-03 삼성전기주식회사 A method for manufacturing a printed circuit board including embedded thin film capacitor having a dielectric layer by using laser lift-off process, and printed circuit board including embedded thin film capacitor therefrom
KR100867889B1 (en) * 2007-03-30 2008-11-10 주식회사 뉴프렉스 Method for forming embedded capacitor in flexible printed circuit board
KR200449575Y1 (en) * 2007-11-28 2010-07-21 두하요코모리주식회사 Handrail for stairs of steel structure
KR101036713B1 (en) * 2008-12-08 2011-05-24 김현구 Newel post assembly
KR101036707B1 (en) * 2008-12-08 2011-05-25 김현구 Newel post assembly
CN112118688A (en) * 2019-06-21 2020-12-22 李家铭 Process for increasing layer of back-adhesive copper foil
US11285700B2 (en) * 2016-03-10 2022-03-29 Mitsui Mining & Smelting Co., Ltd. Multilayer laminate and method for producing multilayer printed wiring board using same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669826B1 (en) 2006-03-14 2007-01-16 대덕전자 주식회사 Printed circuit board having an embedded capacitor fabricated by press lamination and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144526A (en) * 1991-08-05 1992-09-01 Hughes Aircraft Company Low temperature co-fired ceramic structure containing buried capacitors
KR100376482B1 (en) * 1999-12-17 2003-03-17 삼성전기주식회사 Manufacturing method for buried capacitor pcb
JP2001250885A (en) * 2000-03-03 2001-09-14 Hitachi Ltd Circuit substrate with built-in capacitor and semiconductor device using the same
JP2003158378A (en) * 2001-11-26 2003-05-30 Hitachi Ltd Method for manufacturing electronic circuit device having multi-layer circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856326B1 (en) * 2006-07-19 2008-09-03 삼성전기주식회사 A method for manufacturing a printed circuit board including embedded thin film capacitor having a dielectric layer by using laser lift-off process, and printed circuit board including embedded thin film capacitor therefrom
KR100867889B1 (en) * 2007-03-30 2008-11-10 주식회사 뉴프렉스 Method for forming embedded capacitor in flexible printed circuit board
KR200449575Y1 (en) * 2007-11-28 2010-07-21 두하요코모리주식회사 Handrail for stairs of steel structure
KR101036713B1 (en) * 2008-12-08 2011-05-24 김현구 Newel post assembly
KR101036707B1 (en) * 2008-12-08 2011-05-25 김현구 Newel post assembly
US11285700B2 (en) * 2016-03-10 2022-03-29 Mitsui Mining & Smelting Co., Ltd. Multilayer laminate and method for producing multilayer printed wiring board using same
CN112118688A (en) * 2019-06-21 2020-12-22 李家铭 Process for increasing layer of back-adhesive copper foil

Also Published As

Publication number Publication date
KR100482822B1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
KR100512688B1 (en) Method of manufacturing capacitor-embedded printed circuit board
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US8168513B2 (en) Method for fabricating packaging substrate
US20020054471A1 (en) Method of making a parallel capacitor laminate
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
JP2004235323A (en) Manufacturing method of wiring substrate
US11140776B2 (en) Method of making a rigid/flex circuit board
US20130319740A1 (en) Electronic component built-in substrate and method of manufacturing the same
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US7605048B2 (en) Method for forming a capacitor having a copper electrode and a high surface area aluminum inner layer
KR100678083B1 (en) Fabricating method of the embedded capacitor and embedded capacitor using the same
US20140000950A1 (en) Multi-layer circuit board and method for manufacturing same
KR100482822B1 (en) Method of manufacturing capacitor-embedded printed circuit board
JP5302920B2 (en) Manufacturing method of multilayer wiring board
JP3999784B2 (en) Manufacturing method of electronic component mounting board
US8083954B2 (en) Method for fabricating component-embedded printed circuit board
KR101417264B1 (en) The printed circuit board and the method for manufacturing the same
JP5302927B2 (en) Manufacturing method of multilayer wiring board
TWI615075B (en) Flexible circuit board and manufacturing method for same
KR101147343B1 (en) Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof
CN113710013A (en) Manufacturing method of circuit board intermediate, circuit board and manufacturing method thereof
US20110048777A1 (en) Component-Embedded Printed Circuit Board
KR101044123B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR20120036044A (en) Method of manufacturing a chip-embedded multi-level printed circuit board
JP2002176266A (en) Printed wiring board and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee