KR101417264B1 - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR101417264B1
KR101417264B1 KR1020120043102A KR20120043102A KR101417264B1 KR 101417264 B1 KR101417264 B1 KR 101417264B1 KR 1020120043102 A KR1020120043102 A KR 1020120043102A KR 20120043102 A KR20120043102 A KR 20120043102A KR 101417264 B1 KR101417264 B1 KR 101417264B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
circuit pattern
layers
metal
Prior art date
Application number
KR1020120043102A
Other languages
Korean (ko)
Other versions
KR20130120099A (en
Inventor
안윤호
전기도
이규원
정원석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120043102A priority Critical patent/KR101417264B1/en
Publication of KR20130120099A publication Critical patent/KR20130120099A/en
Application granted granted Critical
Publication of KR101417264B1 publication Critical patent/KR101417264B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 두 개의 제1 금속층을 적층하는 단계, 상면 또는 하면에 내부회로패턴이 형성되어 있으며, 내부에 전자 소자를 실장하는 두 개의 코어 절연층을 형성하는 단계, 상기 두 개의 코어 절연층 사이에 두 개의 상기 제1 금속층을 배치하고, 상기 제1 금속층과 상기 코어 절연층 사이에 각각의 상부 절연층을 배치하여 제1 적층 구조를 형성하는 단계, 상기 제1 적층 구조의 상부 및 하부에 하부 절연층을 각각 배치하고, 상기 하부 절연층에 제2 금속층을 각각 배치하는 단계, 상기 제1 적층 구조, 하부 절연층 및 상기 제2 금속층으로 이루어지는 제2 적층 구조를 형성하는 단계, 상기 제2 적층 구조로부터 상기 두 개의 제1 금속층 사이를 분리하여 두 개의 기저회로기판을 형성하는 단계, 그리고 상기 두 개의 기저회로기판의 상기 제1 및 제2 금속층으로부터 외부회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제시하고 있다. 따라서, 두 개의 기판을 동시에 공정 진행함으로써 기판의 두께를 확보하여 절연층 경화 시의 부피 감소에 따른 기판의 구겨짐을 방지하여 신뢰성을 향상시킬 수 있다.According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: laminating two first metal layers; forming two core insulating layers having internal circuit patterns formed on the upper or lower surface thereof and mounting electronic elements therein; Forming a first laminated structure by disposing two of the first metal layers and disposing respective upper insulating layers between the first metal layer and the core insulating layer, Depositing a second metal layer on the lower insulating layer, forming a second laminate structure comprising the first laminate structure, the lower insulating layer and the second metal layer, Separating the two first metal layers from each other to form two base circuit boards, and forming the first and second metal layers on the two base circuit boards, The external circuit including forming a pattern suggests a manufacturing method of a printed circuit board. Accordingly, the thickness of the substrate can be ensured by simultaneously performing the process of the two substrates, thereby preventing wobbling of the substrate due to volume reduction during curing of the insulating layer, thereby improving reliability.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. A printed circuit board (PCB) is a board formed by printing a circuit line pattern with a conductive material such as copper on an electrically insulating substrate, and is a board immediately before mounting electronic components. In other words, a circuit board on which a mounting position of each component is determined and a circuit pattern connecting the components is printed on the surface of the flat plate to fix the various kinds of electronic devices densely on the flat plate.

최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다. Recently, an embedded printed circuit board has been provided in which each component is embedded in a printed circuit board to be mounted.

도 1은 일반적인 임베디드 인쇄회로기판을 도시한 것이다.Figure 1 shows a typical embedded printed circuit board.

도 1을 참고하면, 일반적인 임베디드 인쇄회로기판(10)은 복수의 절연층(1) 사이에 전자 소자(5)가 매립되어 있으며, 복수의 절연층(1) 사이를 도통하는 매립 회로패턴(2) 및 서로 다른 층의 회로를 연결하는 비아홀 등이 형성되어 있다.1, a typical embedded printed circuit board 10 has an embedded electronic circuit 5 embedded between a plurality of insulating layers 1 and a plurality of embedded circuit patterns 2 And a via hole connecting the circuits of different layers.

상기 매립되어 있는 전자 소자(5)는 전자 소자(5)의 아래로 솔더 또는 버퍼(6)가 형성되며, 상기 솔더 또는 버퍼(6) 아래에 외부 회로패턴(9)과 연결하기 위한 패드(7)를 포함하고, 상기 패드(7)와 외부 회로패턴(9)을 연결하는 비아(8)가 형성되어 있다.The buried electronic device 5 is formed with a solder or buffer 6 below the electronic device 5 and a pad 7 for connecting to the external circuit pattern 9 under the solder or buffer 6 And a via 8 connecting the pad 7 and the external circuit pattern 9 is formed.

이와 같이 전자 소자(5)를 내부에 실장하는 경우, 전자 소자(5)가 삽입되는 코어 절연층의 상하부로 절연층을 각각 적층하는데, 이때 상하부의 절연층을 적층 후 경화 시에 수축에 의해 부피 감소로 인해 구김이 발생하여 자동화 작업 및 작업성이 낮아 생산성이 떨어지는 문제가 발생한다.In the case where the electronic element 5 is mounted in this way, the insulating layers are laminated on the upper and lower portions of the core insulating layer into which the electronic element 5 is inserted. In this case, There is a problem that productivity is lowered due to low automation workability and workability due to wrinkles caused by reduction.

실시 예는 새로운 구조의 임베디드 인쇄회로기판 및 그의 제조 방법을 제공한다.Embodiments provide a novel structure of an embedded printed circuit board and a method of manufacturing the same.

실시 예는 절연층의 구김을 방지할 수 있는 임베디드 인쇄회로기판의 제조 방법을 제공한다.The embodiment provides a method of manufacturing an embedded printed circuit board that can prevent wrinkling of an insulating layer.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that the technical objectives to be achieved by the embodiments are not limited to the technical matters mentioned above and that other technical subjects not mentioned are apparent to those skilled in the art to which the embodiments proposed from the following description belong, It can be understood.

실시 예는 두 개의 제1 금속층을 적층하는 단계, 상면 또는 하면에 내부회로패턴이 형성되어 있으며, 내부에 전자 소자를 실장하는 두 개의 코어 절연층을 형성하는 단계, 상기 두 개의 코어 절연층 사이에 두 개의 상기 제1 금속층을 배치하고, 상기 제1 금속층과 상기 코어 절연층 사이에 각각의 상부 절연층을 배치하여 제1 적층 구조를 형성하는 단계, 상기 제1 적층 구조의 상부 및 하부에 하부 절연층을 각각 배치하고, 상기 하부 절연층에 제2 금속층을 각각 배치하는 단계, 상기 제1 적층 구조, 하부 절연층 및 상기 제2 금속층으로 이루어지는 제2 적층 구조를 형성하는 단계, 상기 제2 적층 구조로부터 상기 두 개의 제1 금속층 사이를 분리하여 두 개의 기저회로기판을 형성하는 단계, 그리고 상기 두 개의 기저회로기판의 상기 제1 및 제2 금속층으로부터 외부회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제시한다.The embodiment includes a step of laminating two first metal layers, a step of forming two core insulating layers in which an internal circuit pattern is formed on an upper surface or a lower surface and in which electronic elements are mounted, Forming a first laminated structure by disposing two of the first metal layers and disposing respective upper insulating layers between the first metal layer and the core insulating layer, Depositing a second metal layer on the lower insulating layer, forming a second laminate structure comprising the first laminate structure, the lower insulating layer and the second metal layer, Separating the two first metal layers from each other to form two base circuit boards, and forming the first and second metal layers on the two base circuit boards, Forming a circuit pattern outside proposes a method of manufacturing a printed circuit board.

또한, 상기 제1 금속층을 적층하는 단계는, 두 개의 상기 제1 금속층의 가장자리 영역에 접착 부재를 형성하는 단계를 포함한다.The step of laminating the first metal layer may include forming an adhesive member in an edge region of the two first metal layers.

또한, 상기 코어 절연층을 형성하는 단계는, 제1 절연층의 상부 또는 하부에 상기 내부회로패턴을 형성하는 단계, 상기 전자 소자가 실장될 영역에 캐비티를 형성하는 단계, 상기 제1 절연층의 하부에 접착층을 형성하는 단계, 그리고 상기 캐비티 내에 상기 전자 소자를 실장하는 단계를 포함한다.The step of forming the core insulating layer may include the steps of: forming the internal circuit pattern on the top or bottom of the first insulating layer; forming a cavity in a region where the electronic element is to be mounted; Forming an adhesive layer on the lower portion, and mounting the electronic component in the cavity.

또한, 상기 캐비티의 면적은 상기 전자 소자의 면적보다 크다.Further, the area of the cavity is larger than the area of the electronic device.

또한, 상기 제1 적층 구조를 형성하는 단계는, 상기 접착층이 외부를 향하도록 코어 절연층을 배치한다.In the step of forming the first laminated structure, the core insulating layer is disposed such that the adhesive layer faces outward.

또한, 상기 제1 적층 구조를 형성하는 단계는, 압력과 열을 가하여 상기 상부 절연층을 경화함으로써 상기 제1 적층 구조를 형성한다.In addition, the step of forming the first laminated structure forms the first laminated structure by applying pressure and heat to harden the upper insulating layer.

또한, 상기 제2 적층 구조를 형성하는 단계는, 상기 제1 적층 구조의 상기 접착층을 각각 제거하는 단계를 포함한다.In addition, the step of forming the second laminated structure may include a step of removing the adhesive layer of the first laminated structure, respectively.

또한, 상기 제2 적층 구조를 형성하는 단계는, 상기 접착층 제거 후, 상기 제1 적층 구조의 노출면을 클렌징하는 단계를 더 포함한다.In addition, the step of forming the second laminated structure may further include the step of cleansing the exposed surface of the first laminated structure after the removal of the adhesive layer.

또한, 상기 제2 적층 구조를 형성하는 단계는, 압력과 열을 가하여 상기 하부 절연층을 경화함으로써 상기 제2 적층 구조를 형성한다.Further, the step of forming the second laminated structure forms the second laminated structure by applying pressure and heat to harden the lower insulating layer.

또한, 상기 제1 및 제2 금속층은 동일한 금속으로 형성되어 있다.In addition, the first and second metal layers are formed of the same metal.

또한, 상기 외부회로패턴을 형성하는 단계는, 상기 상부 절연층 및 하부 절연층 위의 상기 제1 및 제2 금속층을 씨드로 도금하여 상기 외부회로패턴을 형성하는 단계를 포함한다.The step of forming the external circuit pattern may include forming the external circuit pattern by plating the first and second metal layers on the upper insulating layer and the lower insulating layer with a seed.

또한, 상기 기저회로기판을 형성하는 단계는, 상기 접착부재가 형성되어 있는 상기 제1 금속층의 가장자리 영역을 절단하는 단계를 포함한다.In addition, the step of forming the base circuit board may include cutting an edge region of the first metal layer on which the adhesive member is formed.

또한, 상기 외부회로패턴을 형성하는 단계는, 상기 상부 절연층 및 하부 절연층 위의 상기 제1 및 제2 금속층을 씨드로 도금하여 상기 외부회로패턴을 형성하는 단계를 포함한다.The step of forming the external circuit pattern may include forming the external circuit pattern by plating the first and second metal layers on the upper insulating layer and the lower insulating layer with a seed.

또한, 상기 전자 소자는 수동 소자 또는 능동 소자이다.Further, the electronic device is a passive device or an active device.

또한, 상기 외부회로패턴을 형성한 뒤에, 상기 외부회로패턴을 보호하는 커버레이를 형성하는 단계를 더 포함한다.Further, the method may further include forming a coverlay for protecting the external circuit pattern after the external circuit pattern is formed.

또한, 상기 하부 절연층은 상기 상부 절연층보다 두꺼우며, 상기 하부 절연층은 복수의 층으로 구성된다.In addition, the lower insulating layer is thicker than the upper insulating layer, and the lower insulating layer is composed of a plurality of layers.

한편, 실시 예에 따른 인쇄회로기판은 상면 및 하부 중 적어도 어느 한 면에 내부 회로 패턴이 형성된 코어 절연층; 상기 코어 절연층 내부에 형성된 캐비티에 매립되어 있는 전자 소자; 상기 코어 절연층의 하부에 형성되며, 적어도 한 면에 제 1 외부 회로 패턴이 형성된 하부 절연층; 상기 코어 절연층의 상부에 형성되며, 적어도 한 면에 제 2 외부 회로 패턴이 형성된 상부 절연층; 상기 하부 절연층을 관통하여 형성되며, 상기 전자 소자 및 상기 제 1 회로 패턴을 전기적으로 연결하는 제 1 연결 비아와, 상기 상부 절연층을 관통하여 형성되며 상기 전자 소자 및 상기 제 2 외부 회로 패턴을 전기적으로 연결하는 제 2 연결 비아 중 적어도 하나를 포함하는 연결 비아로 구성된다.The printed circuit board according to an embodiment of the present invention includes a core insulating layer having an internal circuit pattern formed on at least one of an upper surface and a lower surface thereof; An electronic device embedded in a cavity formed in the core insulating layer; A lower insulating layer formed under the core insulating layer and having a first external circuit pattern formed on at least one surface thereof; An upper insulating layer formed on the core insulating layer and having a second external circuit pattern formed on at least one surface thereof; A first connection via formed to penetrate through the lower insulating layer and electrically connecting the electronic device and the first circuit pattern, and a second connection via formed through the electronic device and the second external circuit pattern, And second connection vias electrically connecting the connection vias.

바람직하게, 상기 상부 절연층 및 하부 절연층을 동일한 두께로 형성되며, 상기 전자 소자는, 상기 코어 절연층, 상부 절연층 및 하부 절연층으로 구성되는 적층 구조의 중앙에 매립된다.Preferably, the upper insulating layer and the lower insulating layer are formed to have the same thickness, and the electronic device is embedded in the center of the laminated structure composed of the core insulating layer, the upper insulating layer, and the lower insulating layer.

또한, 상기 내부 회로 패턴은, 상기 코어 절연층의 상부 및 하부에 각각 형성된다.Further, the internal circuit pattern is formed on the upper and lower portions of the core insulating layer, respectively.

또한, 상기 상부 절연층은 복수 개의 층으로 형성되며, 상기 제 2 연결 비아는 상기 복수의 층을 각각 관통하며, 상기 전자 소자와 제 2 외부 회로 패턴을 전기적으로 연결한다.Also, the upper insulating layer is formed of a plurality of layers, and the second connection via penetrates the plurality of layers, respectively, and electrically connects the electronic device and the second external circuit pattern.

또한, 상기 전자 소자는, 상기 코어 절연층, 상부 절연층 및 하부 절연층으로 구성되는 적층 구조의 중앙 지점을 기준으로 상부 및 하부 중 어느 한 방향으로 치우친 위치에 매립된다.In addition, the electronic device is embedded at a position offset in either the upper or lower direction with respect to the center point of the laminated structure composed of the core insulating layer, the upper insulating layer, and the lower insulating layer.

또한, 상기 내부 회로 패턴은, 상기 코어 절연층의 상부에만 형성된다.Further, the internal circuit pattern is formed only on the upper portion of the core insulating layer.

본 발명에 따르면, 상기 전자 소자를 매립하는 임베디드 인쇄회로기판에서 두 개의 기판을 동시에 공정 진행함으로써 기판의 두께를 확보하여 절연층 경화 시의 부피 감소에 따른 기판의 구겨짐을 방지하여 신뢰성을 향상시킬 수 있다.According to the present invention, in the embedded printed circuit board embedding the electronic device, the two substrates are simultaneously processed to secure the thickness of the substrate, thereby preventing wobbling of the substrate due to volume reduction during the curing of the insulating layer, have.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 9는 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 10은 본 발명의 다른 일 실시 예에 따른 인쇄회로기판의 단면도이다.
도 11 내지 도 17은 도 10의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.1 is a cross-sectional view of a printed circuit board according to the prior art.
2 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
Figs. 3 to 9 are sectional views showing a method for manufacturing the printed circuit board of Fig.
10 is a cross-sectional view of a printed circuit board according to another embodiment of the present invention.
11 to 17 are cross-sectional views showing a method for manufacturing the printed circuit board of Fig.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

본 발명은 전자 소자(200)를 매립 실장하는 임베디드 인쇄회로기판에 있어서, 절연층의 구김을 방지할 수 있는 인쇄회로기판의 제조 방법을 제시한다.The present invention proposes a method of manufacturing a printed circuit board capable of preventing wrinkling of an insulating layer in an embedded printed circuit board for embedding and mounting an electronic element (200).

이하에서는 도 2 내지 도 9를 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 2 to 9. FIG.

도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 제1 절연층(110), 상기 제1 절연층(110) 위/아래에 형성되는 내부 회로패턴(121), 상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165), 제2 및 제3 절연층(160, 165) 위에 형성되어 있는 외부 회로패턴(175) 및 커버 레이(180)를 포함하며, 인쇄회로기판(100) 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.2, the printed circuit board 100 according to the present invention includes a first insulating layer 110, an internal circuit pattern 121 formed on / under the first insulating layer 110, The external circuit patterns 175 formed on the second and third insulating layers 160 and 165 and the second and third insulating layers 160 and 165 formed on the upper and lower portions of the layer 110 and the coverlay 180 And includes a plurality of electronic devices 200 embedded in the printed circuit board 100. [

상기 제 1 내지 제3 절연층(110, 160, 165)는 절연 플레이트를 형성하며, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The first to third insulating layers 110, 160 and 165 form an insulating plate, and may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite substrate, or a glass fiber impregnated substrate. If included, it may include an epoxy-based insulating resin, or alternatively may include a polyimide-based resin.

상기 제 1 내지 제3 절연층(110, 160, 165)는 서로 다른 물질로 형성될 수 있으며, 일예로 제1 절연층(110)은 유리 섬유를 포함하는 함침 기판이고 제2 및 제3 절연층(160, 165)은 수지만으로 형성되어 있는 절연시트일 수 있다.The first to third insulating layers 110, 160, and 165 may be formed of different materials. For example, the first insulating layer 110 may be an impregnated substrate including glass fibers, (160, 165) may be an insulating sheet formed only of resin.

상기 제1 절연층(110)은 중심 절연층으로서, 제2 및 제3 절연층(160, 165)보다 두꺼울 수 있다.The first insulating layer 110 may be a center insulating layer and may be thicker than the second and third insulating layers 160 and 165.

상기 제1 절연층(110)은 전자 소자(200)를 실장하기 위한 개구부를 포함하며, 제1 절연층(110) 상하부에는 내부 회로패턴(121) 및 상기 상하부의 내부 회로패턴(121)을 연결하는 전도성 비아(도시하지 않음)가 형성될 수 있다.The first insulating layer 110 includes openings for mounting the electronic devices 200 and the first and second insulating layers 110 and 121 are connected to the first and second circuit patterns 121 and 121, A conductive via (not shown) may be formed.

상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165)의 상부에는 외부 회로패턴(175)이 형성되어 있다.An external circuit pattern 175 is formed on upper portions of the second and third insulating layers 160 and 165 formed on the upper and lower portions of the first insulating layer 110.

상기 외부 회로패턴(175) 중 일부는 상기 전자 소자(200)의 단자와 연결되어 있는 패드(173)일 수 있다.Some of the external circuit patterns 175 may be pads 173 connected to the terminals of the electronic device 200.

상기 패드(173)와 상기 전자 소자(200)의 사이에 제2 및 제3 절연층(160, 165) 관통하는 비아(176)가 형성되어 있다.A via 176 is formed through the second and third insulating layers 160 and 165 between the pad 173 and the electronic device 200.

상기 비아(176)는 전자 소자(200)의 일면에만 형성될 수 있으며, 상하부에 모두 형성될 수도 있다.The vias 176 may be formed on only one side of the electronic device 200, or may be formed on the upper and lower sides.

상기 제1 내지 제3 절연층(110, 160, 165)에 의해 매립되어 있는 전자 소자(200)는 수동 소자 및 능동 소자 중 적어도 어느 하나일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다. 상기 전자 소자(200)의 양 단에는 외부로부터 전류 또는 전압을 공급받는 단자가 형성되어 있다.The electronic device 200 buried by the first to third insulating layers 110, 160 and 165 may be at least one of a passive device and an active device. For example, a resistor, an inductor ) Or a capacitor. Terminals for receiving current or voltage from the outside are formed at both ends of the electronic device 200.

전도성 비아(176)와 연결되는 패드(173)는 제2 및 제3 절연층(160, 165)의 상면으로 확장되어 있을 수 있다.The pads 173 connected to the conductive vias 176 may extend to the upper surfaces of the second and third insulating layers 160 and 165.

상기 내부 회로패턴(121) 및 외부 회로패턴(175)은 구리를 포함하는 합금으로 형성될 수 있으며, 외부 회로패턴(175)은 적어도 2개의 층으로 형성될 수 있다.The inner circuit pattern 121 and the outer circuit pattern 175 may be formed of an alloy including copper and the outer circuit pattern 175 may be formed of at least two layers.

외부 회로패턴(175)은 커버레이(180)에 의해 외부로부터 보호된다.The external circuit pattern 175 is protected from the outside by the coverlay 180.

상기 커버레이(180)는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있다.The coverlay 180 may be formed of a dry film or a general solder resist.

이상에서는 회로패턴(121, 175)이 2개의 층으로 형성되는 것으로 설명하였으나, 이와 달리 복수의 층으로 형성되어 있을 수 있다. In the above description, the circuit patterns 121 and 175 are formed as two layers. Alternatively, the circuit patterns 121 and 175 may be formed of a plurality of layers.

이러한 인쇄회로기판(100)은 제1 절연층(110) 상부 및 하부에 제2 및 제3 절연층(160, 165)이 부착된 뒤 경화하더라도 기판에 구김이 발생하지 않아 회로패턴의 정렬오차가 발생하지 않는다.In this printed circuit board 100, since the second and third insulating layers 160 and 165 are attached to the upper and lower portions of the first insulating layer 110 and then hardened, wrinkles do not occur in the board, Does not occur.

이하에서는 도 3 내지 도 9를 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다. Hereinafter, a method of manufacturing the printed circuit board 100 of FIG. 2 will be described with reference to FIGS.

도 3 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판(100)을 제조하기 위한 방법을 나타내는 단면도이다.3 to 9 are cross-sectional views illustrating a method for manufacturing a printed circuit board 100 according to an embodiment of the present invention.

먼저 도 3과 같이 복수의 제1 및 제2 금속층(310, 320)을 준비한다.First, a plurality of first and second metal layers 310 and 320 are prepared as shown in FIG.

상기 제1 및 제2 금속층(310, 320)은 서로 분리되어 있는 두 개의 금속층을 적층하여 형성할 수 있으며, 각각의 금속층은 동일한 물질, 바람직하게는 구리, 니켈 또는 알루미늄을 포함하는 전도성 물질로 형성될 수 있다. 이때, 제1 및 제2 금속층(310, 320)의 가장자리에 접착부재(315)를 형성하여 제1 및 제2 금속층(310, 320)을 부착할 수 있다. The first and second metal layers 310 and 320 may be formed by laminating two metal layers separated from each other. Each of the metal layers may be formed of the same material, preferably a conductive material including copper, nickel, or aluminum . At this time, the first and second metal layers 310 and 320 may be attached by forming an adhesive member 315 on the edges of the first and second metal layers 310 and 320.

다음으로, 도 4와 같이 복수의 코어 기판을 준비한다.Next, a plurality of core substrates are prepared as shown in Fig.

상기 코어 기판은 내부회로패턴(121)이 상기 제1 절연층(110)의 상하면에 형성되어 있으며, 상기 제1 절연층(110) 및 내부회로패턴(121)은 CCL(Cupper claded laminate)로부터 식각 및 도금을 이용하여 형성할 수 있다.The core substrate has an internal circuit pattern 121 formed on the top and bottom surfaces of the first insulating layer 110 and the first insulating layer 110 and the internal circuit pattern 121 are etched from a cupper- And plating.

내부회로패턴(121)이 형성되어 있는 코어 기판의 제1 절연층(110)에 전자 소자가 실장될 영역을 노출하도록 캐비티를 형성한다.A cavity is formed in the first insulating layer 110 of the core substrate on which the internal circuit pattern 121 is formed so as to expose a region on which the electronic device is to be mounted.

상기 코어 기판의 캐비티 형성은 레이저 드릴링을 통하여 수행할 수 있으나, 이와 달리 기계적인 펀칭 또는 드릴링을 통하여 수행할 수도 있다.Cavity formation of the core substrate may be performed by laser drilling, but may alternatively be performed by mechanical punching or drilling.

제거되는 제1 절연층(110)의 면적은 전자 소자(200)의 면적보다 클 수 있다.The area of the first insulating layer 110 to be removed may be larger than the area of the electronic device 200.

이때, 상기 제1 절연층(110)의 하부에 접착층(126)을 형성한다.At this time, an adhesive layer 126 is formed under the first insulating layer 110.

상기 접착층(126)은 코어 기판의 캐비티에 노출되어 있으며, 각 캐비티 내에 전자 소자(200)를 실장한다.The adhesive layer 126 is exposed to the cavity of the core substrate, and the electronic device 200 is mounted in each cavity.

상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있다.The electronic device 200 may be a passive device, for example, a resistor, an inductor, or a capacitor.

다음으로, 도 5와 같이 각각의 접착층(126)이 상면 및 하면을 향하도록 배치한 뒤, 두 코어 기판 사이에 제1 및 제2 금속층(310, 320) 및 제2 절연층(160)을 배치한다.5, the first and second metal layers 310 and 320 and the second insulating layer 160 are disposed between the two core substrates after the adhesive layers 126 are disposed to face the top and bottom surfaces, respectively do.

이때, 제1 및 제2 금속층(310, 320)이 중앙에 배치되고, 상부의 코어 기판과 상기 제1 금속층(310) 사이에 하나의 제2 절연층(160)이 배치되고, 하부의 코어 기판과 상기 제2 금속층(320) 사이에 다른 하나의 제2 절연층(160)이 배치된다.At this time, the first and second metal layers 310 and 320 are disposed at the center, one second insulating layer 160 is disposed between the upper core substrate and the first metal layer 310, And the second insulating layer 160 is disposed between the first metal layer 320 and the second metal layer 320.

도 5와 같이 두 개의 코어 기판과 제1 및 제2 금속층(310, 320) 및 두개의 제2 절연층(160)이 적층된 상태에서 열과 압력을 가하여 제2 절연층(160)을 경화한다.The second insulating layer 160 is cured by applying heat and pressure in a state where the two core substrates, the first and second metal layers 310 and 320 and the two second insulating layers 160 are laminated as shown in FIG.

다음으로, 도 6과 같이, 두 코어 기판의 접착층(126)을 각각 제거하여 전자 소자(200)의 하면을 노출한다.Next, as shown in FIG. 6, the adhesive layers 126 of the two core substrates are removed to expose the lower surface of the electronic device 200.

이때 노출된 전자 소자(200)의 하면 및 제1 절연층(110)의 하면을 클랜징하여 전자 소자(200) 및 내부회로패턴(121)에 잔재하는 접착 성분을 제거할 수 있다.At this time, the lower surface of the exposed electronic element 200 and the lower surface of the first insulating layer 110 may be cleaved to remove an adhesive component remaining in the electronic element 200 and the internal circuit pattern 121.

이러한 클랜징은 플라즈마를 통해 수행할 수 있다.Such clearing can be done through plasma.

다음으로, 도 7과 같이 노출되는 전자 소자(200)의 하면에 제3 절연층(165)을 각각 배치하고, 제3 절연층(165)의 하면에 제3 및 제4 금속층(166, 167)을 각각 배치한다.Next, a third insulating layer 165 is disposed on the lower surface of the exposed electronic element 200 as shown in FIG. 7, and third and fourth metal layers 166 and 167 are formed on the lower surface of the third insulating layer 165, Respectively.

따라서, 적층 구조의 상하면에 금속층(166, 167)이 각각 노출되어 있으며, 이에 열과 압력을 가하여 제3 절연층(165)을 경화한다.Accordingly, the metal layers 166 and 167 are exposed on the upper and lower surfaces of the laminated structure, respectively, and the third insulating layer 165 is cured by applying heat and pressure thereto.

이때, 두개의 코어 기판이 동시에 열과 압력을 받음으로 공정 중의 기판 두께가 두꺼워져 제3 절연층(165)의 경화에 의한 구김을 방지할 수 있다.At this time, since the two core substrates receive heat and pressure at the same time, the thickness of the substrate in the process becomes thick to prevent the third insulating layer 165 from being wrinkled by curing.

다음으로, 도 8과 같이 코어 기판의 제1 및 제2 금속층(310, 320)을 분리한다.Next, the first and second metal layers 310 and 320 of the core substrate are separated as shown in FIG.

이때, 두 금속층(310, 320)의 분리는 접착하고 있는 가장자리 영역을 절단함으로써 수행될 수 있으며, 물리적 충격에 의해 분리할 수도 있다.At this time, the separation of the two metal layers 310 and 320 can be performed by cutting the edge region to be bonded and can be separated by physical impact.

따라서 도 8과 같이 두 개의 적층 기판이 형성되며, 각각의 적층 기판은 동일한 구조를 가질 수 있다.Accordingly, two laminated substrates are formed as shown in FIG. 8, and each of the laminated substrates may have the same structure.

이때, 각각의 적층 기판은 일면에 제1 또는 제2 금속층(310, 320)이 배치되고 타면에 제3 또는 제4 금속층(166, 167)이 적층되어 있는 구조를 가진다.At this time, each of the laminated substrates has a structure in which the first or second metal layers 310 and 320 are disposed on one side and the third or fourth metal layers 166 and 167 are laminated on the other side.

다음으로, 도 9와 같이 각각의 적층 기판에 대하여 회로 설계에 따라 양 면의 금속층(310, 320, 166, 167)을 패터닝함으로써 외부회로패턴(175)이 형성된다.Next, external circuit patterns 175 are formed by patterning metal layers 310, 320, 166, and 167 on both surfaces of the laminated substrate according to the circuit design, as shown in FIG.

이후, 상기 금속층(310, 320, 166, 167), 상기 제2 및 제3 절연층(160, 165)에 비아홀을 형성한다.Then, via holes are formed in the metal layers 310, 320, 166, and 167, the second and third insulating layers 160 and 165, respectively.

상기 비아홀을 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 비아홀을 형성하는 경우, YAG 레이저 또는 CO2레이저를 사용하여 금속층(310, 320, 166, 167) 및 제2 및 제3 절연층(160, 165)를 각각 개방할 수 있다.The via hole may be formed by a physical drilling process, or may be formed by using a laser. When a via hole is formed using a laser, the metal layers 310, 320, 166, and 167 and the second and third insulating layers 160 and 165 can be respectively opened using a YAG laser or a CO 2 laser.

이때, 형성하는 비아홀은 상기 전자 소자(200)의 단자의 상부 및 하부를 개방하는 비아홀을 포함하며, 도시하지 않았으나 외부 및 내부 회로패턴(121, 175)을 전기적으로 연결하기 위한 비아홀을 함께 형성할 수 있다.The via holes for forming the upper and lower terminals of the electronic device 200 include via holes for forming the via holes for electrically connecting the external and internal circuit patterns 121 and 175 .

다음으로, 도금하여 상기 비아홀을 매립하는 비아(176)를 형성하며 상기 제2 및 제3 절연층(160, 165) 위를 덮으며 도금층을 형성하고, 상기 도금층을 식각하여 제2 및 제3 절연층(160, 165)의 상부에 외부회로패턴(175)을 형성한다.Next, a via hole 176 for plating the via hole is formed, and a plating layer is formed by covering the second and third insulating layers 160 and 165. Then, the plating layer is etched to form second and third insulating An external circuit pattern 175 is formed on the layers 160 and 165.

이때, 상기 외부회로패턴(175)은 비아홀을 매립한 비아(176)의 상면에 형성되는 패드(173)를 포함하며, 상기 패드(173)는 제2 및 제3 절연층(160, 165) 위로 확장된 영역을 포함할 수 있다.The external circuit pattern 175 includes a pad 173 formed on the top surface of the via hole 176. The pad 173 is electrically connected to the second and third insulating layers 160 and 165 And may include extended regions.

마지막으로, 상기 회로패턴(175)을 매립하는 커버 레이(180)를 부착하여 도 9와 같이 임베디드 인쇄회로기판(100)을 완성한다.Finally, a cover 180 for embedding the circuit pattern 175 is attached to complete the embedded printed circuit board 100 as shown in FIG.

이와 같이 상기 전자 소자(200)를 매립하는 임베디드 인쇄회로기판(100)에서 전자 소자(200)를 실장 후 상부 및 하부 절연층을 접착 후 경화 시에 두 개의 기판을 동시에 공정 진행함으로써 기판의 두께 확장에 의해 각 기판의 구김이 방지되어 소자 신뢰성이 향상된다. As described above, in the embedded printed circuit board 100 embedding the electronic device 200, after the electronic device 200 is mounted, the upper and lower insulating layers are adhered to each other, So that creasing of each substrate is prevented and the reliability of the device is improved.

이하에서는 도 10 내지 도 17을 참고하여 본 발명의 다른 실시 예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to another embodiment of the present invention will be described with reference to FIGS. 10 to 17. FIG.

도 10은 본 발명의 다른 일 실시 예에 따른 인쇄회로기판의 단면도이다.10 is a cross-sectional view of a printed circuit board according to another embodiment of the present invention.

도 10을 참고하면, 본 발명에 따른 인쇄회로기판(400)은 제1 절연층(410), 상기 제1 절연층(410) 위에 형성되는 내부 회로패턴(421), 상기 제1 절연층(410)의 상하부에 형성되어 있는 제2 및 제3 절연층(460, 462), 상기 제 3 절연층(462) 위에 형성되어 있는 제 4 절연층(466), 상기 제2 및 제4 절연층(460, 464) 위에 형성되어 있는 외부 회로패턴(475) 및 커버 레이(480)를 포함하며, 인쇄회로기판(400) 내에 매립되어 있는 복수의 전자 소자(500)를 포함한다.10, a printed circuit board 400 according to the present invention includes a first insulating layer 410, an internal circuit pattern 421 formed on the first insulating layer 410, a first insulating layer 410 The second and third insulating layers 460 and 462 formed on the upper and lower portions of the first insulating layer 462 and the fourth insulating layer 466 formed on the third insulating layer 462, And a plurality of electronic elements 500 embedded in the printed circuit board 400 and including an external circuit pattern 475 and a coverlay 480 formed on the printed circuit board 400.

상기 제 1 내지 제4 절연층(410, 460, 462, 464)는 절연 플레이트를 형성하며, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The first to fourth insulating layers 410, 460, 462 and 464 form an insulating plate, and may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite substrate, or a glass fiber impregnated substrate. When a resin is included, it may include an epoxy-based insulating resin, and may alternatively include a polyimide-based resin.

상기 제 1 내지 제4 절연층(410, 460, 462, 464)는 서로 다른 물질로 형성될 수 있으며, 일 예로 제1 절연층(410)은 유리 섬유를 포함하는 함침 기판이고 제2 및 제4 절연층(460, 462, 464)은 수지만으로 형성되어 있는 절연시트일 수 있다.The first to fourth insulating layers 410, 460, 462, and 464 may be formed of different materials. For example, the first insulating layer 410 may be an impregnated substrate including glass fibers, The insulating layers 460, 462 and 464 may be insulating sheets formed only of resin.

상기 제1 절연층(410)은 전자 소자(500)를 실장하기 위한 개구부를 포함하며, 제1 절연층(410) 상부 및 하부 중 어느 하나에는 내부 회로패턴(421)이 형성된다.The first insulating layer 410 includes an opening for mounting the electronic device 500 and an internal circuit pattern 421 is formed on either the top or bottom of the first insulating layer 410.

즉, 상기 도 2에 도시된 인쇄회로기판에는 제 1 절연층(110)의 상부 및 하부 모두에 상기 내부 회로 패턴이 형성되었지만, 상기 다른 실시 예에 따른 인쇄회로기판에는 제 1 절연층(410)의 상부에만 내부 회로 패턴이 형성된다.That is, the internal circuit pattern is formed on both the top and the bottom of the first insulation layer 110 in the printed circuit board shown in FIG. 2. However, the first insulation layer 410, An internal circuit pattern is formed only on an upper portion of the substrate.

상기 제1 절연층(410)의 상하부에 형성되어 있는 제2 및 제4 절연층(460, 464)의 상부에는 외부 회로패턴(475)이 형성되어 있다.An external circuit pattern 475 is formed on upper portions of the second and fourth insulating layers 460 and 464 formed on the upper and lower portions of the first insulating layer 410.

상기 외부 회로패턴(475) 중 일부는 상기 전자 소자(500)의 단자와 연결되어 있는 패드(473)일 수 있다.Some of the external circuit patterns 475 may be pads 473 connected to the terminals of the electronic device 500.

상기 패드(473)와 상기 전자 소자(500)의 사이에 제2 내지 제4 절연층(460, 462, 464) 관통하는 비아(476)가 형성되어 있다.Vias 476 penetrating the second through fourth insulating layers 460, 462 and 464 are formed between the pad 473 and the electronic device 500.

상기 비아(476)는 전자 소자(500)의 일면에만 형성될 수 있으며, 상하부에 모두 형성될 수도 있다.The vias 476 may be formed on only one side of the electronic device 500, or may be formed on the upper and lower sides.

이때, 상기 상기 전자 소자(500)의 하부에 형성된 비아(476)는 상기 제 2 절연층(460)만을 관통하며 형성되지만, 상기 전자 소자(500)의 상부에 형성된 비아(476)는 상기 제 3 절연층(462) 및 제 4 절연층(464)을 모두 관통하며 형성된다.The vias 476 formed in the lower portion of the electronic device 500 may be formed only through the second insulating layer 460, but the vias 476 formed in the upper portion of the electronic device 500 may be formed in the third The insulating layer 462, and the fourth insulating layer 464.

상기 제1 내지 제4 절연층(410, 460, 462, 464)에 의해 매립되어 있는 전자 소자(200)는 수동 소자 및 능동 소자 중 어느 하나일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다. 상기 전자 소자(500)의 양 단에는 외부로부터 전류 또는 전압을 공급받는 단자가 형성되어 있다.The electronic device 200 embedded by the first to fourth insulating layers 410, 460, 462, and 464 may be any one of a passive device and an active device. For example, a resistor, an inductor Inductor) or a capacitor. Terminals for receiving current or voltage from the outside are formed at both ends of the electronic device 500.

외부 회로패턴(475)은 커버레이(480)에 의해 외부로부터 보호된다.The external circuit pattern 475 is protected from the outside by the coverlay 480.

상기 커버레이(480)는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있다.The coverlay 480 may be formed of a dry film or a general solder resist.

이때, 도 2에 도시된 인쇄회로기판은 2층의 내부 회로 패턴과, 2층의 외부 회로 패턴을 포함하는 총 4 layer로 구성된다.At this time, the printed circuit board shown in FIG. 2 is composed of a total of four layers including an inner circuit pattern of two layers and an outer circuit pattern of two layers.

그러나, 도 10에 도시된 인쇄회로기판은 1층의 내부 회로 패턴과, 2층의 외부회로 패턴을 포함하는 총 3 layer로 구성된다.However, the printed circuit board shown in Fig. 10 is composed of a total of three layers including one internal circuit pattern and two external circuit patterns.

이에 따라, 도 2의 구조와는 달리 도 10에 도시된 인쇄회로기판은, 전자 소자(500)가 전체 인쇄회로기판의 두께면을 기준으로 중앙 부분에 형성되는 것이 아니라, 상기 중앙 부분을 기준으로 어느 한쪽 방향으로 치우쳐 형성된다.Accordingly, unlike the structure of FIG. 2, the printed circuit board shown in FIG. 10 is not formed in the central portion with respect to the thickness of the entire printed circuit board, And is biased in either direction.

즉, 도면상에서의 전자 소자(500)는 상기 인쇄회로기판의 중앙 부분을 기준으로 하부쪽으로 치우져 매립되어 있다.That is, the electronic device 500 on the drawing is buried downward with respect to the central portion of the printed circuit board.

이러한 인쇄회로기판(400)은 제1 절연층(410) 상부 및 하부에 제2 내지 제4 절연층(460, 462, 464)이 부착된 뒤 경화하더라도 기판에 구김이 발생하지 않아 회로패턴의 정렬오차가 발생하지 않는다.In this printed circuit board 400, since the second to fourth insulation layers 460, 462 and 464 are attached to the upper and lower portions of the first insulation layer 410 and then cured, the substrate is not wrinkled, No error occurs.

이하에서는 도 11 내지 도 17을 참고하여 도 10의 인쇄회로기판(400)의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board 400 of FIG. 10 will be described with reference to FIGS. 11 to 17. FIG.

도 11 내지 도 17은 본 발명의 다른 실시 예에 따른 인쇄회로기판(400)을 제조하기 위한 방법을 나타내는 단면도이다.11 to 17 are sectional views showing a method for manufacturing a printed circuit board 400 according to another embodiment of the present invention.

먼저, 도 11과 같이 복수의 제1 및 제2 금속층(610, 620)을 준비한다.First, a plurality of first and second metal layers 610 and 620 are prepared as shown in FIG.

상기 제1 및 제2 금속층(610, 620)은 서로 분리되어 있는 두 개의 금속층을 적층하여 형성할 수 있으며, 각각의 금속층은 동일한 물질, 바람직하게는 구리, 니켈 또는 알루미늄을 포함하는 전도성 물질로 형성될 수 있다. 이때, 제1 및 제2 금속층(610, 620)의 가장자리에 접착부재(615)를 형성하여 제1 및 제2 금속층(610, 620)을 부착할 수 있다. The first and second metal layers 610 and 620 may be formed by laminating two metal layers separated from each other, and each metal layer may be formed of the same material, preferably a conductive material containing copper, nickel, or aluminum . At this time, an adhesive member 615 may be formed on the edges of the first and second metal layers 610 and 620 to attach the first and second metal layers 610 and 620.

다음으로, 도 12와 같이 복수의 코어 기판을 준비한다.Next, a plurality of core substrates are prepared as shown in Fig.

상기 코어 기판은 내부회로패턴(421)이 상기 제1 절연층(410)의 상면 및 하면 중 어느 한 면에만 형성되어 있으며, 상기 제1 절연층(410) 및 내부회로패턴(421)은 CCL(Cupper claded laminate)로부터 식각 및 도금을 이용하여 형성할 수 있다.The first insulating layer 410 and the internal circuit pattern 421 are formed on the upper surface and the lower surface of the first insulating layer 410. The first insulating layer 410 and the internal circuit pattern 421 are formed on the CCL Cupper claded laminate) by etching and plating.

내부회로패턴(421)이 형성되어 있는 코어 기판의 제1 절연층(410)에 전자 소자가 실장될 영역을 노출하도록 캐비티를 형성한다.A cavity is formed in the first insulating layer 410 of the core substrate on which the internal circuit pattern 421 is formed so as to expose a region on which the electronic device is to be mounted.

상기 코어 기판의 캐비티 형성은 레이저 드릴링을 통하여 수행할 수 있으나, 이와 달리 기계적인 펀칭 또는 드릴링을 통하여 수행할 수도 있다.Cavity formation of the core substrate may be performed by laser drilling, but may alternatively be performed by mechanical punching or drilling.

제거되는 제1 절연층(410)의 면적은 전자 소자(500)의 면적보다 클 수 있다.The area of the first insulating layer 410 to be removed may be larger than the area of the electronic device 500.

이때, 상기 제1 절연층(410)의 하부에 접착층(426)을 형성한다.At this time, an adhesive layer 426 is formed under the first insulating layer 410.

상기 접착층(426)은 코어 기판의 캐비티에 노출되어 있으며, 각 캐비티 내에 전자 소자(500)를 실장한다.The adhesive layer 426 is exposed to the cavity of the core substrate, and the electronic device 500 is mounted in each cavity.

상기 전자 소자(500)는 수동 소자 및 능동 소자 중 어느 하나일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있다.The electronic device 500 may be either a passive device or an active device, for example, a resistor, an inductor, or a capacitor.

다음으로, 도 13과 같이 각각의 접착층(426)이 상면 및 하면을 향하도록 배치한 뒤, 두 코어 기판 사이에 제1 및 제2 금속층(510, 520) 및 제2 절연층(460)을 배치한다.Next, as shown in FIG. 13, after the adhesive layers 426 are disposed so as to face the upper and lower surfaces, the first and second metal layers 510 and 520 and the second insulating layer 460 are disposed between the two core substrates do.

이때, 제1 및 제2 금속층(610, 620)이 중앙에 배치되고, 상부의 코어 기판과 상기 제1 금속층(610) 사이에 하나의 제2 절연층(460)이 배치되고, 하부의 코어 기판과 상기 제2 금속층(620) 사이에 다른 하나의 제2 절연층(460)이 배치된다.At this time, the first and second metal layers 610 and 620 are disposed at the center, one second insulating layer 460 is disposed between the upper core substrate and the first metal layer 610, And the second insulating layer 460 is disposed between the first metal layer 620 and the second metal layer 620.

도 13과 같이 두 개의 코어 기판과 제1 및 제2 금속층(610, 620) 및 두 개의 제2 절연층(460)이 적층된 상태에서 열과 압력을 가하여 제2 절연층(460)을 경화한다.13, the second insulating layer 460 is cured by applying heat and pressure in a state where the two core substrates, the first and second metal layers 610 and 620, and the two second insulating layers 460 are laminated.

다음으로, 도 14와 같이, 두 코어 기판의 접착층(426)을 각각 제거하여 전자 소자(500)의 하면을 노출한다.Next, as shown in FIG. 14, the adhesive layers 426 of the two core substrates are removed to expose the lower surface of the electronic device 500.

이때 노출된 전자 소자(500)의 하면 및 제1 절연층(410)의 하면을 클랜징하여 전자 소자(500) 및 내부회로패턴(421)에 잔재하는 접착 성분을 제거할 수 있다.At this time, the lower surface of the exposed electronic element 500 and the lower surface of the first insulating layer 410 may be cleaved to remove adhesive components remaining in the electronic element 500 and the internal circuit pattern 421.

이러한 클랜징은 플라즈마를 통해 수행할 수 있다.Such clearing can be done through plasma.

다음으로, 도 15와 같이 노출되는 전자 소자(200)의 하면에 제 3 및 4 절연층(462, 464)을 각각 배치하고, 제4 절연층(464)의 하면에 제3 및 제4 금속층(466, 468)을 각각 배치한다.Next, the third and fourth insulating layers 462 and 464 are disposed on the lower surface of the electronic device 200 exposed as shown in FIG. 15, and the third and fourth metal layers 466, and 468, respectively.

이때, 상기 일 실시 예와 다르게, 상기 전자 소자(200)의 하면에 제 3 및 4 절연층(462,464)과 같이 복수의 층을 배치하는 이유는, 상기 코어 기판의 특정 면(상면 또는 하면)에만 내부 회로 패턴이 형성되기 때문에, 최종적으로 제조되는 인쇄회로기판의 상부 및 하부의 대칭을 위해서이다.The reason for disposing the plurality of layers such as the third and fourth insulating layers 462 and 464 on the lower surface of the electronic device 200 is that only the specific surface (upper surface or lower surface) of the core substrate Is for the symmetry of the upper and lower portions of the printed circuit board finally produced since the internal circuit pattern is formed.

따라서, 적층 구조의 상하면에 금속층(466, 468)이 각각 노출되어 있으며, 이에 열과 압력을 가하여 제 3 및 4 절연층(462, 464)을 경화한다.Accordingly, the metal layers 466 and 468 are exposed on the upper and lower surfaces of the laminated structure, respectively, and the third and fourth insulating layers 462 and 464 are cured by applying heat and pressure thereto.

이때, 두 개의 코어 기판이 동시에 열과 압력을 받음으로 공정 중의 기판 두께가 두꺼워져 제3 및 4 절연층(462, 464)의 경화에 의한 구김을 방지할 수 있다.At this time, since the two core substrates receive heat and pressure at the same time, the thickness of the substrate in the process becomes thick, so that the third and fourth insulating layers 462 and 464 can be prevented from being wrinkled by curing.

다음으로, 도 16과 같이 코어 기판의 제1 및 제2 금속층(610, 620)을 분리한다.Next, the first and second metal layers 610 and 620 of the core substrate are separated as shown in FIG.

이때, 두 금속층(610, 620)의 분리는 접착하고 있는 가장자리 영역을 절단함으로써 수행될 수 있으며, 물리적 충격에 의해 분리할 수도 있다.At this time, the separation of the two metal layers 610 and 620 can be performed by cutting the edge region to be bonded, and can be separated by physical impact.

따라서 도 16과 같이 두 개의 적층 기판이 형성되며, 각각의 적층 기판은 동일한 구조를 가질 수 있다.Accordingly, two laminated substrates are formed as shown in FIG. 16, and each of the laminated substrates may have the same structure.

이때, 각각의 적층 기판은 일면에 제1 또는 제2 금속층(610, 620)이 배치되고 타면에 제3 또는 제4 금속층(466, 468)이 적층되어 있는 구조를 가진다.At this time, each of the laminated substrates has a structure in which first or second metal layers 610 and 620 are disposed on one side and third or fourth metal layers 466 and 468 are laminated on the other side.

다음으로, 도 17과 같이 각각의 적층 기판에 대하여 회로 설계에 따라 양 면의 금속층(610, 620, 466, 468)을 패터닝함으로써 외부회로패턴(475)이 형성된다.17, external circuit patterns 475 are formed by patterning the metal layers 610, 620, 466, and 468 on both sides according to the circuit design.

이후, 상기 금속층(610, 620, 466, 468), 상기 제2 내지 4 절연층(160, 162, 164)에 비아홀을 형성한다.Then, a via hole is formed in the metal layers 610, 620, 466, and 468 and the second to fourth insulating layers 160, 162, and 164.

상기 비아홀을 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 비아홀을 형성하는 경우, YAG 레이저 또는 CO2레이저를 사용하여 금속층(610, 620, 466, 468) 및 제2 내지 제4 절연층(460, 462, 464)를 각각 개방할 수 있다.The via hole may be formed by a physical drilling process, or may be formed by using a laser. When a via hole is formed by using a laser, the metal layers 610, 620, 466, and 468 and the second to fourth insulating layers 460, 462, and 464 can be respectively opened using a YAG laser or a CO 2 laser .

이때, 형성하는 비아홀은 상기 전자 소자(500)의 단자의 상부 및 하부를 개방하는 비아홀을 포함하며, 도시하지 않았으나 외부 및 내부 회로패턴(421, 475)을 전기적으로 연결하기 위한 비아홀을 함께 형성할 수 있다.In this case, the via holes include via holes for opening upper and lower terminals of the electronic device 500. Although not shown, via holes for electrically connecting the external and internal circuit patterns 421 and 475 are formed together .

다음으로, 도금하여 상기 비아홀을 매립하는 비아(476)를 형성하며 상기 제2 및 제4 절연층(460, 466) 위를 덮으며 도금층을 형성하고, 상기 도금층을 식각하여 제2 및 제4 절연층(460, 466)의 상부에 외부회로패턴(475)을 형성한다.Next, a via hole 476 is formed by plating so as to fill the via hole, and a plating layer is formed on the second and fourth insulating layers 460 and 466, and the plating layer is etched to form second and fourth insulation layers An external circuit pattern 475 is formed on top of the layers 460 and 466.

이때, 상기 외부회로패턴(475)은 비아홀을 매립한 비아(476)의 상면에 형성되는 패드(473)를 포함하며, 상기 패드(473)는 제2 및 제4 절연층(460, 464) 위로 확장된 영역을 포함할 수 있다.The external circuit pattern 475 includes pads 473 formed on the upper surface of the vias 476 in which the via holes are embedded and the pads 473 are formed on the second and fourth insulating layers 460 and 464 And may include extended regions.

마지막으로, 상기 회로패턴(475)을 매립하는 커버 레이(480)를 부착하여 도 17과 같이 임베디드 인쇄회로기판(400)을 완성한다.Finally, a coverlay 480 for embedding the circuit pattern 475 is attached to complete the embedded printed circuit board 400 as shown in FIG.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

인쇄회로기판: 100, 400
절연층: 110, 160, 165, 410, 460, 462, 464
내부회로패턴: 121, 421
전자 소자: 200, 500Printed circuit board: 100, 400
Insulation layers: 110, 160, 165, 410, 460, 462, 464
Internal circuit pattern: 121, 421
Electronic devices: 200, 500

Claims (22)

제 1 금속층을 준비하고,
상면 또는 하면에 내부회로패턴이 형성되어 있으며, 내부에 전자 소자를 실장하는 코어 절연층을 준비하고,
상기 코어 절연층과 제 1 금속층 사이에 하부 절연층을 배치하여, 상기 제 1 금속층, 상기 제 1 금속층 위에 하부 절연층 및 상기 하부 절연층 위에 코어 절연층으로 구성되는 제1 적층 구조를 형성하고,
상기 제1 적층 구조의 상부에 제 1 상부 절연층, 상기 제 1 상부 절연층 위에 제 2 상부 절연층, 상기 제 2 상부 절연층 위에 제2 금속층을 각각 배치하여, 상기 제1 적층 구조, 제 1 상부 절연층, 제 2 상부 절연층 및 상기 제2 금속층으로 이루어지는 제2 적층 구조를 형성하고,
상기 제1 및 제2 금속층으로부터 외부회로패턴을 형성하고,
상기 하부 절연층 및 상기 제 2 상부 절연층에 상기 외부회로패턴을 보호하는 커버 레이를 형성하며,
상기 제 1 및 2 상부 절연층을 포함하는 상부 절연층은,
상기 코어 절연층의 하부에 형성된 하부 절연층보다 두꺼운
인쇄회로기판의 제조 방법.A first metal layer is prepared,
Preparing a core insulating layer having an internal circuit pattern formed on an upper surface or a lower surface thereof and mounting an electronic element therein,
A lower insulating layer is disposed between the core insulating layer and the first metal layer to form a first laminated structure composed of the first metal layer, the lower insulating layer on the first metal layer, and the core insulating layer on the lower insulating layer,
Wherein a first upper insulating layer, a second upper insulating layer on the first upper insulating layer, and a second metal layer on the second upper insulating layer are respectively disposed on the first laminated structure, the first laminated structure, Forming a second laminated structure composed of the upper insulating layer, the second upper insulating layer, and the second metal layer,
Forming an external circuit pattern from the first and second metal layers,
A cover layer for protecting the external circuit pattern is formed on the lower insulating layer and the second upper insulating layer,
Wherein the upper insulating layer including the first and second upper insulating layers comprises:
And a lower insulating layer formed on the lower portion of the core insulating layer
A method of manufacturing a printed circuit board. 제1항에 있어서,
상기 제 1 금속층은,
가장자리 영역에 형성되는 접착 부재를 중심으로 상기 접착 부재의 상부 및 하부에 각각 형성되며,
상기 제 1 적층구조 형성, 제 2 적층구조 형성은,
상기 접착 부재를 중심으로 상부에 형성된 제 1 금속층 및 하부에 형성된 제 1 금속층에 대해 각각 진행되는 인쇄회로기판의 제조 방법.The method according to claim 1,
Wherein the first metal layer comprises:
The adhesive member being formed at an upper portion and a lower portion of the adhesive member,
The formation of the first laminated structure and the formation of the second laminated structure may be performed,
The first metal layer formed on the upper portion with the adhesive member as a center, and the first metal layer formed on the lower portion. 제1항에 있어서,
상기 코어 절연층의 준비는,
제1 절연층의 상면 또는 하면에 상기 내부회로패턴을 형성하고,
상기 전자 소자가 실장될 영역에 캐비티를 형성하며,
상기 제1 절연층의 하부에 접착층을 형성하고,
상기 캐비티 내에 상기 전자 소자를 실장하여 이루어지는 인쇄회로기판의 제조 방법.The method according to claim 1,
The core insulating layer may be prepared by,
The internal circuit pattern is formed on the upper surface or the lower surface of the first insulating layer,
A cavity is formed in a region where the electronic device is to be mounted,
Forming an adhesive layer below the first insulating layer,
And the electronic element is mounted in the cavity. 제3항에 있어서,
상기 캐비티의 면적은 상기 전자 소자의 면적보다 큰 인쇄회로기판의 제조 방법. The method of claim 3,
Wherein an area of the cavity is larger than an area of the electronic device. 제3항에 있어서,
상기 제1 적층 구조는
상기 접착층이 외부를 향하도록 코어 절연층이 배치되는 인쇄회로기판의 제조 방법. The method of claim 3,
The first laminate structure
Wherein the core insulating layer is disposed such that the adhesive layer faces outward. 제5항에 있어서,
상기 제1 적층 구조는
압력과 열을 가하여 상기 하부 절연층을 경화하여 형성되는 인쇄회로기판의 제조 방법. 6. The method of claim 5,
The first laminate structure
And the lower insulating layer is cured by applying pressure and heat to the printed circuit board. 제5항에 있어서,
상기 제2 적층 구조는
상기 제1 적층 구조의 상기 접착층을 제거한 후에, 상기 제 1 절연층 위에 상기 제 1 상부 절연층, 상기 제 2 상부 절연층 및 상기 제 2 금속층을 적층하여 이루어지는 인쇄회로기판의 제조 방법. 6. The method of claim 5,
The second laminate structure
And the first upper insulating layer, the second upper insulating layer, and the second metal layer are laminated on the first insulating layer after removing the adhesive layer of the first laminated structure. 제7항에 있어서,
상기 제2 적층 구조는
상기 접착층 제거 후,
상기 제1 적층 구조의 노출면을 클렌징하여 이루어지는 인쇄회로기판의 제조 방법. 8. The method of claim 7,
The second laminate structure
After the removal of the adhesive layer,
And cleansing the exposed surface of the first laminated structure. 제7항에 있어서,
상기 제2 적층 구조는
압력과 열을 가하여 상기 제 1 및 2 상부 절연층을 각각 경화하여 형성되는 인쇄회로기판의 제조 방법. 8. The method of claim 7,
The second laminate structure
And the first and second upper insulating layers are cured by applying pressure and heat, respectively. 제1항에 있어서,
상기 제1 및 제2 금속층은 동일한 금속으로 형성되어 있는 인쇄회로기판의 제조 방법. The method according to claim 1,
Wherein the first and second metal layers are formed of the same metal. 제7항에 있어서,
상기 외부회로패턴은,
상기 하부 절연층 및 제 2 상부 절연층 위의 상기 제1 및 제2 금속층을 씨드로 도금하여 형성되는 인쇄회로기판의 제조 방법.8. The method of claim 7,
The external circuit pattern includes:
And forming the first and second metal layers on the lower insulating layer and the second upper insulating layer by plating with a seed. 제2항에 있어서,
상기 제 2 적층 구조가 형성되면, 상기 접착 부재를 중심으로 상부 및 하부에 각각 형성되어 있는 제 1 금속층의 가장자리 영역을 절단하여, 상기 제 1 적층구조 및 제 2 적층구조로 이루어지는 두 개의 기저회로기판을 형성하고,
상기 외부 회로 패턴 형성 및 커버 레이 형성은,
상기 두 개의 기저회로기판에 대해 각각 진행되는 인쇄회로기판의 제조 방법.3. The method of claim 2,
When the second laminated structure is formed, the edge regions of the first metal layer formed on the upper and lower portions, respectively, are cut off with the adhesive member as a center, and the two base circuit substrates having the first laminated structure and the second laminated structure Lt; / RTI >
The external circuit pattern formation and the cover-
And then proceeding with respect to each of the two base circuit boards. 삭제delete 제1항에 있어서,
상기 전자 소자는 수동 소자 또는 능동 소자인 인쇄회로기판의 제조 방법.The method according to claim 1,
Wherein the electronic device is a passive device or an active device. 삭제delete 삭제delete 상면 및 하면 중 적어도 어느 한 면에 내부 회로 패턴이 형성된 코어 절연층;
상기 코어 절연층 내부에 형성된 캐비티에 매립되어 있는 전자 소자;
상기 코어 절연층의 하부에 형성되며, 적어도 한 면에 제 1 외부 회로 패턴이 형성된 하부 절연층;
상기 코어 절연층의 상부에 형성되는 제 1 상부 절연층;
상기 제 1 상부 절연층의 상부에 형성되며, 적어도 한 면에 제 2 외부 회로 패턴이 형성된 제 2 상부 절연층; 및
상기 하부 절연층에 형성되며, 상기 제 1 외부 회로 패턴을 보호하는 제 1 커버 레이와, 상기 제 2 상부 절연층 위에 형성되어 상기 제 2 외부 회로 패턴을 보호하는 제 2 커버 레이를 포함하는 커버 레이;를 포함하며,
상기 제 1 및 2 상부 절연층을 포함하는 상부 절연층은,
상기 코어 절연층의 하부에 형성된 하부 절연층보다 두꺼운
인쇄회로기판.A core insulating layer having an internal circuit pattern formed on at least one of an upper surface and a lower surface;
An electronic device embedded in a cavity formed in the core insulating layer;
A lower insulating layer formed under the core insulating layer and having a first external circuit pattern formed on at least one surface thereof;
A first upper insulating layer formed on the core insulating layer;
A second upper insulating layer formed on the first upper insulating layer and having a second external circuit pattern formed on at least one surface thereof; And
A cover layer formed on the lower insulating layer and including a first coverlay for protecting the first external circuit pattern and a second coverlay formed on the second upper insulating layer for protecting the second external circuit pattern, ≪ / RTI >
Wherein the upper insulating layer including the first and second upper insulating layers comprises:
And a lower insulating layer formed on the lower portion of the core insulating layer
Printed circuit board. 삭제delete 삭제delete 제 17항에 있어서,
상기 하부 절연층을 관통하여 형성되며, 상기 전자 소자 및 상기 제 1 외부 회로 패턴을 전기적으로 연결하는 제 1 연결 비아; 및,
상기 제 1 및 2 상부 절연층을 관통하여 형성되며 상기 전자 소자 및 상기 제 2 외부 회로 패턴을 전기적으로 연결하는 제 2 연결 비아 중 적어도 하나를 더 포함하는 인쇄회로기판.18. The method of claim 17,
A first connection via formed through the lower insulating layer and electrically connecting the electronic device and the first external circuit pattern; And
And at least one of a second connection via formed through the first and second upper insulating layers and electrically connecting the electronic device and the second external circuit pattern. 제 17항에 있어서,
상기 전자 소자는,
상기 코어 절연층, 제 1 및 2 상부 절연층 및 하부 절연층으로 구성되는 적층 구조의 중앙 지점을 기준으로 하부 쪽의 방향으로 치우친 위치에 매립되는 인쇄회로기판.18. The method of claim 17,
The electronic device includes:
The first insulating layer, the second insulating layer, and the lower insulating layer. The printed circuit board according to claim 1, 제 21항에 있어서,
상기 내부 회로 패턴은,
상기 코어 절연층의 상면에만 형성되는 인쇄회로기판.22. The method of claim 21,
The internal circuit pattern
Wherein the core insulating layer is formed only on an upper surface of the core insulating layer.
KR1020120043102A 2012-04-25 2012-04-25 The printed circuit board and the method for manufacturing the same KR101417264B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120043102A KR101417264B1 (en) 2012-04-25 2012-04-25 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120043102A KR101417264B1 (en) 2012-04-25 2012-04-25 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130120099A KR20130120099A (en) 2013-11-04
KR101417264B1 true KR101417264B1 (en) 2014-07-08

Family

ID=49850856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043102A KR101417264B1 (en) 2012-04-25 2012-04-25 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101417264B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641405B1 (en) * 2013-12-27 2016-07-20 주식회사 두산 Insulating resin sheet for flexible printed circuit board and method of manufacturing the same, and printed circuit board comprising the same
KR101571086B1 (en) * 2013-12-27 2015-11-23 주식회사 두산 Insulating resin sheet for flexible printed circuit board and method of manufacturing the same, and printed circuit board comprising the same
KR102659135B1 (en) * 2015-12-30 2024-04-18 엘지디스플레이 주식회사 Printed circuit board and display device having the same
CN116507048A (en) * 2023-06-27 2023-07-28 荣耀终端有限公司 Circuit board forming method and circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090110790A (en) * 2008-04-18 2009-10-22 임베라 일렉트로닉스 오와이 Wiring board and method for manufacturing the same
KR20110055133A (en) * 2009-11-19 2011-05-25 삼성전기주식회사 A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR20110061221A (en) * 2009-12-01 2011-06-09 삼성전기주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing the same
KR20110130604A (en) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090110790A (en) * 2008-04-18 2009-10-22 임베라 일렉트로닉스 오와이 Wiring board and method for manufacturing the same
KR20110055133A (en) * 2009-11-19 2011-05-25 삼성전기주식회사 A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR20110061221A (en) * 2009-12-01 2011-06-09 삼성전기주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing the same
KR20110130604A (en) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130120099A (en) 2013-11-04

Similar Documents

Publication Publication Date Title
KR101283821B1 (en) The method for manufacturing the printed circuit board
JP4935823B2 (en) Circuit board and manufacturing method thereof
US9999134B2 (en) Self-decap cavity fabrication process and structure
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR101438915B1 (en) The printed circuit board and the method for manufacturing the same
KR20140086824A (en) Method of manufacturing wiring substrate
KR101417264B1 (en) The printed circuit board and the method for manufacturing the same
KR20090096809A (en) Method of manufacturing semiconductor chip embedded printed circuit board
JP5302920B2 (en) Manufacturing method of multilayer wiring board
KR101326999B1 (en) The printed circuit board and the method for manufacturing the same
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR20120040892A (en) The printed circuit board and the method for manufacturing the same
KR20160019297A (en) Printed circuit board and manufacturing method thereof
KR101946989B1 (en) The printed circuit board and the method for manufacturing the same
JP5302927B2 (en) Manufacturing method of multilayer wiring board
JP2019121766A (en) Printed wiring board and manufacturing method thereof
JP5834882B2 (en) Multilayer circuit board and manufacturing method thereof
KR101119380B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101887754B1 (en) Rigid flexible circuit board manufacturing method
JPH0766558A (en) Manufacture of rigid and flexible multilayer printed board
KR101283164B1 (en) The printed circuit board and the method for manufacturing the same
KR101262534B1 (en) The printed circuit board and the method for manufacturing the same
JP2008198660A (en) Printed-circuit board and manufacturing method thereof
KR20140003227A (en) The printed circuit board and the method for manufacturing the same
KR101154567B1 (en) Method for manufacturing of a printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee