KR101154567B1 - Method for manufacturing of a printed circuit board - Google Patents
Method for manufacturing of a printed circuit board Download PDFInfo
- Publication number
- KR101154567B1 KR101154567B1 KR1020100123980A KR20100123980A KR101154567B1 KR 101154567 B1 KR101154567 B1 KR 101154567B1 KR 1020100123980 A KR1020100123980 A KR 1020100123980A KR 20100123980 A KR20100123980 A KR 20100123980A KR 101154567 B1 KR101154567 B1 KR 101154567B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating substrate
- insulating
- conductive
- conductive layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
Abstract
Description
본 발명은 인쇄회로기판의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같Printed Circuit Boards (PCBs) are like copper on electrically insulating substrates.
은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. Is formed by printing a circuit line pattern with a conductive material, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components to the flat surface surface, in order to mount many electronic elements of various types densely on a flat plate.
이러한 인쇄회로기판에서 절연층의 상하에 배치되는 회로패턴들을 상호 전기적으로 도통시키기 위한 방법으로 레이저 드릴 공정을 통해 비아홀을 형성하고, 상기 비아홀에 도금층을 형성하여 도전 비아를 형성한다.In such a printed circuit board, via holes are formed through a laser drill process and a plating layer is formed in the via holes in order to electrically connect circuit patterns disposed above and below the insulating layer to form conductive vias.
도 1a 내지 도 1d는 종래 기술에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the prior art, in the order of a process.
도 1a를 참조하면, 종래 기술에 따른 인쇄회로기판의 제조 방법은 절연 플레이트(1)의 상면 및 하면에 도전층(2)을 적층한다.Referring to FIG. 1A, in the method of manufacturing a printed circuit board according to the related art, the
이때, 상기 절연 플레이트(1)가 절연층인 경우, 절연층과 도전층(2)의 적층 구조는 통상적인 CCL(Copper Clad Laminate)일 수 있다.In this case, when the
다음으로, 도 1b를 참조하면 상기 절연 플레이트(1) 위에 적층된 도전층(2)을 식각하여 패턴을 형성한다.Next, referring to FIG. 1B, the
이때, 상기 패턴은 감광성 필름을 이용하여 노광, 현상 및 에칭 과정을 거쳐 상기 도전층(2)을 부분적으로 에칭하여 형성될 수 있다.In this case, the pattern may be formed by partially etching the
다음으로, 도 1c를 참조하면, 상기 에칭된 부분의 절연 플레이트(1)에 비아홀(3)을 형성한다. 상기 비아홀(3)은 일반적인 CO2레이저 설비를 통하여 형성될 수 있다.Next, referring to FIG. 1C, a
다음으로, 도 1d를 참조하면, 필 도금 공법으로 상기 형성된 비아홀(3)을 도금하여 도전 비아(4)를 형성한다.Next, referring to FIG. 1D, the formed via
상기와 같이 종래 기술에 따른 인쇄회로기판은 Co2 설비를 이용하여 절연 플레이트(1)에 비아홀(3)을 형성하고, 상기 형성된 비아홀(3)을 도금하여 도전 비아를(4)를 형성함으로써 제조된다.As described above, a printed circuit board according to the related art is manufactured by forming a
그러나, 상기 절연층과 도전층(2)의 적층 구조가 박판 CCL일 경우, 일반적인 설비에서 상기와 같은 비아홀(3)을 형성하기가 어려운 문제가 있다.However, when the laminated structure of the insulating layer and the
즉, 박판(40㎛ 이하)의 CCL에 비아홀을 형성할 경우, 일반적인 Wet 설비에서는 작업이 불가능하고, 특별하게 제작된 설비에서만 비아홀 형성이 가능한 문제가 있다.That is, when the via hole is formed in the CCL of the thin plate (40 μm or less), work is not possible in general wet facilities, and there is a problem that via hole formation is possible only in specially manufactured facilities.
실시 예는 새로운 인쇄회로기판의 제조 방법을 제공한다.The embodiment provides a method of manufacturing a new printed circuit board.
또한, 실시 예는 박판의 CCL에 대해서도 용이하게 비아홀을 형성할 수 있도록 한 인쇄회로기판의 제조 방법을 제공한다.In addition, the embodiment provides a method of manufacturing a printed circuit board to easily form a via hole for a CCL of a thin plate.
또한, 실시 예는 생산성을 향상시킬 수 있는 인쇄회로기판의 제조 방법을 제공한다.In addition, the embodiment provides a method of manufacturing a printed circuit board that can improve productivity.
본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 제 1 절연 기판과 제 2 절연 기판을 부착하는 단계와, 상기 부착된 제 1 절연 기판에 제 1 비아홀을 형성하고, 상기 제 2 절연 기판에 제 2 비아홀을 형성하는 단계와, 상기 형성된 제 1 비아홀 및 제 2 비아홀을 도금하여 도전 비아를 형성하는 단계와, 상기 도전 비아가 형성된 제 1 절연 기판과 제 2 절연 기판을 분리하는 단계를 포함한다.According to an embodiment of the present disclosure, a method of manufacturing a printed circuit board may include attaching a first insulating substrate and a second insulating substrate, forming a first via hole in the attached first insulating substrate, and forming a second via substrate on the second insulating substrate. Forming a second via hole, plating the formed first via hole and the second via hole to form a conductive via, and separating the first insulating substrate from which the conductive via is formed and the second insulating substrate; .
또한, 상기 부착하는 단계는 상기 제 1 절연 기판과 제 2 절연 기판의 배면이 마주보도록 부착하는 단계이다.The attaching may include attaching the back surface of the first insulating substrate and the second insulating substrate to face each other.
또한, 상기 부착하는 단계는 상기 제 1 절연 기판을 준비하는 단계와, 상기 제 1 절연 기판의 일 면에 접착제를 도포하는 단계와, 상기 접착제가 도포된 제 1 절연 기판과 상기 제 2 절연 기판을 밀착시키는 단계를 포함한다.The attaching may include preparing the first insulating substrate, applying an adhesive to one surface of the first insulating substrate, and applying the first insulating substrate and the second insulating substrate to which the adhesive is applied. In close contact.
또한, 상기 접착제는 상기 제 1 절연 기판 일면의 가장자리 영역에 선택적으로 도포되며, 상기 접착제가 도포되는 영역은 더미 영역이다.In addition, the adhesive is selectively applied to an edge region of one surface of the first insulating substrate, and the region to which the adhesive is applied is a dummy region.
또한, 상기 도포된 접착제에 의하여 상기 부착된 제 1 절연 기판과 제 2 절연 기판 사이는 진공 상태를 유지된다.In addition, a vacuum state is maintained between the attached first insulating substrate and the second insulating substrate by the applied adhesive.
또한, 상기 분리하는 단계는 상기 접착제가 도포된 부분을 트리밍하는 단계이다.In addition, the separating is a step of trimming the portion to which the adhesive is applied.
또한, 상기 제 1 및 제 2 절연기판은 코어 절연층 및 상기 코어 절연층의 상부 및 하부 중 적어도 어느 하나에 부착되어 있는 금속층을 포함한다.The first and second insulating substrates may include a core insulating layer and a metal layer attached to at least one of upper and lower portions of the core insulating layer.
또한, 상기 제 1 및 2 비아홀을 형성하는 단계는 상기 비아홀이 형성될 영역의 상기 금속층을 제거하는 단계, 그리고 상기 금속층 제거에 의해 개방되어 있는 코어 절연층을 레이저로 식각하여 상기 제 1 및 2 비아홀을 형성하는 단계를 포함한다.The forming of the first and second via holes may include removing the metal layer in the region where the via hole is to be formed, and etching the core insulating layer, which is opened by removing the metal layer, by laser etching the first and second via holes. Forming a step.
또한, 상기 도전 비아를 형성하는 단계는 상기 형성된 제 1 및 2 비아홀에 금속을 도금하여 상기 제 1 및 2 비아홀을 매립하여 형성하는 단계이다.The forming of the conductive via may be performed by plating the metal into the formed first and second via holes to fill the first and second via holes.
또한, 상기 도전 비아를 형성하는 단계는 상기 형성된 제 1 비아홀 및 제 2 비아홀에 제 1 도전층을 형성하는 단계와, 상기 형성된 제 1 도전층 위에 제 2 도전층을 형성하는 단계를 포함한다.The forming of the conductive via may include forming a first conductive layer in the formed first via hole and a second via hole, and forming a second conductive layer on the formed first conductive layer.
또한, 상기 제 1 도전층은 구리를 포함하는 합금으로 형성되고, 상기 제 2 도전층은 니켈, 크롬 및 금(Au) 중 적어도 어느 하나를 포함하는 합금으로 형성된다.In addition, the first conductive layer is formed of an alloy containing copper, and the second conductive layer is formed of an alloy including at least one of nickel, chromium, and gold (Au).
또한, 상기 제 2 도전층을 형성하는 단계는 상기 제 1 및 제 2 절연 기판에 상기 형성된 제 1 도전층을 노출하는 마스크층을 형성하는 단계와, 상기 마스크층을 이용하여 상기 제 1 도전층 위에 금속을 도금하여 제 2 도전층을 형성하는 단계와, 상기 형성된 마스크층을 제거하는 단계를 포함한다.The forming of the second conductive layer may include forming a mask layer exposing the formed first conductive layer on the first and second insulating substrates, and using the mask layer on the first conductive layer. Plating a metal to form a second conductive layer; and removing the formed mask layer.
또한, 상기 제 1 및 2 절연 기판의 상기 금속층을 식각하여 회로 패턴을 형성하는 단계를 더 포함한다.The method may further include forming a circuit pattern by etching the metal layers of the first and second insulating substrates.
또한, 상기 회로 패턴과 상기 도전 비아는 동일한 금속을 포함한다.In addition, the circuit pattern and the conductive via include the same metal.
본 발명에 따른 실시 예에 의하면, 박판에 대해서도 비아홀을 형성할 수 있으며, 한번에 복수의 기판에 대해 비아홀을 형성하기 때문에 생산성을 향상시킬 수 있을 뿐만 아니라, 제조 원가를 절감시킬 수 있는 효과가 있다.According to the embodiment of the present invention, the via hole can be formed even in the thin plate, and since the via hole is formed in a plurality of substrates at once, the productivity can be improved and the manufacturing cost can be reduced.
도 1a 내지 도 1c는 종래 기술에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 3 내지 도 9는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
도 10은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 11 내지 도 18은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the prior art in the order of processes.
2 is a cross-sectional view illustrating a printed circuit board according to a first embodiment of the present invention.
3 to 9 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to the first embodiment of the present invention.
10 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.
11 to 18 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a second embodiment of the present invention in the order of process.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.
도면에서, 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장, 생략 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not entirely reflect the actual size.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.2 is a cross-sectional view illustrating a printed circuit board according to a first embodiment of the present invention.
도 2를 참조하면, 제 1 실시 예에 따른 인쇄회로기판은 제 1 인쇄회로기판(100) 및 제 2 인쇄회로기판(200)을 포함한다.Referring to FIG. 2, the printed circuit board according to the first embodiment includes a first printed circuit board 100 and a second printed circuit board 200.
또한, 제 1 인쇄회로기판(100)은 제 1 절연층(110)과, 상기 제 1 절연층(110)의 위 및 아래에 형성된 제 1 금속층(120)을 식각하여 형성된 제 1 회로 패턴(125)과, 상기 제 1 절연층(110)을 제거하여 형성된 제 1 비아홀(140)을 매립한 제 1 도전 비아(150)를 포함한다.In addition, the first printed circuit board 100 may include a
또한, 제 2 인쇄회로기판(220)은 제 2 절연층(210)과, 상기 제 2 절연층(210)의 위 및 아래에 형성된 제 2 금속층(220)을 식각하여 형성한 제 2 회로 패턴(225)과, 상기 제 2 절연층(210)에 형성된 제 2 비아홀(230)을 매립한 제 2 도전 비아(240)를 포함한다.In addition, the second printed
이때, 본 발명의 실시 예에서 상기 제 1 인쇄회로기판(100)에 형성된 제 1 도전 비아(150)와, 제 2 인쇄회로기판(200)에 형성된 도전 비아(240)는 동일 작업에 의해 함께 형성되는 것을 특징으로 한다.In this embodiment, the first conductive via 150 formed in the first printed circuit board 100 and the conductive via 240 formed in the second printed circuit board 200 are formed together by the same operation. It is characterized by.
상기 제 1 절연층(110)과 제 2 절연층(210)은 단일 회로 패턴에 형성되는 인쇄회로기판의 지지 기판을 수 있으나, 도 2에서와 같이 복수의 적층 구조를 인쇄회로기판 중 적어도 하나의 회로 패턴이 형성되어 있는 절연층 영역을 의미할 수도 있다.The first insulating
상기 제 1 절연층(110) 및 제 2 절연층(210)이 복수의 적층 구조 중 어느 하나의 절연층을 의미하는 경우, 상기 제 1 및 2 절연층(110), (210)의 상부 또는/및 하부에 복수의 회로 패턴(125, 225)이 연속적으로 형성될 수 있다.In the case where the first insulating
상기 제 1 절연층(110) 및 제 2 절연층(210)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The first insulating
상기 제 1 절연층(110)과 제 2 절연층(210) 각각의 위 및 아래에는 제 1 금속층(120) 및 제 2 금속층(220)이 형성되어 있다. 예를 들어, 상기 제 1 금속층(120) 및 제 2 금속층(220)은 구리를 포함하는 합금으로 형성될 수 있다.The
이때, 상기 제 1 절연층(110)과 제 1 금속층(120)의 적층구조, 제 2 절연층(210)과 제 2 금속층(220)의 적층 구조는 통상적인 CCL(Copper Clad Laminate)일 수 있다.In this case, the stacking structure of the first insulating
상기 제 1 인쇄회로기판(100)의 제 1 절연층(110) 및 제 1 금속층(120)을 선택적으로 제거함으로써 제 1 비아홀(140)이 형성되고, 필 도금 방법을 통해 상기 형성된 제 1 비아홀(140)을 매립하여 제 1 도전 비아(150)가 형성된다.The first via
상기 제 1 도전 비아(150)는 상기 제 1 절연층(110)의 상면에 형성된 회로 패턴과, 하면에 형성된 회로 패턴(125)을 전기적으로 연결한다.The first conductive via 150 electrically connects the circuit pattern formed on the upper surface of the first insulating
이때, 상기 제 1 도전 비아(150)는 상기 제 1 금속층(120)을 식각하여 형성한 제 1 회로 패턴(125)과 동일한 금속을 포함한다. 다시 말해서, 상기 제 1 회로 패턴(125)이 구리를 포함하는 합금으로 형성되었다면, 상기 제 1 도전 비아(150)는 상기 제 1 회로 패턴(125)과 동일하게 구리를 포함하는 합금으로 형성되는 것이 바람직하다.In this case, the first conductive via 150 includes the same metal as the
또한, 상기 제 2 인쇄회로기판(200)의 제 2 절연층(210) 및 제 2 금속층(220)을 선택적으로 제거함으로써 제 2 비아홀(230)이 형성되고, 필 도금 방법을 통해 상기 형성된 제 2 비아홀(230)을 매립한 제 2 도전 비아(240)가 형성된다.In addition, a second via
여기에서, 상기 제 2 도전 비아(240)는 상기 제 2 절연층(210)의 상부에 형성된 제 2 회로 패턴(225)과, 하부에 형성된 제 2 회로 패턴(225)을 전기적으로 연결한다.Here, the second conductive via 240 electrically connects the
상기 제 2 회로 패턴(225)은 상기 제 2 절연층(210)의 상하부에 형성된 제 2 금속층(220)을 식각하여 형성된다.The
이때, 상기 제 1 인쇄회로기판(100)에 형성된 제 1 도전 비아(150)와 제 2 인쇄회로기판(200)에 형성된 제 2 도전 비아(240)는 함께 형성되는 것을 특징으로 한다.In this case, the first conductive via 150 formed on the first printed circuit board 100 and the second conductive via 240 formed on the second printed circuit board 200 may be formed together.
이하, 첨부된 도면을 참조하여 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.Hereinafter, a manufacturing method of a printed circuit board according to a first embodiment of the present invention will be described with reference to the accompanying drawings.
도 3 내지 도 9는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.3 to 9 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to the first embodiment of the present invention.
먼저, 도 3을 참조하면 제 1 절연층(110)의 상부 및 하부 중 적어도 하나에 제 1 금속층(120)이 형성된 제 1 절연기판을 준비한다.First, referring to FIG. 3, a first insulating substrate having the
이때, 상기 제 1 절연 기판은 통상적인 CCL(Copper Clad Laminate)일 수 있다.In this case, the first insulating substrate may be a conventional CCL (Copper Clad Laminate).
다음으로, 도 4를 참조하면, 상기 제 1 절연층(110)의 일면에 형성된 제 1 금속층(120) 상에 접착제(130)를 도포한다.Next, referring to FIG. 4, an adhesive 130 is coated on the
즉, 상기 제 1 절연층(110)의 상부에 형성된 제 1 금속층(120)에 상기 접착제(130)를 도포하거나, 하부에 형성된 제 1 금속층(120)에 상기 접착제(130)를 도포한다.That is, the adhesive 130 is coated on the
이때, 상기 접착제(130)는 상기 제 1 금속층(120)의 가장자리에 선택적으로 도포되도록 하는 것이 바람직하다. 즉, 상기 접착제(130)는 추후 트리밍 공정에 의해 제거되는 부분, 다시 말해서 더미 영역에만 선택적으로 도포된다.At this time, the adhesive 130 is preferably to be selectively applied to the edge of the
즉, 도 5를 참조하면, 상기 접착제(130)는 제 1 금속층(120)의 가장자리 영역에 선택적으로 도포된다.That is, referring to FIG. 5, the adhesive 130 is selectively applied to the edge region of the
이는, 추후 상기 접착제(130) 도포 영역에 의해 부착되는 제 1 및 제 2 절연기판을 용이하게 분리하기 위함이다.This is to easily separate the first and second insulating substrates which are later attached by the adhesive 130 application region.
다음으로, 도 6을 참조하면 상기 제 1 절연 기판에 도포된 접착제에 제 2 절연층(210)과, 제 2 금속층(220)이 형성된 제 2 절연 기판을 밀착시켜, 상기 제 1 절연 기판에 제 2 절연 기판을 부착한다.Next, referring to FIG. 6, the second insulating
보다 구체적으로, 상기 제 1 절연 기판의 접착제 도포 영역에 상기 제 2 절연 기판을 적층한 후 가열 및 가압하여 상기 도포된 접착제(130)에 의해 상기 제 1 절연 기판에 상기 제 2 절연 기판이 부착되도록 한다.More specifically, the second insulating substrate is laminated on the adhesive applying region of the first insulating substrate, and then heated and pressed to attach the second insulating substrate to the first insulating substrate by the applied
이때, 상기 제 1 절연 기판과 제 2 절연 기판의 배면이 마주보도록 부착하여, 추후 상기 부착된 제 1 절연 기판과 제 2 절연 기판에 비아홀을 용이하게 형성시킬 수 있도록 한다.In this case, the back surface of the first insulating substrate and the second insulating substrate are attached to face each other, so that via holes may be easily formed in the attached first insulating substrate and the second insulating substrate later.
또한, 상기 접착제(130)는 상기 제 1 절연 기판의 가장자리 영역에만 선택적으로 도포되기 때문에, 상기 제 1 절연기판의 가장자리 영역에 제 2 절연기판의 가장자리 영역이 밀착되어 상기 제 1 및 2 절연 기판이 서로 부착된다.In addition, since the adhesive 130 is selectively applied only to the edge region of the first insulating substrate, the edge region of the second insulating substrate is in close contact with the edge region of the first insulating substrate so that the first and second insulating substrates are in close contact with each other. Are attached to each other.
이에 따라, 상기 제 1 절연 기판과 제 2 절연 기판의 밀착 영역 중 상기 접착제(130)가 도포되지 않은 영역(A)은 진공 상태가 된다.Accordingly, the region A, in which the adhesive 130 is not applied, is in a vacuum state among the close contact regions of the first insulating substrate and the second insulating substrate.
다시 말해서, 상기 가장 자리 영역에 선택적으로 도포된 접착제(130)에 의해 상기 제 1 절연 기판과 제 2 절연 기판은 진공 상태를 유지하며 서로 부착된다.In other words, the first and second insulating substrates are attached to each other while maintaining a vacuum state by the adhesive 130 selectively applied to the edge region.
다음으로, 상기와 같이 밀착된 제 1 절연 기판과 제 2 절연 기판의 일 면에 형성된 금속층(120), (220)을 선택적으로 제거한다.Next, the metal layers 120 and 220 formed on one surface of the first insulating substrate and the second insulating substrate that are in close contact as described above are selectively removed.
이때, 상기 제거 공정은 제 1 금속층(120) 및 제 2 금속층(220)에 적층된 감광성 필름을 이용하여 노광, 현상 및 에칭 과정을 거쳐 진행된다.In this case, the removal process is performed through an exposure, development and etching process using a photosensitive film laminated on the
이때, 상기 제 1 금속층(120) 및 제 2 금속층(220) 중 상기 에칭 과정에 의해 제거되는 영역은 제 1 비아홀(140) 및 제 2 비아홀(230)이 형성될 영역에 대응된다. 다시 말해서, 상기 제 1 비아홀(140) 및 제 2 비아홀(230)이 형성될 영역이 개방되도록 상기 제 1 금속층(120) 및 제 2 금속층(220)을 에칭하여 제거한다.In this case, the region removed by the etching process among the
또한, 상기와 같이 금속층(120)(220)의 일부가 제거되면, 상기 제거 공정에 의해 노출된 제 1 절연층(110) 및 제 2 절연층(210)을 선택적으로 제거하여 제 1 비아홀(140) 및 제 2 비아홀(230)을 형성한다.In addition, when a part of the metal layers 120 and 220 are removed as described above, the first via
이때, 상기 제 1 비아홀(140) 및 제 2 비아홀(230)은 일반적인 Co2 레이저 가공을 통해 형성될 수 있다.In this case, the first via
즉, 레이저 가공을 통해 상기 제 1 절연 기판 상에 형성된 제 1 절연층(110)을 선택적으로 제거하여 제 1 비아홀(140)을 형성한다. 또한, 상기 제 2 절연 기판 상에 형성된 제 2 절연층(220)을 선택적으로 제거하여 제 2 비아홀(230)을 형성한다.That is, the first via
다음으로, 도 8을 참조하면 도금 공정을 수행하여 상기 형성된 제 1 비아홀(140) 및 제 2 비아홀(230)을 매립하는 제 1 도전 비아(150) 및 제 2 도전 비아(240)를 형성한다.Next, referring to FIG. 8, the first conductive via 150 and the second conductive via 240 filling the first via
상기 제 1 도전 비아(150) 및 제 2 도전 비아(240)는 필(Fill) 도금 공법에 의해 형성될 수 있다.The first conductive via 150 and the second conductive via 240 may be formed by a fill plating method.
즉, 필 도금 공법을 통해 상기 제 1 절연층(110)의 제거에 의해 형성된 제 1 비아홀(140)을 매립하는 제 1 도전 비아(150)를 형성한다. 또한, 제 2 절연층(210)의 제거에 의해 형성된 제 2 비아홀(230)을 매립하는 제 2 도전 비아(240)를 형성한다.That is, the first conductive via 150 filling the first via
이때, 상기 제 1 및 2 도전 비아(150, 240)는 상기 제 1 금속층(120) 및 제 2 금속층(220)과 동일한 금속을 포함한다. 다시 말해서, 상기 제 1 및 2 도전 비아(150, 240)는 상기 제 1 및 2 비아홀(140, 240)에 상기 제 1 및 2 금속층(1120, 220)과 동일한 금속을 도금하여 형성된다.In this case, the first and second
다음으로, 도 9를 참조하면, 상기와 같이 제 1 도전 비아(150) 및 제 2 도전 비아(240)가 형성되면, 트리밍(trimming) 공정을 수행하여 상기 밀착된 제 1 절연 기판과 제 2 절연 기판을 분리한다.Next, referring to FIG. 9, when the first conductive via 150 and the second conductive via 240 are formed as described above, the first insulating substrate and the second insulating substrate that are in close contact with each other by performing a trimming process. Remove the substrate.
다시 말해서, 상기 도금 공정에 의해 도전 비아가 형성되면, 상기 접착제(130)가 도포된 가장 자리 영역, 다시 말해서 더미 영역을 선택적으로 트리밍 처리하여 상기 제 1 절연 기판과 제 2 절연 기판을 분리한다.In other words, when the conductive via is formed by the plating process, the edge region to which the adhesive 130 is applied, that is, the dummy region is selectively trimmed to separate the first insulating substrate and the second insulating substrate.
이때, 상기 트리밍 처리가 수행되면 상기 제 1 절연 기판과 제 2 절연 기판의 밀착 영역에 형성된 진공 상태가 해제되면서, 자연스럽게 상기 제 1 절연 기판과 제 2 절연 기판이 분리된다.In this case, when the trimming process is performed, the vacuum state formed in the close contact area between the first insulating substrate and the second insulating substrate is released, and the first insulating substrate and the second insulating substrate are naturally separated.
또한, 상기 제 1 절연 기판과 제 2 절연 기판이 분리되면, 상기 제 1 절연 기판의 상부 및 하부에 형성된 제 1 금속층(120)을 선택적으로 에칭하여 제 1 회로 패턴(125)을 형성한다.In addition, when the first insulating substrate and the second insulating substrate are separated, the
또한, 상기 제 2 절연 기판의 상부 및 하부에 형성된 제 2 금속층(220)을 선택적으로 에칭하여 제 2 회로 패턴(225)을 형성한다.In addition, a
이와 같이, 본 발명의 제 1 실시 예에 의하면 복수의 절연 기판을 밀착시켜, 상기 복수의 절연 기판에 대해 도전 비아 형성 공정을 함께 진행함으로써, 생산성을 2배로 향상시킬 수 있음과 동시에 일반적인 wet 설비에서도 상기 도전 비아를 형성할 수 있다.As described above, according to the first exemplary embodiment of the present invention, the plurality of insulating substrates are brought into close contact with each other, and the conductive via forming process is performed on the plurality of insulating substrates, thereby improving productivity twice and at the same time in general wet equipment. The conductive via may be formed.
도 10은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.10 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.
도 10을 참조하면, 본 발명의 제 2 실시 예에 따른 인쇄회로기판은 제 1 인쇄회로기판(300) 및 제 2 인쇄회로기판(400)을 포함한다.Referring to FIG. 10, a printed circuit board according to the second embodiment of the present invention includes a first printed
이때, 상기 제 2 실시 예에 따른 제 1 인쇄회로기판(300) 및 제 2 인쇄회로기판(400)은 상기 제 1 실시 예에 따른 제 1 인쇄회로기판(100) 및 제 2 인쇄회로기판(200)과 전반적으로 동일하며, 도전 비아에 대해서만 상이하다.In this case, the first printed
이에 따라, 설명의 편의를 위해 상기 제 2 실시 예에 따른 인쇄회로기판의 설명에 있어 상기 제 1 실시 예에서 이미 설명한 부분과 동일한 부분에 대해서는 생략하기로 한다.Accordingly, in the description of the printed circuit board according to the second embodiment for the convenience of description, the same parts as those already described in the first embodiment will be omitted.
상기 제 1 인쇄회로기판(300)은 제 1 비아홀(340)을 매립하는 제 1 도전층(350)과, 상기 제 1 도전층(350) 위에 형성된 제 2 도전층(370)을 포함한다.The first printed
또한, 상기 제 2 인쇄회로기판(400)은 제 2 비아홀(430)을 매립하는 제 3 도전층(440)과, 상기 제 3 도전층(440) 위에 형성된 제 4 도전층(460)을 포함한다.In addition, the second printed
상기 제 1 도전층(350)과 제 3 도전층(440)은 도금 방법에 의해 형성될 수 있으며, 제 1 금속층(320) 및 제 2 금속층(420)과 동일한 구리 재질로 형성될 수 있다. The first
또한, 상기 제 2 도전층(370)과 제 4 도전층(460)은 별도로 형성된 마스크층(360)(450)을 마스크로 하여 스퍼터 또는 도금 방법으로 형성될 수 있다.In addition, the second
이때, 상기 제 2 도전층(370) 및 제 4 도전층(460)은 상기 제 1 도전층(350) 및 제 3 도전층(440)과 다른 재질로 형성된다. 예를 들어, 상기 제 2 도전층(370) 및 제 4 도전층(460)은 니켈을 포함하는 합금, 크롬을 포함하는 합금 및 금을 포함하는 합금 중 적어도 어느 하나로 형성될 수 있다.In this case, the second
상술한 바와 같이, 제 1 인쇄회로기판(300)은 상기 형성된 제 1 도전층(350) 및 제 2 도전층(370)에 의하여 상기 제 1 절연층(310)의 상면에 형성된 회로 패턴과 하면에 형성된 회로 패턴(325)을 전기적으로 연결한다.As described above, the first printed
또한, 제 2 인쇄회로기판(400)은 상기 형성된 제 3 도전층(440) 및 제 4 도전층(460)에 의하여 상기 제 2 절연층(410)의 상부에 형성된 회로 패턴과 하부에 형성된 회로 패턴(425)을 전기적으로 연결한다.In addition, the second printed
이하, 상기와 같은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing a printed circuit board according to the second embodiment of the present invention will be described.
도 11 내지 도 17은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 도면이다.11 to 17 are views for explaining a method of manufacturing a printed circuit board according to the second embodiment of the present invention in the order of process.
도 11을 참조하면, 먼저 제 1 절연층(310), 상기 제 1 절연층(310)의 상면 및 하면에 제 1 금속층(320) 적층된 제 1 절연 기판을 준비한다. 이때, 상기 제 1 절연 기판은 통상적인 CCL(Copper Clad Laminate)일 수 있다.Referring to FIG. 11, first, a first insulating
또한, 상기 제 1 절연 기판이 준비되면, 상기 제 1 절연 기판의 일면에 접착제(330)를 도포한다. 이때, 상기 접착제(330)는 추후 밀착되는 제 2 절연 기판의 용이한 분리를 위해 상기 제 1 절연 기판의 가장자리 영역에 선택적으로 도포되는 것이 바람직하다. 즉, 상기 접착제(330)는 제 1 절연 기판의 더미 영역에만 선택적으로 도포된다.In addition, when the first insulating substrate is prepared, an adhesive 330 is applied to one surface of the first insulating substrate. In this case, the adhesive 330 is preferably applied to the edge region of the first insulating substrate for easy separation of the second insulating substrate to be in close contact thereafter. That is, the adhesive 330 is selectively applied only to the dummy region of the first insulating substrate.
다음으로, 도 12를 참조하면 상기 제 1 절연 기판에 도포된 접착제(330)에 제 2 절연층(410)과, 제 2 금속층(420)이 형성된 제 2 절연 기판을 밀착시킨다.Next, referring to FIG. 12, the second insulating
보다 구체적으로, 상기 제 1 절연 기판의 접착제 도포 영역에 상기 제 2 절연 기판을 적층한 후 가열 및 가압하여 상기 도포된 접착제(330)에 의해 상기 제 1 절연 기판과 상기 제 2 절연 기판이 밀착되도록 한다.More specifically, the second insulating substrate is laminated on the adhesive coating region of the first insulating substrate, and then heated and pressed to closely adhere the first insulating substrate and the second insulating substrate by the applied
이때, 상기 접착제(330)는 상기 제 1 절연 기판의 가장자리 영역에만 선택적으로 도포되기 때문에, 상기 설명한 바와 같이 상기 제 1 절연 기판과 제 2 절연 기판은 진공 상태를 유지하며 서로 밀착된다.At this time, since the adhesive 330 is selectively applied only to the edge region of the first insulating substrate, as described above, the first insulating substrate and the second insulating substrate are in close contact with each other while maintaining a vacuum state.
다음으로, 도 13을 참조하면 상기와 같이 밀착된 제 1 절연 기판과 제 2 절연 기판의 일 면에 형성된 금속층(320), (420)을 선택적으로 제거한다.Next, referring to FIG. 13, the metal layers 320 and 420 formed on one surface of the first insulating substrate and the second insulating substrate that are in close contact as described above are selectively removed.
이때, 상기 제거 공정은 제 1 금속층(320) 및 제 2 금속층(420)에 적층된 감광성 필름을 이용하여 노광, 현상 및 에칭 과정을 거쳐 진행된다.In this case, the removal process is performed through an exposure, development and etching process using a photosensitive film laminated on the
또한, 상기와 같이 금속층(320)(420)의 일부가 제거되면, 상기 제거 공정에 의해 노출된 제 1 절연층(310) 및 제 2 절연층(410)을 선택적으로 제거하여 제 1 비아홀(340) 및 제 2 비아홀(430)을 형성한다.In addition, when a portion of the metal layers 320 and 420 are removed as described above, the first via
이때, 상기 제 1 비아홀(340) 및 제 2 비아홀(430)은 일반적인 Co2 레이저 가공을 통해 형성될 수 있다. 즉, 레이저 가공을 통해 상기 제 1 절연 기판 상에 형성된 제 1 절연층(310)을 선택적으로 제거하여 제 1 비아홀(340)을 형성한다. 또한, 상기 제 2 절연 기판 상에 형성된 제 2 절연층(420)을 선택적으로 제거하여 제 2 비아홀(430)을 형성한다.In this case, the first via
다음으로, 도 14을 참조하면 도금 공정을 수행하여 상기 형성된 제 1 비아홀(340) 및 제 2 비아홀(430)을 매립하는 제 1 도전층(350) 및 제 3 도전층(440)을 형성한다.14, the first
상기 제 1 도전층(350) 및 제 3 도전층(440)은 도금 방법에 의해 구리를 포함하는 합금을 도금하여 형성될 수 있다.The first
즉, 상기 제 1 절연층(310)의 제거에 의해 형성된 제 1 비아홀(340) 위에 구리를 포함하는 합금을 도금하여 제 1 도금층(350)을 형성한다. 또한, 제 2 절연층(410)의 제거에 의해 형성된 제 2 비아홀(430) 위에 구리를 포함하는 합금을 도금하여 제 3 도금층(440)을 형성한다.That is, the
다음으로, 도 15를 참조하면, 상기 제 1 비아홀(340) 및 제 2 비아홀(430)에 인접한 영역을 제외하고, 상기 제 1 금속층(320) 및 제 2 금속층(420) 상에 제 1 마스크층(360) 및 제 2 마스크층(450)을 형성한다.Next, referring to FIG. 15, except for regions adjacent to the first via
즉, 상기 제 1 금속층(320) 위에 상기 형성된 제 1 비아홀(340)을 노출하는 제 1 마스크층(360)을 형성하고, 상기 제 2 금속층(420) 위에 상기 형성된 제 2 비아홀(430)을 노출하는 제 2 마스크층(450)을 형성한다.That is, a
이때, 상기 제 1 마스크층(360) 및 제 2 마스크층(450)은 드라이 필름으로 형성될 수 있다.In this case, the
다음으로, 도 16을 참조하면 상기 형성된 제 1 마스크층(360)을 마스크로 하여 상기 제 1 도전층(350) 위에 제 2 도전층(370)을 형성한다.Next, referring to FIG. 16, a second
또한, 상기 형성된 제 2 마스크층(450)을 마스크로 하여 상기 제 3 도전층(440) 위에 제 4 도전층(460)을 형성한다.In addition, a fourth
이때, 상기 제 2 도전층(370) 및 제 4 도전층(460)은 스퍼터 또는 도금 방법을 통해 형성될 수 있다.In this case, the second
또한, 상기 제 2 도전층(370) 및 제 4 도전층(460)은 상기 제 1 도전층(350) 및 제 3 도전층(440)과 다른 재질로 형성한다. 예를 들어, 상기 제 2 도전층(370) 및 제 4 도전층(460)은 니켈을 포함하는 합금, 크롬을 포함하는 합금 및 금을 포함하는 합금 중 어느 하나로 형성될 수 있다.In addition, the second
상기와 같이, 제 2 도전층(370)과 제 4 도전층(460)이 형성되면, 상기 형성된 제 1 마스크층(360) 및 제 2 마스크층(450)을 박리한다.As described above, when the second
다음으로, 도 17을 참조하면, 상기 형성된 제 2 도전층(370) 및 제 4 도전층(460)의 일부를 에칭하여 제거한다.Next, referring to FIG. 17, portions of the formed second
즉, 상기 제 2 도전층(370)의 일부는 상기 제 1 금속층(320) 보다 돌출되어 형성되며, 상기 제 4 도전층(460)의 일부는 상기 제 3 금속층(420) 보다 돌출되어 형성된다. 이에 따라, 상기 제 2 도전층(370)의 돌출 영역과, 상기 제 4 도전층(460)의 돌출 영역을 에칭하여 제거한다. 이때, 상기 제 2 도전층(370) 및 제 4 도전층(460)은 상기 제 1 금속층(320) 및 제 2 금속층(420)과 다른 종류의 금속으로 형성되기 때문에, 상기 에칭 공정에 의해 상기 제 1 금속층(320)과 제 2 금속층(420)은 제거되지 않는다.In other words, a portion of the second
그런 다음, 트리밍(trimming) 공정을 수행하여 상기 밀착된 제 1 절연 기판과 제 2 절연 기판을 분리한다.Then, a trimming process is performed to separate the first and second insulating substrates that are in close contact with each other.
다시 말해서, 상기 도금 공정에 의해 상기 도전층들이 형성되면, 상기 접착제(330)가 도포된 가장 자리 영역만 선택적으로 트리밍 처리하여 상기 제 1 절연 기판과 제 2 절연 기판을 분리한다.In other words, when the conductive layers are formed by the plating process, only the edge region to which the adhesive 330 is applied is selectively trimmed to separate the first insulating substrate and the second insulating substrate.
이때, 상기 트리밍 처리가 수행되면 상기 제 1 절연 기판과 제 2 절연 기판의 밀착 영역에 형성된 진공 상태가 해제되면서, 자연스럽게 상기 제 1 절연 기판과 제 2 절연 기판이 분리된다.In this case, when the trimming process is performed, the vacuum state formed in the close contact area between the first insulating substrate and the second insulating substrate is released, and the first insulating substrate and the second insulating substrate are naturally separated.
다음으로, 도 18에 도시된 바와 같이, 상기 제 1 절연 기판의 상부 및 하부에 형성된 제 1 금속층(320)을 선택적으로 제거하여 제 1 회로 패턴(325)을 형성하고, 상기 제 2 절연 기판의 상부 및 하부에 형성된 제 2 금속층(420)을 선택적으로 제거하여 제 2 회로 패턴(425)을 형성한다.Next, as shown in FIG. 18, a
이와 같이 본 발명에 따른 실시 예에 의하면, 박판에 대해서도 비아홀을 형성할 수 있으며, 한번에 복수의 기판에 대해 비아홀을 형성하기 때문에 생산성을 향상시킬 수 있을 뿐만 아니라, 제조 원가를 절감시킬 수 있다As described above, according to the exemplary embodiment of the present invention, the via holes may be formed in the thin plate, and the via holes may be formed in the plurality of substrates at one time, thereby increasing productivity and reducing manufacturing costs.
아울러, 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be possible to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following patents It should be regarded as belonging to the claims.
100, 200, 300, 400: 인쇄회로기판
110, 210, 310, 410: 절연층
120, 220, 320, 420: 금속층
130, 330: 접착제
140, 230, 340, 430: 비아홀
150, 240: 도전 비아
350, 370, 440, 460: 도전층100, 200, 300, 400: printed circuit board
110, 210, 310, 410: insulation layer
120, 220, 320, 420: metal layer
130, 330: adhesive
140, 230, 340, 430: Via Hole
150 and 240: challenge vias
350, 370, 440, 460: conductive layer
Claims (15)
상기 도포된 접착제를 이용하여 상기 제 1 절연 기판에 제 2 절연 기판을 부착하는 단계;
상기 제 1 절연 기판에 제 1 비아홀을 형성하고, 상기 제 2 절연 기판에 제 2 비아홀을 형성하는 단계;
상기 형성된 제 1 비아홀 및 제 2 비아홀을 도금하여 도전 비아를 형성하는 단계; 및
상기 도전 비아가 형성된 제 1 절연 기판과 제 2 절연 기판을 분리하는 단계를 포함하며,
상기 선택적으로 도포된 접착제에 의하여 상기 접착제가 도포되지 않은 제 1 절연 기판과 제 2 절연 기판 사이의 공간은 진공 상태를 유지하는 인쇄회로기판의 제조 방법.Preparing a first insulating substrate and selectively applying an adhesive to an edge region of one surface of the first insulating substrate;
Attaching a second insulating substrate to the first insulating substrate using the applied adhesive;
Forming a first via hole in the first insulating substrate and forming a second via hole in the second insulating substrate;
Plating the formed first and second via holes to form conductive vias; And
Separating the first insulating substrate and the second insulating substrate on which the conductive vias are formed;
And a space between the first and second insulating substrates on which the adhesive is not applied by the selectively applied adhesive maintains a vacuum state.
상기 부착하는 단계는
상기 제 1 절연 기판과 제 2 절연 기판의 배면이 마주보도록 부착하는 단계인 인쇄회로기판의 제조 방법.The method of claim 1,
The attaching step
And attaching the back surface of the first insulating substrate and the second insulating substrate to face each other.
상기 접착제가 도포되는 영역은 더미 영역인 인쇄회로기판의 제조 방법.The method of claim 1,
And a region where the adhesive is applied is a dummy region.
상기 분리하는 단계는
상기 접착제가 도포된 부분을 트리밍하는 단계인 인쇄회로기판의 제조 방법. The method of claim 1,
The separating step is
Method of manufacturing a printed circuit board which is the step of trimming the portion coated with the adhesive.
상기 제 1 및 제 2 절연기판은 코어 절연층 및 상기 코어 절연층의 상부 및 하부 중 적어도 어느 하나에 부착되어 있는 금속층을 포함하는 인쇄회로기판의 제조 방법.The method of claim 1,
And the first and second insulating substrates include a core insulating layer and a metal layer attached to at least one of upper and lower portions of the core insulating layer.
상기 제 1 및 2 비아홀을 형성하는 단계는
상기 비아홀이 형성될 영역의 상기 금속층을 제거하는 단계, 그리고
상기 금속층 제거에 의해 개방되어 있는 코어 절연층을 레이저로 식각하여 상기 제 1 및 2 비아홀을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.The method of claim 8,
Forming the first and second via holes
Removing the metal layer in the region where the via hole is to be formed, and
And etching the core insulating layer opened by removing the metal layer with a laser to form the first and second via holes.
상기 도전 비아를 형성하는 단계는
상기 형성된 제 1 및 2 비아홀에 금속을 도금하여 상기 제 1 및 2 비아홀을 매립하여 형성하는 단계인 인쇄회로기판의 제조 방법.The method of claim 1,
Forming the conductive via
And plating the first and second via holes to fill the first and second via holes, thereby filling the first and second via holes.
상기 도전 비아를 형성하는 단계는
상기 형성된 제 1 비아홀 및 제 2 비아홀에 제 1 도전층을 형성하는 단계와,
상기 형성된 제 1 도전층 위에 제 2 도전층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.The method of claim 1,
Forming the conductive via
Forming a first conductive layer in the formed first via hole and the second via hole;
And forming a second conductive layer on the formed first conductive layer.
상기 제 1 도전층은 구리를 포함하는 합금으로 형성되고,
상기 제 2 도전층은 니켈, 크롬 및 금(Au) 중 적어도 어느 하나를 포함하는 합금으로 형성되는 인쇄회로기판의 제조 방법.12. The method of claim 11,
The first conductive layer is formed of an alloy containing copper,
The second conductive layer is a manufacturing method of a printed circuit board formed of an alloy containing at least one of nickel, chromium and gold (Au).
상기 제 2 도전층을 형성하는 단계는
상기 제 1 및 제 2 절연 기판에 상기 형성된 제 1 도전층을 노출하는 마스크층을 형성하는 단계,
상기 마스크층을 이용하여 상기 제 1 도전층 위에 금속을 도금하여 제 2 도전층을 형성하는 단계, 그리고
상기 형성된 마스크층을 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법.12. The method of claim 11,
Forming the second conductive layer
Forming a mask layer exposing the formed first conductive layer on the first and second insulating substrates,
Plating a metal on the first conductive layer using the mask layer to form a second conductive layer, and
Removing the formed mask layer.
상기 제 1 및 2 절연 기판의 상기 금속층을 식각하여 회로 패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.The method of claim 8,
And etching the metal layers of the first and second insulating substrates to form a circuit pattern.
상기 회로 패턴과 상기 도전 비아는 동일한 금속을 포함하는 인쇄회로기판의 제조 방법.The method of claim 14,
The circuit pattern and the conductive via is a manufacturing method of a printed circuit board comprising the same metal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100123980A KR101154567B1 (en) | 2010-12-07 | 2010-12-07 | Method for manufacturing of a printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100123980A KR101154567B1 (en) | 2010-12-07 | 2010-12-07 | Method for manufacturing of a printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101154567B1 true KR101154567B1 (en) | 2012-06-08 |
Family
ID=46688831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100123980A KR101154567B1 (en) | 2010-12-07 | 2010-12-07 | Method for manufacturing of a printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101154567B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283226A (en) * | 2000-10-18 | 2008-11-20 | Nec Corp | Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package |
-
2010
- 2010-12-07 KR KR1020100123980A patent/KR101154567B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283226A (en) * | 2000-10-18 | 2008-11-20 | Nec Corp | Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375998B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
KR100733253B1 (en) | High density printed circuit board and manufacturing method thereof | |
US8580066B2 (en) | Method for manufacturing multilayer wiring substrate | |
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
US10763031B2 (en) | Method of manufacturing an inductor | |
KR100832650B1 (en) | Multi layer printed circuit board and fabricating method of the same | |
KR100905574B1 (en) | Fabricating Method of Printed Circuit Board | |
KR20120040892A (en) | The printed circuit board and the method for manufacturing the same | |
CN109788664B (en) | Circuit substrate and manufacturing method thereof | |
KR101417264B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101946989B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101167422B1 (en) | Carrier member and method of manufacturing PCB using the same | |
JP5302927B2 (en) | Manufacturing method of multilayer wiring board | |
JP5317491B2 (en) | Method for manufacturing printed wiring board | |
KR101154567B1 (en) | Method for manufacturing of a printed circuit board | |
KR101987378B1 (en) | Method of manufacturing printed circuit board | |
KR101055571B1 (en) | Carrier member for substrate manufacturing and method for manufacturing substrate using same | |
KR20130046716A (en) | The printed circuit board and the method for manufacturing the same | |
KR100752023B1 (en) | Method for manufacturing Rigid-flexible Printed Circuit Board | |
KR101905881B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR20150103974A (en) | Printed circuit board and method for manufacturing the same | |
KR20130104507A (en) | The flexible printed circuit board and the method for manufacturing the same | |
JP2013045959A (en) | Manufacturing method of wiring board | |
KR101154700B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR20120026848A (en) | The flexible printed circuit board and the method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150506 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160504 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170512 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180509 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190514 Year of fee payment: 8 |